JPH0452748A - バス調停回路 - Google Patents
バス調停回路Info
- Publication number
- JPH0452748A JPH0452748A JP15615790A JP15615790A JPH0452748A JP H0452748 A JPH0452748 A JP H0452748A JP 15615790 A JP15615790 A JP 15615790A JP 15615790 A JP15615790 A JP 15615790A JP H0452748 A JPH0452748 A JP H0452748A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- register
- bus use
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はバス調停回路に関し、特に複数のデータ転送モ
ジュールからのバス使用要求に対して予め定められてい
る優先順位に従ってバス使用許可を与えるバス調停回路
に関するものである。
ジュールからのバス使用要求に対して予め定められてい
る優先順位に従ってバス使用許可を与えるバス調停回路
に関するものである。
従来技術
従来のこの種のバス調停回路の一例を第３図に示す。図
において、複数のデータ転送モジュールト１〜１・ｎは
共通バス１に対して夫々バス使用要求（ＲＥＱ） １０
１〜１０ｎを生成する。これ等バス使用要求１０１〜Ｉ
ｏｎは要求レジスタ２の対応ビットに夫々セットされて
保持される。
において、複数のデータ転送モジュールト１〜１・ｎは
共通バス１に対して夫々バス使用要求（ＲＥＱ） １０
１〜１０ｎを生成する。これ等バス使用要求１０１〜Ｉ
ｏｎは要求レジスタ２の対応ビットに夫々セットされて
保持される。
この保持出力４０１〜４０ｎは優先順位決定手段３に夫
々入力され、予め定められた優先順位に従ってバス使用
要求に対するバス使用許可（ＡＣＫ） ４１１〜４ｉｎ
が生成され、バス使用許可レジスタ４の対応ビットに夫
々セットされて保持される。
々入力され、予め定められた優先順位に従ってバス使用
要求に対するバス使用許可（ＡＣＫ） ４１１〜４ｉｎ
が生成され、バス使用許可レジスタ４の対応ビットに夫
々セットされて保持される。
優先順位決定手段３の回路例が第４図に示されており、
この回路例では、３個のデータ転送モジュールからのバ
ス使用要求４０１ 、４０２ 、４０３についての優先
順位決定回路が示されている。
この回路例では、３個のデータ転送モジュールからのバ
ス使用要求４０１ 、４０２ 、４０３についての優先
順位決定回路が示されている。
これ等バス使用要求４０１〜４０３はアンドゲート３１
〜３３の各１人力となっており、またバス使用要求４０
１ 、４０２はインバータ３４，３５の各入力となる。
〜３３の各１人力となっており、またバス使用要求４０
１ 、４０２はインバータ３４，３５の各入力となる。
インバータ３４の出力はアントゲート３’、２．３３の
他人力となって自要求４０１以外の他の要求４０２ 、
４０３を抑止するようになっている。
他人力となって自要求４０１以外の他の要求４０２ 、
４０３を抑止するようになっている。
また、インバータ３５の出力はアンドゲート３３の別の
入力となり、他の要求４０３を抑止するようになってい
る。
入力となり、他の要求４０３を抑止するようになってい
る。
これ等アンドゲート１３１〜３３の出力がバス使用許可
４１１〜４ｉｎとなり、第３図のバス使用許ＦｉＪレジ
スタ４にセットされ、このレジスタ４の出力か最終的な
バス使用許可１１１〜ｌｌｎどなるのである。
４１１〜４ｉｎとなり、第３図のバス使用許ＦｉＪレジ
スタ４にセットされ、このレジスタ４の出力か最終的な
バス使用許可１１１〜ｌｌｎどなるのである。
例えば、バス使用要求４０１〜４０３が同時に入力され
ると、バス使用要求４０１はアンドゲート３１に人力さ
れると同時に、インバータ３４により反転されてアント
ゲート３２．３３を閉とする。よって、バス使用詐りは
アンドケート３１の出力４１１のろとなり、レジスタ４
に保持され、ハス使用許６１１１１として出力される。
ると、バス使用要求４０１はアンドゲート３１に人力さ
れると同時に、インバータ３４により反転されてアント
ゲート３２．３３を閉とする。よって、バス使用詐りは
アンドケート３１の出力４１１のろとなり、レジスタ４
に保持され、ハス使用許６１１１１として出力される。
出力されたバス使用許可１１１は自バス使用要求を保持
しているバス使用要求レジスタ２をリセットすると同時
に、オアゲート５へ入力されてハス使用要求抑止３１５
を生成する。
しているバス使用要求レジスタ２をリセットすると同時
に、オアゲート５へ入力されてハス使用要求抑止３１５
を生成する。
バス使用許可１１１を受けた転送モジュールト１がデー
タ転送終了すると、転送終了２１１をオアゲート６へ出
力する。これにより、オアゲート６からバス使用許可レ
ジスタリセット信号３２０か発生されて、レジスタ４が
全てリセットされる。これに応答してオアゲート５から
生成されていたハス使用抑止３１５が解除され、他のバ
ス使用要求が受付は可能となるのである。
タ転送終了すると、転送終了２１１をオアゲート６へ出
力する。これにより、オアゲート６からバス使用許可レ
ジスタリセット信号３２０か発生されて、レジスタ４が
全てリセットされる。これに応答してオアゲート５から
生成されていたハス使用抑止３１５が解除され、他のバ
ス使用要求が受付は可能となるのである。
この様な従来のバス調停回路では、バス使用要求を調停
する優先順位決定手段３が、アンドゲートやインバータ
ゲート等のハードウェアにより構成されているので、優
先順位は回路設計時点て固定化されてしまう。よって、
優先順位を変更したい場合や、データ転送モジュールを
追加する場合には、設３１変更で対処するか、優先順位
決定手段を別に準備する必要かある。
する優先順位決定手段３が、アンドゲートやインバータ
ゲート等のハードウェアにより構成されているので、優
先順位は回路設計時点て固定化されてしまう。よって、
優先順位を変更したい場合や、データ転送モジュールを
追加する場合には、設３１変更で対処するか、優先順位
決定手段を別に準備する必要かある。
また、データ転送モジュールの数が多くなると、優先順
位を決定する回路のハードウェア量もそれに伴って増大
するという欠点を有する。
位を決定する回路のハードウェア量もそれに伴って増大
するという欠点を有する。
発明の目的
そこで、本発明は従来のもののかかる欠点を解消すべく
なされたものであって、その目的とするところは、優先
順位の変更やデータ転送モジュルの追加等に対してハー
ドウェア量の増大なく柔軟に対応することが可能なバス
調停回路を提供することである。
なされたものであって、その目的とするところは、優先
順位の変更やデータ転送モジュルの追加等に対してハー
ドウェア量の増大なく柔軟に対応することが可能なバス
調停回路を提供することである。
発明の構成
本発明によれば、複数のデータ転送モジュールからのバ
ス使用要求に対し７て予め定められている優先順位に従
ってバス使用許可を与えるバス調停回路であって、前記
優先順位の変換のための変換データを格納する優先順位
変換レジスタと、この優先順位変換レジスタの内容と前
記データ転送モジュールからのバス使用要求とをアドレ
ス入力とし、バス使用許可データを予め記憶した記憶手
段とを含み、この記憶手段から読出されたバス使用許可
データによりバス使用許可をなすようにしたことを特徴
とするバス調停回路が得られる。
ス使用要求に対し７て予め定められている優先順位に従
ってバス使用許可を与えるバス調停回路であって、前記
優先順位の変換のための変換データを格納する優先順位
変換レジスタと、この優先順位変換レジスタの内容と前
記データ転送モジュールからのバス使用要求とをアドレ
ス入力とし、バス使用許可データを予め記憶した記憶手
段とを含み、この記憶手段から読出されたバス使用許可
データによりバス使用許可をなすようにしたことを特徴
とするバス調停回路が得られる。
実施例
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す構成図であり、第３図
と同等部分は同一符号により示す。複数のデータ転送モ
ジュール１−・１〜１・ｎからのバス使用要求１０１〜
１０ｎはバス使用要求レジスタ２の対応ビットに夫々保
持される。このレジスタ２の出力と優先順位変換レジス
タ７の値（変換レジスタ７の値はバスの使用状態によっ
てソフトウェア、またはその他の手段によって変更可能
なものである）はアドレスとして優先順位記憶手段８に
人力され、優先順位としてのデータが出力される。
と同等部分は同一符号により示す。複数のデータ転送モ
ジュール１−・１〜１・ｎからのバス使用要求１０１〜
１０ｎはバス使用要求レジスタ２の対応ビットに夫々保
持される。このレジスタ２の出力と優先順位変換レジス
タ７の値（変換レジスタ７の値はバスの使用状態によっ
てソフトウェア、またはその他の手段によって変更可能
なものである）はアドレスとして優先順位記憶手段８に
人力され、優先順位としてのデータが出力される。
出力されたデータはバス使用許可レジスタ４に保持され
、バス使用許可１１１〜ｌｌｎが夫々データ転送モジュ
ールに出力される。バス使用許可１１１〜ｌｌｎは自ら
のバス使用要求レジスタ２をリセットすると同時に、要
求信号抑止手段であるオアゲト５によりバス使用要求抑
ＩＬ信号３１５を優先順位記働手段８の最上位アドレス
として入力することにより、他のバス使用要求を抑止す
る。
、バス使用許可１１１〜ｌｌｎが夫々データ転送モジュ
ールに出力される。バス使用許可１１１〜ｌｌｎは自ら
のバス使用要求レジスタ２をリセットすると同時に、要
求信号抑止手段であるオアゲト５によりバス使用要求抑
ＩＬ信号３１５を優先順位記働手段８の最上位アドレス
として入力することにより、他のバス使用要求を抑止す
る。
バス使用許可が出力されたデータ転送モジュルがデータ
転送を終了し、転送終了信号２１１〜２１ｎを終了手段
であるオアゲート６に出力すると、バス使用許可レジス
タリセット信号３２０がバス使用許可レジスタ４に入力
されることによりこのレジスタ４はリセットされる。よ
って、保持していたバス使用許可１１１〜Ｉｌｎが“０
゛クリアされる。
転送を終了し、転送終了信号２１１〜２１ｎを終了手段
であるオアゲート６に出力すると、バス使用許可レジス
タリセット信号３２０がバス使用許可レジスタ４に入力
されることによりこのレジスタ４はリセットされる。よ
って、保持していたバス使用許可１１１〜Ｉｌｎが“０
゛クリアされる。
同時に他のバス使用要求の抑止信号３１５は“０”にな
り、他のバス使用要求が受付けられることになる。
り、他のバス使用要求が受付けられることになる。
第２図は優先順位記憶手段であるＲＡＭ８のアドレスと
記憶データとの関係を示したものである。本例では、デ
ータ転送モジュールを３個とし、変換レジスタの値が“
００”のとき優先順位を上位からバス使用要求ＩＤＩ（
ＲＥＱＩ） 、バス使用要求１０２（Ｒ２Ｏ３）、バス
使用要求１０３（ＲＥＱ３）とし、変換レジスタの値か
“０１”のとき優先順位を上位からバス使用要求１０２
（Ｒ２Ｏ３） 、バス使用要求１０３（ＲＥＱ３）、バ
ス使用要求１．０１（ＲＥＱＩ）とし、また変換レジス
タの値が“１０”のとき優先順位を上位からバス使用要
求１０３（ＲＥＱ３） 、バス使用要求１０１（ＲＥＱ
Ｉ） 、バス使用要求１０２（Ｒ２Ｏ３）とした場合の
例である。
記憶データとの関係を示したものである。本例では、デ
ータ転送モジュールを３個とし、変換レジスタの値が“
００”のとき優先順位を上位からバス使用要求ＩＤＩ（
ＲＥＱＩ） 、バス使用要求１０２（Ｒ２Ｏ３）、バス
使用要求１０３（ＲＥＱ３）とし、変換レジスタの値か
“０１”のとき優先順位を上位からバス使用要求１０２
（Ｒ２Ｏ３） 、バス使用要求１０３（ＲＥＱ３）、バ
ス使用要求１．０１（ＲＥＱＩ）とし、また変換レジス
タの値が“１０”のとき優先順位を上位からバス使用要
求１０３（ＲＥＱ３） 、バス使用要求１０１（ＲＥＱ
Ｉ） 、バス使用要求１０２（Ｒ２Ｏ３）とした場合の
例である。
優先順位記憶手段７には書換え可能なＲＡＭを用い、そ
のアドレスにデータ転送モジュールト１〜１・ｎからの
バス使用要求（ＲＥＱＩ°〜ＲＥＱ ｎ’）を対応させ
、バス使用許可４１１〜４１ｎ （ＡＣＫ ｌ”〜Ａ
ＣＫ ｎ’）をデータとして予め書込んでおくことによ
り優先順位を決定する。
のアドレスにデータ転送モジュールト１〜１・ｎからの
バス使用要求（ＲＥＱＩ°〜ＲＥＱ ｎ’）を対応させ
、バス使用許可４１１〜４１ｎ （ＡＣＫ ｌ”〜Ａ
ＣＫ ｎ’）をデータとして予め書込んでおくことによ
り優先順位を決定する。
また、アドレスの最上位ビットを抑止手段であるオアゲ
ート５からの入力信号とし、“１”がたった場合にＲＡ
Ｍ８の出力を“０”、すなわち抑止状態となるパターン
を書込んでおくことにより、他のバス使用要求を抑止す
ることができるようにしている、例えば、変換レジスタ
７の値か“００′でバス使用要求（ＲＥＱ３）がＲＡＭ
８に入力されると、アドレスは“０００００１”となり
許可信号として“００１”か出力される。
ート５からの入力信号とし、“１”がたった場合にＲＡ
Ｍ８の出力を“０”、すなわち抑止状態となるパターン
を書込んでおくことにより、他のバス使用要求を抑止す
ることができるようにしている、例えば、変換レジスタ
７の値か“００′でバス使用要求（ＲＥＱ３）がＲＡＭ
８に入力されると、アドレスは“０００００１”となり
許可信号として“００１”か出力される。
次に、本実施例の動作について第１図、第２図に従って
説明する。例えば、変換レジスタ７の値を“００”とし
て優先順位を上位からバス使用要求１０１（ＲＥＱＩ）
、バス使用要求１０２（Ｒ２Ｏ３） 、バス使用要求
１０３（ＲＥＱ３）とした場合に、これ等３つのバス使
用要求が同時に入力されたとする。これらのバス使用要
求はバス使用要求レジスタ２にＲＡＭ８のアドレス入力
として保持される。
説明する。例えば、変換レジスタ７の値を“００”とし
て優先順位を上位からバス使用要求１０１（ＲＥＱＩ）
、バス使用要求１０２（Ｒ２Ｏ３） 、バス使用要求
１０３（ＲＥＱ３）とした場合に、これ等３つのバス使
用要求が同時に入力されたとする。これらのバス使用要
求はバス使用要求レジスタ２にＲＡＭ８のアドレス入力
として保持される。
次に、予め書込まれた優先順位パターンデータ、つまり
アドレスが“０００１１１”であるので出力信号“１．
００ ”がＲＡＭ８によりバス使用許可として出力され
、バス使用許可レジスタ４に保持される。
アドレスが“０００１１１”であるので出力信号“１．
００ ”がＲＡＭ８によりバス使用許可として出力され
、バス使用許可レジスタ４に保持される。
このレジスタ４はバス使用要求信号ＲＥＱＩを送ったデ
ータ転送モジュールト１に対し、バス使用許可１１１を
出力する。またバス使用許可１１１は抑止手段であるオ
アゲート５に人力されて抑止信号３１５となり、ＲＡＭ
８の最上位ビットとして与えられることにより、データ
転送中の他のバス使用要求に対して抑止かなされる。
ータ転送モジュールト１に対し、バス使用許可１１１を
出力する。またバス使用許可１１１は抑止手段であるオ
アゲート５に人力されて抑止信号３１５となり、ＲＡＭ
８の最上位ビットとして与えられることにより、データ
転送中の他のバス使用要求に対して抑止かなされる。
バス使用許可を受取ったデータ転送モジュール、すなわ
ちバス使用要求１０１（ＲＥＱＩ）を発生したデータ転
送モジュールト１がデータ転送を終了すると、終了信号
２１１か終了手段であるオアゲート６に人力され、バス
使用許可レジスタリセット信号３２０が出力されてレジ
スタ４かリセットされることにより、オアゲート５の抑
止信号３１５が解除されて他のバス使用要求信号が受付
けられる状態となる。
ちバス使用要求１０１（ＲＥＱＩ）を発生したデータ転
送モジュールト１がデータ転送を終了すると、終了信号
２１１か終了手段であるオアゲート６に人力され、バス
使用許可レジスタリセット信号３２０が出力されてレジ
スタ４かリセットされることにより、オアゲート５の抑
止信号３１５が解除されて他のバス使用要求信号が受付
けられる状態となる。
尚、優先順位記憶回路８の例としてＲＡＭを用いている
がＲＯＭを用いても実現可能であることは勿論である。
がＲＯＭを用いても実現可能であることは勿論である。
発明の詳細
な説明したように、本発明によれば、複数のデータ転送
モジュールから出力されるバス使用要求信号を優先順位
手段を設は調停する際、複数の優先順位を予め記憶手段
に記憶し、かつ複数の優先順位を選択可能とする変換レ
ジスタを設けることにより、バスの使用状況に応じて容
易に優先順位を変更することが可能となる。また、優先
順位記憶手段の記憶データを変更することにより、デ夕
転送モジュールを追加した場合への対処が容易になると
いう効果もある。
モジュールから出力されるバス使用要求信号を優先順位
手段を設は調停する際、複数の優先順位を予め記憶手段
に記憶し、かつ複数の優先順位を選択可能とする変換レ
ジスタを設けることにより、バスの使用状況に応じて容
易に優先順位を変更することが可能となる。また、優先
順位記憶手段の記憶データを変更することにより、デ夕
転送モジュールを追加した場合への対処が容易になると
いう効果もある。
第１図は本発明の実施例の構成を示すブロック図、第２
図は第１図のＲＡＭ８のアドレスと記憶デー主要部分の
符号の説明 １・・・・・・バス ト１〜１・ｎ・・・・・・データ転送モジュール７・・
・・・・変換レジスタ ８・・・・・・優先順位記憶用Ｉ？ＡＭ出願人 甲府Ｅ
ｊ本電気林式会社
図は第１図のＲＡＭ８のアドレスと記憶デー主要部分の
符号の説明 １・・・・・・バス ト１〜１・ｎ・・・・・・データ転送モジュール７・・
・・・・変換レジスタ ８・・・・・・優先順位記憶用Ｉ？ＡＭ出願人 甲府Ｅ
ｊ本電気林式会社
Claims (1)
- （１）複数のデータ転送モジュールからのバス使用要求
に対して予め定められている優先順位に従ってバス使用
許可を与えるバス調停回路であって、前記優先順位の変
換のための変換データを格納する優先順位変換レジスタ
と、この優先順位変換レジスタの内容と前記データ転送
モジュールからのバス使用要求とをアドレス入力とし、
バス使用許可データを予め記憶した記憶手段とを含み、
この記憶手段から読出されたバス使用許可データにより
バス使用許可をなすようにしたことを特徴とするバス調
停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15615790A JPH0452748A (ja) | 1990-06-14 | 1990-06-14 | バス調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15615790A JPH0452748A (ja) | 1990-06-14 | 1990-06-14 | バス調停回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0452748A true JPH0452748A (ja) | 1992-02-20 |
Family
ID=15621596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15615790A Pending JPH0452748A (ja) | 1990-06-14 | 1990-06-14 | バス調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0452748A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06243090A (ja) * | 1993-02-15 | 1994-09-02 | Asia Electron Inc | 優先順位の調停処理装置 |
| JPH06332841A (ja) * | 1993-05-17 | 1994-12-02 | American Teleph & Telegr Co <Att> | 割当要求を調整するシステムとその方法 |
| US8692029B2 (en) | 2009-07-01 | 2014-04-08 | Hitachi, Ltd. | Method and device for synthesizing acrolein |
-
1990
- 1990-06-14 JP JP15615790A patent/JPH0452748A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06243090A (ja) * | 1993-02-15 | 1994-09-02 | Asia Electron Inc | 優先順位の調停処理装置 |
| JPH06332841A (ja) * | 1993-05-17 | 1994-12-02 | American Teleph & Telegr Co <Att> | 割当要求を調整するシステムとその方法 |
| US8692029B2 (en) | 2009-07-01 | 2014-04-08 | Hitachi, Ltd. | Method and device for synthesizing acrolein |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246256B1 (en) | Quantized queue length arbiter | |
| US5079693A (en) | Bidirectional FIFO buffer having reread and rewrite means | |
| EP0464715B1 (en) | Interlock queueing | |
| US5412788A (en) | Memory bank management and arbitration in multiprocessor computer system | |
| GB1392231A (en) | Switching system | |
| US5371893A (en) | Look-ahead priority arbitration system and method | |
| US20040068625A1 (en) | Multiple-Grant Controller with Parallel Arbitration Mechanism and Related Method | |
| JPH06236344A (ja) | 複数データ転送要求間の仲裁方法と装置 | |
| JP3208332B2 (ja) | 割込み装置 | |
| KR0144022B1 (ko) | 엘알유에 의한 중재기 | |
| US6279066B1 (en) | System for negotiating access to a shared resource by arbitration logic in a shared resource negotiator | |
| JPS62107363A (ja) | プロセツサ選択装置 | |
| US7127540B2 (en) | Apparatus and method for controlling frequency of bus use | |
| JPH0452748A (ja) | バス調停回路 | |
| JPH0442342A (ja) | バス調停回路 | |
| US5535396A (en) | Modulator data/control equipment | |
| JPH0452749A (ja) | バス調停回路 | |
| JPH05143526A (ja) | バス調停回路 | |
| JPH0330175B2 (ja) | ||
| JP2538874B2 (ja) | 共通バス調停方式 | |
| EP0192209A1 (en) | Address contention arbitrator for multi-port memories | |
| KR101013769B1 (ko) | 버스 중재방법 및 장치 | |
| EP0087266B1 (en) | Priority resolver circuit | |
| JPH03282955A (ja) | バスアービトレーション回路 | |
| JPH0258149A (ja) | アクセス許可制御装置 |