JPH0452749A - バス調停回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はバス調停回路に関し、特に複数のデータ転送モ
ジュールからのバス使用要求に対して予め定められてい
る優先順位に従ってバス使用許可を与えるバス調停回路
に関するものである。

従来技術 従来のこの種のバス調停回路の一例を第３図に示す。図
において、複数のデータ転送モジュールト１〜１・ｎは
共通バス１に対して夫々バス使用要求（ＲＥＱ）　１０
１〜Ｉｎｎを生成する。これ等バス使用要求１０１〜１
０ｎは要求・レジスタ２の対応ビットに夫々セットされ
て保持される。

この保持出力４０１〜４０ｎは優先順位決定手段３に夫
々入力され、予め定められた優先順位に従ってバス使用
要求に対するバス使用許可（ＡＣＫ）　４１１〜４ｉｎ
が生成され、バス使用許可レジスタ４の対応ビットに夫
々セットされて保持される。

優先順位決定手段３の回路例が第４図に示されており、
この回路例では、３個のデータ転送モジュールからのバ
ス使用要求４０１　、４０２　、４０３についての優先
順位決定回路が示されている。

これ等バス使用要求４０１〜４０３はアンドゲート３１
〜３３の各１人力となっており、またバス使用要求４０
１　；　４０２はインバータ３４．３５の各入力となる
。インバータ３４の出力はアンドゲート３２．３３の他
入力となって自要求４０１以外の他の要求４０２　、４
０３を抑止するようになっている。

また、インバータ３５の出力はアンドゲート３３の別の
入力となり、他の要求４０３を抑止するようになってい
る。

これ等アンドゲート３１〜３３の出力がバス使用許可４
１１〜４１ｎとなり、第３図のバス使用許可レジスタ４
にセットされ、このレジスタ４の出力が最終的なバス使
用許可］、　１１〜ｌｌｎとなるのである。

例えば、バス使用要求４０１〜４０３が同時に入力され
ると、バス使用要求４０１はアンドゲート３］に入力さ
れると同時に、インバータ３４により反転されてアント
ゲ−）３２．３３を閉とする。よって、バス使用許可は
アンドゲート３１の出力４１１のみとなり、レジスタ４
に保持さね、ハス使用許可ｉｌｌとして出力される。

出力されたバス使用許可１１１は自ハス使用要求を保持
しているバス使用要求レジスタ２をリセットすると同時
に、オアゲー１−５へ入力されてバス使用要求抑止３１
５を生成する。

バス使用許可１１１を受けた転送モジコール１１がデー
タ転送終了すると、転送終了２１１をオアゲート６へ出
力する。これにより、オアゲート６からバス使用許可レ
ジスタリセット信号３２０が発生されて、レジスタ４が
全てリセットされる。これに応答してオアゲート５から
生成されていたバス使用抑止３１．５か解除され、他の
・ｑス使用要求か受付は可能となるのである。

この様な従来のバス調停回路では、バス使用要求を調停
する優先順位決定手段３か、アンドゲートやインバータ
ゲーｈ等のハードウェアにより構成されているので、優
先順位は回路設計ＩＩＳ点で固定化さねてしまう。Ｊっ
て、イク・先順位を変更したし・場合や、データ転送モ
ジコールを追加する場合には、設計変更で対処するか、
優先順位決定手段を別に準備する必要がある。

また、データ転送モジフールの数が多くなると、優先順
位を決定する回路の／％−ドウエア量もそれに伴って増
大するという欠点を有する。

発明の目的 そこで、本発明は従来のもののかかる欠点を解消すべく
なされたものであって、その目的とするところは、優先
順位の変更やデータ転送モジュールの追加等に対してハ
ードウェア量の増大なく柔軟に対応することが可能なバ
ス調停回路を提供することである。

発明の構成 本発明によれば、複数のデータ転送モジュールか１しの
バス使用要求に対して予め定められている優先順位に従
ってバス使用許可を与えるバス調停回路であって、前記
データ転送モジュールからのバス使用要求信号と外部か
らのアドレス信号とを択一的に導出するセレクタと、こ
のセレクタの出力をアドレス人力と１２、バス使用ｒＦ
可データを予め記憶した記憶手段と、前記セレクタにＪ
り外部からのアドレス信号がアト１ノスとして供給され
ているときに前記記憶手段に対ｌ、て列部からバス使用
許可データを書替える書込み手段とを含み、この記憶手
段から読出されたバス使用許可データによりバス使用許
可を八すようにしたことを特徴とするバス調停回路が得
られる。

実施例 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示す構成図であり、第３図
と同等部分は同一符号により示す。本例では転送モジコ
ールが３個の場合を示すが、これに限定されない。３個
の転送モジュールト１〜１・３から出力されるバス使用
要求信号１０１〜１０３はバス使用要求レジスタ２の対
応ビットに夫々保持される。

制御信号３１１が論理“０゛のときセ１／クク７はレジ
スタ２からの３本の出力を１つにまとめたバス使用要求
信号（Ｔ？Ｐ、Ｑ”）３１３及び抑止信号３１５を選択
し、アドレス信号として優先順位決定決定手段であるＲ
ＡＭ８に出力する。ＲＡＭ８はセレクタ７の出力をアド
レスとし指定されたアドレスの内容を優先順位決定デー
タとしてのバス使用許可信号（＾ＣＫ’）　４１１〜４
１３をバス使用許可レジスタ４の対応ビットに夫々出力
する。

このレジスタ４はデータを一旦保持し、バス使用許可信
号（ＡＣＫ）　Ｉｌｌ〜１１３として対応データ転送モ
ジュール１０１〜１０３に出力する。このバス使用許可
信号ＩＮ〜１１３は同時に自らの要求信号を保持してい
るバス使用要求レジスタ２をリセットすると共に、抑止
手段であるオアゲート５によりオアされ、抑止信号３１
５としてセレクタ７の最上位アドレスに入力することに
より、他要求信号を抑止する。その詳細は後述する。

バス使用許可信号が出力されたデータ転送モジュールか
らデータ転送終了信号２１１〜２１３か出力されると、
終了手段であるオアゲート６にてオアされ、終了信号３
２０がバス使用許可レジスタ４をリセットすることによ
り、保持されていたバス使用許可信号は全て論理“０”
になる。他のバス使用要求信号の抑止信号３１５は論理
“０”になり、他のバス使用要求信号が受付は可能とな
る。

第２図はデータ転送モジュールを３個としたときのＲＡ
ＭＢ内の記憶データの一例である。バス使用要求信号１
０１〜１０３に相当するＲＡＭ　８のアドレス入力を夫
々ＲＥＱＩ’　、　ＲＥＱ２’　、　ＲＥＱ３’　とす
る。

ＲＡＭ８は書替え可能なＲＡＭを用い、アドレスにデー
タ転送モジュールからの要求信号を対応させ優先順位で
あるバス使用許可データパターンをデータとして予め書
込んでおくことにより、読出されたデータがバス使用許
可信号となるのである。

また、アドレスの最上位ビットは抑止信号３１５（第２
図ではＡＣＫに対応）に相当する信号を入力し、それに
“］”がたった場合ＲＡＭ８の出力が“０”となるパタ
ーンを書込んでおくことにより他要求信号を抑止するよ
うにしている。

第１図、第２図に従って例をあげて説明する。

例えば、バス使用要求信号（ＲＥＱ３’に相当）のみが
要求レジスタ２に入力され、た場合、バス使用要求信号
は要求レジスタ２の対応ビットに一旦保持され、レジス
タ２からセレクタ７に入力される。

セレクタ７を制御する制御信号３１１は論理“０″とな
っているため、セレクタ７はレジスタ２からのバス使用
要求信号３１３及び抑止信号３１５を選択し、アドレス
信号としてＲＡＭ８に出力する。出力されたアドレスは
“０００１”となり、第２図に示すとうり優先順位決定
データ“００１”がバス使用許可信号４１１〜４１３と
して読出され、バス使用許可レジスタ４の各対応ビット
に夫々に一旦保持される。

このレジスタ４の内容はバス使用許可信号１１１〜１１
３として出力される。そのうち論理″１”であるバス使
用許可信号１１３は対応するデータ転送モジュールト３
に出力されると共に、自らのバス使用要求１０３を保持
しているレジスタ２をリセットする。

また、バス使用転送許可信号１１３は抑止手段５でオア
され、抑止信号３１５をセレクタ７を通してＲＡＭ８に
出力する。このＲＡＭ８ては、抑止信号３１５に相当す
る入力アドレスＡＣＫに論理“１°が入力されると、他
の要求信号ＲＥＱＩ’〜ＲＥＱ３’に無関係に第２図に
示すとうり優先順位決定データ“０００゜が出力され、
他のバス使用要求信号が抑止される。

バス使用許可信号１１３を受取った転送モジュールト３
からデータ転送終了信号２１３が出力されると、終了手
段６でオアされた終了信号３２０がバス使用許可レジス
タ４をリセットする。レジスタ４がリセットされたこと
により、バス使用許可信号Ｉｌｌ〜１】３は論理“０″
になり、抑止手段５でオアされた抑止信号３１５は０”
となる。

この時点では、制御信号ａｌｌは論理“０″であり、セ
レクタ７はバス使用要求レジスタ２の出力信号３１３お
よび抑止信号３１５を選択し、アドレス信号としてＲＡ
Ｍ８へ出力している。

ＲＡＭ８は抑止信号３１５が論理″１″から“０“にな
ることにより、第２図で示されるように、例えばアドレ
スが“００１０″であれば、優先順位決定データ”０１
０”　　（“０００”以外の値）を出力し、他のバス使
用要求信号が受付けられる。

次に、バス使用要求信号１０１（ＲＥＱＩ’　に相当）
と要求信号１０３（ＲＥＱ３’　に相当）とがそれぞれ
要求レジスタ２に入力された場合について説明する。こ
れ等バス使用要求信号はバス使用要求レジスタ２の各対
応ビットに一旦保持されてバス使用要求信号３１３とし
てセレクタ７に入力される。このセレクタ７を制御する
制御信号３１１は論理“０″になっているため、セレク
タ７はこのバス使用要求信号３１３及び抑止信号３１５
を選択し、アドレス信号としてＲＡＭ８へ供給する。

このアドレスは“０１０１”となり、第２図に示すとう
り、優先順位決定データ“１００“がバス使用許可信号
４１１〜４１３として読出され、バス使用許可レジスタ
４に一旦保持される。このレジスタ４の内容はバス使用
許可信号１１１〜１１３のうち論理“１”である許可信
号１１１は、対応するデータ転送モジュールト１に出力
されると共に、自らのバス使用要求信号１０１を保持し
ている要求レジスタ２をリセットする。

また、バス使用許可信号１１１は抑止手段５でオアされ
、抑止信号３１５をセレクタ７を通［７てアドレス信号
と１７てＲＡＭ８へ供給される。ｌ？ＡＭ８では、抑止
信号３１５に相当する入力アトレス八〇Ｋに論理゛１′
が入力されると、他のバス使用要求信号ＲＥＱｌ’　〜
ＲＥ　Ｑ　３　’　に無関係に、第２図に示すとうりに
優先順位決定データ“０００”をバス使用許可信号４１
１〜４１３として出力する。このとき、バス使用許可レ
ジスタ４の内容は変化しない。

バス使用許可信号４１１〜４１３はレジスタ４によって
保持されているか、バス転送許可信号１１１を受取った
転送モジュールト１からデータ転送終了信号２１１が出
力されると、終了手段６でオアされて終了信号３２０が
バス使用許可レジスタ４をリセットする。このレジスタ
４がリセットされたことにより、ハス使用許可信号１１
１〜目３は論理“０“になる。よって、抑止手段５でオ
アされた抑止信号３１５は“０”となる。

この時点で制御信号３１１は論理“０”であり、セレク
タ７はバス使用要求信号を保持しているレジスタ２の出
力信号３１３及び抑止信号３１５を選択し、アドレス信
号としてＲＡＭ８に出力している。ＲＡＭ８は抑止信号
３１５が論理“１”から“Ｏ“になることにより、入力
されるアドレスが“０００１”になり、第２図で示すと
うり優先順位決定データ“００１”が読出され、前回説
明した一連の動作と同様に、データ転送モジュールト３
はバス使用許可信号１１３を受取る。

以下の動作も前回説明した一連の動作と同様な動作が行
なわれるためこれ以上の説明は省略する。

第５図は第１図構成図のタイムチャートである。

第５図を参照しながら、第２図に示した優先順位決定デ
ータのもとて第１図のブロック図の動作を説明する。

同時に複数のデータ転送モジュールト１〜１・３のバス
使用要求信号１０１〜１０３が発行された場合、クロッ
ク０で要求レジスタ２に保持され、ＲＡＭ８にアドレス
として人力される。このときのアドレス信号は“０１１
１“なので、予め書込まれている優先順位決定データ“
１００”がＲＡＭ８からバス使用許可信号１１１〜１１
８として出力される。

クロック１て、優先順位決定データはハス使用許可レジ
スタ４に保持される。このレジスタ４はデータ転送モジ
ュールト１にバス使用許可信号１１１を与える。次にク
ロック２て、要求レジスタ２に保持されているバス使用
要求信号は、バス使用許可信号１１１でリセットされる
と同時に、抑止手段５でバス使用許可信号１１１かオア
され、抑止信号３１５がバス使用要求信号３１３と共に
セレクタ７によってアドレス信号としてＲＡＭ８に出力
される。

出力されたアドレスは１０１１°となり、ＲＡＭＰの優
先順位決定データ“０００”がバス使用許可レジスタ４
に出力される。

クロック３で、データ転送モジュールト１からの転送終
了信号２１１か検出されると、終了手段６でオアされた
終了信号３２０によって、クロック４でバス使用許可信
号２１１がリセットされる。

この許可信号ｉ＋ｔがリセットされることにより、抑止
信号３１５は“Ｏ”になり、セレクタ７をとおリアドレ
ス信号としてＲＡＭ８に出力される。このときのアドレ
スは”００１１”となり、ＲＡＭ８は第２図で示すとう
り“０１０“を出力し、バス使用要求信号１０２が受付
けられることになる。

尚、バス使用要求信号１０３はバス使用要求信号１０２
と同様に順番に受付けられて全動作が終了となる。

次に、ＲＡＭ８の優先順位決定データを変更する手順に
ついて説明する。制御信号３１１の出力が“１″となり
、セレクタ７は外部アドレス信号３１０を選択し、この
アドレス信号３１０をＲＡＭ８に出力する。

ＲＡＭ８はこのセレクタ７を経た外部アドレス信号３１
Ｏに対して外部データ信号３１２のデータを書込む。

この場合、アドレス信号３１０はソフトウェアで指示し
たアドレスであり、データ信号３１２から入力した優先
順位決定データはＲＡＭ８に書込まれ、優先順位は変更
されたことになる。

発明の効果 以上述べた如く、本発明によれば、複数のバス使用要求
を調停する際、優先順位パターンを予め格納したメモリ
を用いてバス使用許可を発行するようにし、必要に応じ
てこのメモリ内のデータパターンを書換えるようにして
いるので、優先順位の変更が容易であり、また、データ
転送モジュールの追加にも柔軟に対応できるという効果
がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のＲＡＭｇ内のデータパターンの例を示す図、第３図は
従来技術を示すバス調停回路の例を示す図、第４図は第
３図の優先順位決定手段の例を示す回路図、第５図は第
１図のブロックの動作例を示すタイミングチャートであ
る。 主要部分の符号の説明 １・・・・・・バス ト１〜１・３・・・・・・データ転送モジュール７・・
・・・・セレクタ ８・・・・・・ＲＡＭ

Claims (1)

【特許請求の範囲】
1. （１）複数のデータ転送モジュールからのバス使用要求
   に対して予め定められている優先順位に従ってバス使用
   許可を与えるバス調停回路であって、前記データ転送モ
   ジュールからのバス使用要求信号と外部からのアドレス
   信号とを択一的に導出するセレクタと、このセレクタの
   出力をアドレス入力とし、バス使用許可データを予め記
   憶した記憶手段と、前記セレクタにより外部からのアド
   レス信号がアドレスとして供給されているときに前記記
   憶手段に対して外部からバス使用許可データを書替える
   書込み手段とを含み、この記憶手段から読出されたバス
   使用許可データによりバス使用許可をなすようにしたこ
   とを特徴とするバス調停回路。