JPH0442344A - 機能分散型情報処理システム - Google Patents
機能分散型情報処理システムInfo
- Publication number
- JPH0442344A JPH0442344A JP14954190A JP14954190A JPH0442344A JP H0442344 A JPH0442344 A JP H0442344A JP 14954190 A JP14954190 A JP 14954190A JP 14954190 A JP14954190 A JP 14954190A JP H0442344 A JPH0442344 A JP H0442344A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- input
- processing system
- information
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 16
- 230000015654 memory Effects 0.000 claims abstract description 24
- 238000004364 calculation method Methods 0.000 abstract description 15
- 238000004891 communication Methods 0.000 abstract description 10
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 238000003860 storage Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムに関し、特に複数の専用プロ
セッサから構成される機能分散型情報処理システムに関
する。
セッサから構成される機能分散型情報処理システムに関
する。
なお、上述の専用プロセッサは次のような特徴を有する
。
。
■ それぞれ独立したO3(Qperating S
ystem)で動作する。
ystem)で動作する。
■ そのO8上で動作するソフトウェア(アプリケーシ
ョンソフトウェア)を使用者が作成できる。
ョンソフトウェア)を使用者が作成できる。
■ それぞれ機能が特化されている。
(従来の技術〕
従来、この種の機能分散型情報処理システムは、各専用
プロセッサ間の情報(データ等)の授受をIlo (I
nputloutput)命令による入出力処理によっ
て行っていた。
プロセッサ間の情報(データ等)の授受をIlo (I
nputloutput)命令による入出力処理によっ
て行っていた。
上述した従来の機能分散型情報処理システムでは、各専
用プロセッサが他の専用プロセッサとの間で情報の授受
を行う際に、その授受が入出力制御部を介したI10命
令による入出力処理で実現されているので、各専用プロ
セッサ間の情報の授受を高速に実行することができない
という欠点がある。
用プロセッサが他の専用プロセッサとの間で情報の授受
を行う際に、その授受が入出力制御部を介したI10命
令による入出力処理で実現されているので、各専用プロ
セッサ間の情報の授受を高速に実行することができない
という欠点がある。
本発明の目的は、上述の点に鑑み、各専用プロセッサ間
の情報の授受を高速に実行することができる機能分散型
情報処理システムを提供することにある。
の情報の授受を高速に実行することができる機能分散型
情報処理システムを提供することにある。
本発明の機能分散型情報処理システムは、複数の専用プ
ロセッサから構成される機能分散型情報処理システムに
おいて、前記複数の専用プロセッサのそれぞれから直接
的にアクセスすることが可能な共有メモリと、各専用プ
ロセッサ間の情報の授受を行う際に前記共有メモリを介
してその情報の授受を実行する前記複数の専用プロセッ
サとを有する。
ロセッサから構成される機能分散型情報処理システムに
おいて、前記複数の専用プロセッサのそれぞれから直接
的にアクセスすることが可能な共有メモリと、各専用プ
ロセッサ間の情報の授受を行う際に前記共有メモリを介
してその情報の授受を実行する前記複数の専用プロセッ
サとを有する。
本発明の機能分散型情報処理システムでは、複数の専用
プロセッサのそれぞれから直接的にアクセスすることが
可能な共有メモリが設けられ、各専用プロセッサ間の情
報の授受が共有メモリを介して実行される。
プロセッサのそれぞれから直接的にアクセスすることが
可能な共有メモリが設けられ、各専用プロセッサ間の情
報の授受が共有メモリを介して実行される。
〔実施例〕
次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例に係る機能分散型情報処理
システムの構成を示すブロック図である。
システムの構成を示すブロック図である。
この機能分散型情報処理システムは、共有メモリ10と
、科学計算用プロセッサ20−1と、汎用プロセッサ2
0−2と、データベース用プロセッサ20−3と、通信
処理用プロセッサ20−4と、主記憶30−1〜30−
4と、入出力制御部401〜40−4と、ファイル装置
50−1〜504と、入出力装置51−2と、回線制御
部524とを含んで構成されている。
、科学計算用プロセッサ20−1と、汎用プロセッサ2
0−2と、データベース用プロセッサ20−3と、通信
処理用プロセッサ20−4と、主記憶30−1〜30−
4と、入出力制御部401〜40−4と、ファイル装置
50−1〜504と、入出力装置51−2と、回線制御
部524とを含んで構成されている。
科学計算用プロセッサ20−1.汎用プロセッサ20−
2、データベース用プロセッサ20−3および通信処理
用プロセッサ20−4は、それぞれ独立したO8で動作
する専用プロセッサであり、それぞれ主記憶30−1〜
30−4および入出力制御部40−1〜40−4を接続
している。
2、データベース用プロセッサ20−3および通信処理
用プロセッサ20−4は、それぞれ独立したO8で動作
する専用プロセッサであり、それぞれ主記憶30−1〜
30−4および入出力制御部40−1〜40−4を接続
している。
各入出力制御部4O−n(nは1〜4の整数)には、各
ファイル装置50−nが接続されている。
ファイル装置50−nが接続されている。
汎用プロセッサ20−2に接続されている人出力制御部
40−2には、入出力装置51−2が接続されている。
40−2には、入出力装置51−2が接続されている。
通信処理用プロセッサ20−4に接続されている入出力
制御部40−4には、回線制御部524が接続されてい
る。
制御部40−4には、回線制御部524が接続されてい
る。
科学計算用プロセッサ20−1は、科学技術計算を高速
に処理する専用プロセッサである。
に処理する専用プロセッサである。
汎用プロセッサ20−2は、外部との情報の入出力や一
般事務計算等を汎用的に処理する専用プロセッサである
(ここでは、他の専用プロセッサと同列に論じるために
汎用プロセッサ20−2も専用プロセッサの1つとして
扱う)。
般事務計算等を汎用的に処理する専用プロセッサである
(ここでは、他の専用プロセッサと同列に論じるために
汎用プロセッサ20−2も専用プロセッサの1つとして
扱う)。
データベース用プロセッサ20−3は、データヘースの
管理および処理を主に実行する専用プロセッサである。
管理および処理を主に実行する専用プロセッサである。
通信処理用プロセッサ20−4は、通信回線からの入出
力を処理する専用プロセッサである。
力を処理する専用プロセッサである。
科学計算用プロセッサ20−1.汎用プロセッサ20−
2.データベース用プロセッサ20−3および通信処理
用プロセッサ20−4は、共有メモリ10と直接的に接
続されている(各専用プロセッサは入出力制御部40−
nを介さず直接的に共有メモリ10にアクセスすること
が可能である)。すなわち、各専用プロセッサは、共有
メモリ10を介して相互に接続されている。
2.データベース用プロセッサ20−3および通信処理
用プロセッサ20−4は、共有メモリ10と直接的に接
続されている(各専用プロセッサは入出力制御部40−
nを介さず直接的に共有メモリ10にアクセスすること
が可能である)。すなわち、各専用プロセッサは、共有
メモリ10を介して相互に接続されている。
次に、このように構成された本実施例の機能分散型情報
処理システムの動作について説明する。
処理システムの動作について説明する。
各専用プロセッサ(科学計算用プロセッサ201、汎用
プロセッサ20−’2.データヘース用プロセッサ20
−3および通信処理用プロセッサ2O−4)は、共有メ
モリ10を介して相互間の情報の授受を行う。
プロセッサ20−’2.データヘース用プロセッサ20
−3および通信処理用プロセッサ2O−4)は、共有メ
モリ10を介して相互間の情報の授受を行う。
例えば、汎用プロセッサ20−2から科学計算用プロセ
ッサ20−1に対してデータが送られる場合を考える。
ッサ20−1に対してデータが送られる場合を考える。
この場合には、まず汎用プロセッサ20−2は、そのデ
ータを共有メモリ10の決められた領域に書き込む。
ータを共有メモリ10の決められた領域に書き込む。
科学計算用プロセッサ20−1は、その領域にデータが
書き込まれたことを検出し、書き込まれたそのデータを
読み取り、そのデータを使用して科学技術計算の処理を
実行する。
書き込まれたことを検出し、書き込まれたそのデータを
読み取り、そのデータを使用して科学技術計算の処理を
実行する。
これらの動作は入出力制御部4O−n(上達の例では、
入出力制御部40−1および4O−2)を介さずに実行
されるので、データの転送は高速に実行される。
入出力制御部40−1および4O−2)を介さずに実行
されるので、データの転送は高速に実行される。
他の専用プロセッサ相互間の情報の授受についても、同
様に、全て共有メモリ10を介して行われる。
様に、全て共有メモリ10を介して行われる。
次に、本発明と比較するために、従来の機能分散型情報
処理システムの一例の動作について、第2図を参照して
説明する。
処理システムの一例の動作について、第2図を参照して
説明する。
第2図に示す従来の機能分散型情報処理システムでは、
各専用プロセッサ(科学計算用プロセッサ20−5.汎
用プロセッサ20−6.データへ−入用プロセッサ20
−7および通(言処理用プロセッサ2O−8)は、各入
出力制御部40−m(mは5〜8の整数)を介して相互
に接続されている。
各専用プロセッサ(科学計算用プロセッサ20−5.汎
用プロセッサ20−6.データへ−入用プロセッサ20
−7および通(言処理用プロセッサ2O−8)は、各入
出力制御部40−m(mは5〜8の整数)を介して相互
に接続されている。
各専用プロセッサは、入出力制御部40−mを介して相
互間の情報の授受を行う。
互間の情報の授受を行う。
例えば、汎用プロセッサ20−6から科学計算用プロセ
ッサ20−5に対してデータが送られる場合を考える。
ッサ20−5に対してデータが送られる場合を考える。
この場合には、まず汎用プロセッサ20−6は、そのデ
ータをI10命令で入出力制御部40−6を介して入出
力制御部40−5 (科学計算用プロセッサ20−5に
接続されている入出力制御部)に転送する(I10命令
による入出力処理を行う)。
ータをI10命令で入出力制御部40−6を介して入出
力制御部40−5 (科学計算用プロセッサ20−5に
接続されている入出力制御部)に転送する(I10命令
による入出力処理を行う)。
このようにしてデータを受けた入出力制御部40−5は
、科学計算用プロセッサ20−5にそのデータを送る。
、科学計算用プロセッサ20−5にそのデータを送る。
〔発明の効果]
以上説明したように本発明は、各入出力制御部を介さず
に共有メモリを介して各専用プロセッサ間の情報の授受
を行うことにより、各専用プロセッサ間の情報の授受を
高速に実行することができるという効果がある。
に共有メモリを介して各専用プロセッサ間の情報の授受
を行うことにより、各専用プロセッサ間の情報の授受を
高速に実行することができるという効果がある。
第1図は本発明の一実施例の構成を示すブロック図、
第2図は従来の機能分散型情報処理システムの一例の構
成を示すブロック図である。 図において、 10・・・・・ 20−1・・・ 20−2・・・ 20−3・・・ ・・・共有メモリ、 ・・・科学計算用プロセッサ、 ・・・汎用プロセッサ、 ・・・データベース用プロセッ サ、 ・・・通信処理用プロセッサ、 4・主記憶、 4・入出力制御部、 4・ファイル装置、 ・・・入出力装置、 ・・・回線制御部である。 20−4 ・ ・ ・ 30−1〜30 40−1〜40 50−1〜50 51−2 ・ ・ ・ 52−4 ・ ・ ・
成を示すブロック図である。 図において、 10・・・・・ 20−1・・・ 20−2・・・ 20−3・・・ ・・・共有メモリ、 ・・・科学計算用プロセッサ、 ・・・汎用プロセッサ、 ・・・データベース用プロセッ サ、 ・・・通信処理用プロセッサ、 4・主記憶、 4・入出力制御部、 4・ファイル装置、 ・・・入出力装置、 ・・・回線制御部である。 20−4 ・ ・ ・ 30−1〜30 40−1〜40 50−1〜50 51−2 ・ ・ ・ 52−4 ・ ・ ・
Claims (1)
- 【特許請求の範囲】 複数の専用プロセッサから構成される機能分散型情報処
理システムにおいて、 前記複数の専用プロセッサのそれぞれから直接的にアク
セスすることが可能な共有メモリと、各専用プロセッサ
間の情報の授受を行う際に前記共有メモリを介してその
情報の授受を実行する前記複数の専用プロセッサと を有することを特徴とする機能分散型情報処理システム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14954190A JPH0442344A (ja) | 1990-06-07 | 1990-06-07 | 機能分散型情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14954190A JPH0442344A (ja) | 1990-06-07 | 1990-06-07 | 機能分散型情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442344A true JPH0442344A (ja) | 1992-02-12 |
Family
ID=15477402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14954190A Pending JPH0442344A (ja) | 1990-06-07 | 1990-06-07 | 機能分散型情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442344A (ja) |
-
1990
- 1990-06-07 JP JP14954190A patent/JPH0442344A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0258649B2 (ja) | ||
| JPS59154564A (ja) | プログラマブルコントロ−ラ | |
| EP1415233A1 (en) | Efficient interrupt system for system on chip design | |
| JPS63158657A (ja) | コ・プロセツサ制御方式 | |
| JPH0442344A (ja) | 機能分散型情報処理システム | |
| JPS6347835A (ja) | パイプライン計算機 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JPH0358163A (ja) | 疎結合型マルチプロセッサシステム | |
| JP2019191704A (ja) | プロセッサ及び情報処理装置 | |
| JPH10247182A (ja) | マルチプロセッサシステム | |
| JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS62152061A (ja) | マイクロプロセツサ | |
| JPH01263858A (ja) | マルチプロセッサシステム | |
| JP3043361B2 (ja) | 分散プロセッサ制御方式 | |
| JPH0418658A (ja) | 機能分散型計算機システム | |
| JPH033047A (ja) | 演算機能付きメモリ | |
| JPH03104087A (ja) | 演算機能付きメモリ | |
| JPS62293365A (ja) | デ−タ転送方式 | |
| JPS62210564A (ja) | プロセツサ | |
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPS62150459A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPH0247751A (ja) | チャネル制御方式 | |
| JPH02162456A (ja) | マイクロプロセッサ | |
| JPH0293971A (ja) | メモリアクセス回路 |