JPH0442560A - スタンダードセル - Google Patents
スタンダードセルInfo
- Publication number
- JPH0442560A JPH0442560A JP15047090A JP15047090A JPH0442560A JP H0442560 A JPH0442560 A JP H0442560A JP 15047090 A JP15047090 A JP 15047090A JP 15047090 A JP15047090 A JP 15047090A JP H0442560 A JPH0442560 A JP H0442560A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- outer frame
- layout
- ground potential
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 65
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳＩのレイアウト設計に関し、特にスタン
ダードセル方式の自動レイアウトツールに対応するレイ
アウトセルに関する。
ダードセル方式の自動レイアウトツールに対応するレイ
アウトセルに関する。
ＬＳＩの需要は年々多棟化の傾向を示し、ゲートアレイ
等のカスタムＩＣの重要性が高まるにつれ、ＬＳＩの自
動設計による開発期間の短縮が問題となっている。レイ
アウト設計の自動化に関して、最近では様々な自動レイ
アウトツールが出回っているが、自動レイアウト手法の
代表的な方式として、スタンダードセル方式が挙げられ
る。スタンダードセル方式とは、基本的な論理機能を有
する様々な、高さ一定のセルをあらかじめ用意しておき
、それらセルの自動配置、さらにセル間の自動配線を行
うことにより、自動レイアウトを効率的に行うものであ
る。
等のカスタムＩＣの重要性が高まるにつれ、ＬＳＩの自
動設計による開発期間の短縮が問題となっている。レイ
アウト設計の自動化に関して、最近では様々な自動レイ
アウトツールが出回っているが、自動レイアウト手法の
代表的な方式として、スタンダードセル方式が挙げられ
る。スタンダードセル方式とは、基本的な論理機能を有
する様々な、高さ一定のセルをあらかじめ用意しておき
、それらセルの自動配置、さらにセル間の自動配線を行
うことにより、自動レイアウトを効率的に行うものであ
る。
レイアウト設計においては、異なる電位の拡散層は、あ
る特定の距離ｄを離し分離領域を設けなければならない
という規定がある。従って、従来のセルのレイアウトの
際には、セルを隣接して配置した場合のことを考えて、
セルの左右辺から少なくともｄ／２だけ内側に離して拡
散層を配置する方法をとっていた。このため、セルの横
幅が長くなりがちであった。
る特定の距離ｄを離し分離領域を設けなければならない
という規定がある。従って、従来のセルのレイアウトの
際には、セルを隣接して配置した場合のことを考えて、
セルの左右辺から少なくともｄ／２だけ内側に離して拡
散層を配置する方法をとっていた。このため、セルの横
幅が長くなりがちであった。
第７図は、従来のレイアウト法によるインバータ１段の
レイアウトセルの例である。第７図のレイアウトセルＳ
は複数の拡散コンタクト１１．１１・・・を備えている
。
レイアウトセルの例である。第７図のレイアウトセルＳ
は複数の拡散コンタクト１１．１１・・・を備えている
。
第８図は、第７図のセルレイアウトからセルの外枠と拡
散層だけを取り出したものである。第８図は、セルの外
枠８１、電源電位のＰチャネル拡散層８２、グランド電
位のＮチャネル拡散層８３、インバータの出力電位のＰ
チャネル拡散層８４とＮチャネル拡散層８５からなる。
散層だけを取り出したものである。第８図は、セルの外
枠８１、電源電位のＰチャネル拡散層８２、グランド電
位のＮチャネル拡散層８３、インバータの出力電位のＰ
チャネル拡散層８４とＮチャネル拡散層８５からなる。
第８図から、セル外枠８１の左右辺と拡散層（８２，８
３，８４，８５＞との間に隙間が設けであることがわか
る。
３，８４，８５＞との間に隙間が設けであることがわか
る。
第９図は、第７図のレイアウトセルＳを４個隣接させた
ものである。第９図においては、各レイアウトセルの左
右方向の向きは任意でよいという自由度がある。
ものである。第９図においては、各レイアウトセルの左
右方向の向きは任意でよいという自由度がある。
上述した従来の構造を持ったレイアウトセルは、電源／
グランド電位の拡散層とセル外枠の左右辺との間に特定
の距離間隔が必要であり、セルの大きさが大きくなると
いう欠点がある。
グランド電位の拡散層とセル外枠の左右辺との間に特定
の距離間隔が必要であり、セルの大きさが大きくなると
いう欠点がある。
本発明の目的は、電源／グランド電位の拡散層とセル外
枠との隙間をなくして従来の問題点を解決したスタンダ
ードセルをを提供することにある。
枠との隙間をなくして従来の問題点を解決したスタンダ
ードセルをを提供することにある。
前記目的を達成するため、本発明に係るスタンダードセ
ルにおいては、レイアウトセル外枠と、電源およびグラ
ンド電位の拡散層とを有し、高さが規格統一されたスタ
ンダードセルであって、レイアウトセル外枠は、電源お
よびグランド電位の拡散層を規格統一された上下方向の
位置に惰えており、 電源およびグランド電位の拡散層は、前記外枠の左右辺
の少なくとも一辺に接するか、或いは突出して前記外枠
に備えられたものであり、さらに、前記外枠は、外枠の
左辺と右辺にそれぞれ接している拡散層が電源およびグ
ランド電位であることを表示する標識を有するものであ
る。
ルにおいては、レイアウトセル外枠と、電源およびグラ
ンド電位の拡散層とを有し、高さが規格統一されたスタ
ンダードセルであって、レイアウトセル外枠は、電源お
よびグランド電位の拡散層を規格統一された上下方向の
位置に惰えており、 電源およびグランド電位の拡散層は、前記外枠の左右辺
の少なくとも一辺に接するか、或いは突出して前記外枠
に備えられたものであり、さらに、前記外枠は、外枠の
左辺と右辺にそれぞれ接している拡散層が電源およびグ
ランド電位であることを表示する標識を有するものであ
る。
第２図に示すように本発明では、レイアウトセル外枠２
１の左右辺に接する電源およびグランド電位の拡散層同
士を突き当てることにより複数のレイアウトセルを配列
してレイアウト設計を行うものである。したがって、本
発明によれば、電源／グランド電位の拡散層２２．２３
がセル外枠２１の左右辺に接しているため、レイアウト
セル同士を突き合わせた場合に外枠２１の左右辺部分で
拡散層２２゜２３が突き合わされ、電源／グランド電位
の拡散層とセル外枠との間の隙間がなくなる。
１の左右辺に接する電源およびグランド電位の拡散層同
士を突き当てることにより複数のレイアウトセルを配列
してレイアウト設計を行うものである。したがって、本
発明によれば、電源／グランド電位の拡散層２２．２３
がセル外枠２１の左右辺に接しているため、レイアウト
セル同士を突き合わせた場合に外枠２１の左右辺部分で
拡散層２２゜２３が突き合わされ、電源／グランド電位
の拡散層とセル外枠との間の隙間がなくなる。
次に本発明について図面を参照して説明する。
（実施例１）
第１図は本発明の実施例１に係るレイアウトセルを示す
構成図であり、第１図は１段のインバータのレイアウト
を表している。第１図において、１１は拡散コンタクト
である。
構成図であり、第１図は１段のインバータのレイアウト
を表している。第１図において、１１は拡散コンタクト
である。
第２図は、第１図のレイアウトから、セル外枠と拡散層
だけを取り出したものである。第２図に示すように、セ
ル外枠２１は、電源電位のＰチャネル拡散層２２と、グ
ランド電位のＮチャネル拡散層２３と、インバータの出
力電位のＰチャネル拡散層２４及びＮチャネル拡散層２
５とからなる。第２図では、電源／グランド電位の拡散
層２２および２３がセル外枠２１の左右辺に接している
。したがって、第８図の従来例と比較して、電源／グラ
ンド電位の拡散層とセル外枠との隙間の分だけ、セルの
横幅が小さくなっている。本発明のセルレイアウトで注
意しなければならないのは、セル外枠２１に接している
電源／グランド電位の拡散層２２および２３の上下方向
の位置は、全セルで統一しておかなければならないこと
である。これは、相異なるセルを隣接されたときに、セ
ル外枠の境界線付近で、レイアウトの設計規則違反、例
えば隣接するセル同士の拡散層２２．２３がずれてしま
うようなことが生じないようにするためである。
だけを取り出したものである。第２図に示すように、セ
ル外枠２１は、電源電位のＰチャネル拡散層２２と、グ
ランド電位のＮチャネル拡散層２３と、インバータの出
力電位のＰチャネル拡散層２４及びＮチャネル拡散層２
５とからなる。第２図では、電源／グランド電位の拡散
層２２および２３がセル外枠２１の左右辺に接している
。したがって、第８図の従来例と比較して、電源／グラ
ンド電位の拡散層とセル外枠との隙間の分だけ、セルの
横幅が小さくなっている。本発明のセルレイアウトで注
意しなければならないのは、セル外枠２１に接している
電源／グランド電位の拡散層２２および２３の上下方向
の位置は、全セルで統一しておかなければならないこと
である。これは、相異なるセルを隣接されたときに、セ
ル外枠の境界線付近で、レイアウトの設計規則違反、例
えば隣接するセル同士の拡散層２２．２３がずれてしま
うようなことが生じないようにするためである。
第３図は、第１図のセルＳを４個分隣接させたものであ
る。第９図の従来例と比較して注意しなければならない
のは、本発明によるセルを隣接させる場合は、電源／グ
ランド電位の拡散層２２．２３同士が接するような向き
にセルを左右方向に反転しなければならないことである
。この場合、問題となるのは、セルの種類によって、左
右両辺に電源／グランド電位の拡散層が接するものや、
左右辺の一方にのみ電源／グランド電位の拡散層が接す
るもの、左右両辺に電源／グランド電位の拡散層が接し
ないものなど、様々なものがあることである。したがっ
て、複数のセルを横に並べた場合、セル配置の順番によ
っては、どうしても拡散層間隔が確保できない場合が生
じてしまう。その場合は、拡散層間隔を確保するための
スペースセルを間に挿入することにより対応する。すな
わち、スペースセルが必要かどうかの判断を容易にする
ために、レイアウトセルの左辺と右辺のそれぞれに、電
源／グランド電位の拡散層が接しているかどうかの情報
を表示する標識１２を備えておき、この情報を用い、隣
合った２つのセルの、互いに面している辺のうち、一方
だけが電源／グランド電位の拡散層が接している辺であ
った場合のみ、スペースセルを挿入する。
る。第９図の従来例と比較して注意しなければならない
のは、本発明によるセルを隣接させる場合は、電源／グ
ランド電位の拡散層２２．２３同士が接するような向き
にセルを左右方向に反転しなければならないことである
。この場合、問題となるのは、セルの種類によって、左
右両辺に電源／グランド電位の拡散層が接するものや、
左右辺の一方にのみ電源／グランド電位の拡散層が接す
るもの、左右両辺に電源／グランド電位の拡散層が接し
ないものなど、様々なものがあることである。したがっ
て、複数のセルを横に並べた場合、セル配置の順番によ
っては、どうしても拡散層間隔が確保できない場合が生
じてしまう。その場合は、拡散層間隔を確保するための
スペースセルを間に挿入することにより対応する。すな
わち、スペースセルが必要かどうかの判断を容易にする
ために、レイアウトセルの左辺と右辺のそれぞれに、電
源／グランド電位の拡散層が接しているかどうかの情報
を表示する標識１２を備えておき、この情報を用い、隣
合った２つのセルの、互いに面している辺のうち、一方
だけが電源／グランド電位の拡散層が接している辺であ
った場合のみ、スペースセルを挿入する。
個々のセルに注目した場合、本発明によりセルの大きさ
が小さくなるのは、わずかではあるが、多数のセル（例
えば、５０個）を横に並べた場合には、かなりのスペー
スを省くことができる。
が小さくなるのは、わずかではあるが、多数のセル（例
えば、５０個）を横に並べた場合には、かなりのスペー
スを省くことができる。
（実施例２）
第４図は本発明の実施例２に係るレイアウトセルを示す
構成図であり、第４図は、１段のインバータのレイアウ
トを表している。
構成図であり、第４図は、１段のインバータのレイアウ
トを表している。
第５図は、第４図のレイアウトセルから、セルの外枠と
拡散層のみを取り出したものである。
拡散層のみを取り出したものである。
第５図において、セル外枠５１は、電源電位のＰチャネ
ル拡散層５２と、グランド電位のＮチャネル拡散層５３
と、インバータの出力電位のＰチャネル拡散層５４及び
Ｎチャネル拡散層５５とを備えている。
ル拡散層５２と、グランド電位のＮチャネル拡散層５３
と、インバータの出力電位のＰチャネル拡散層５４及び
Ｎチャネル拡散層５５とを備えている。
第４図のレイアウトセルの特徴は、電源／グランド電位
の拡散層５２．５３が、アルミ層と拡散層間のコンタク
ト幅の半分だけ、外枠５１の左右辺からとびだしている
ことである。実施例２のセルレイアウトで注意しなけれ
ばならないのは、実施例１のときと同様に、セル外枠５
１から突出している電源／グランド電位の拡散層５２お
よび５３の上下方向の位置は、全セルで統一しておかな
ければならないことである。
の拡散層５２．５３が、アルミ層と拡散層間のコンタク
ト幅の半分だけ、外枠５１の左右辺からとびだしている
ことである。実施例２のセルレイアウトで注意しなけれ
ばならないのは、実施例１のときと同様に、セル外枠５
１から突出している電源／グランド電位の拡散層５２お
よび５３の上下方向の位置は、全セルで統一しておかな
ければならないことである。
第６図は、第４図のレイアウトセルＳを４個分隣接させ
たものである。第６図の電源／グランド電位の拡散層に
注目すると、隣接したセル同士で、電源／グランド電位
の拡散層、アルミ層、拡散コンタクト１１が共用されて
いることがわかる。
たものである。第６図の電源／グランド電位の拡散層に
注目すると、隣接したセル同士で、電源／グランド電位
の拡散層、アルミ層、拡散コンタクト１１が共用されて
いることがわかる。
実施例２のレイアウトセルを配置する場合も、実施例１
のときと同様に、左右方向のセルの向きや、スペースセ
ルの挿入等に注意しなければならない。
のときと同様に、左右方向のセルの向きや、スペースセ
ルの挿入等に注意しなければならない。
この実施例では、実施例１よりもさらに、拡散コンタク
トの半分の長さだけ、外枠の横幅が小さくなっているた
め、レイアウト面積の縮小に、より効果的であるという
利点がある。
トの半分の長さだけ、外枠の横幅が小さくなっているた
め、レイアウト面積の縮小に、より効果的であるという
利点がある。
以上説明したように、本発明のレイアウトセルは、セル
外枠の左右辺付近に存在する電源およびグランド電位の
拡散層のレイアウト面積の節約を行うことができるので
、本発明によるレイアウトセルを用いると、多数のセル
を有する回路のレイアウトを行った場合に、チップサイ
ズを縮小することができる。
外枠の左右辺付近に存在する電源およびグランド電位の
拡散層のレイアウト面積の節約を行うことができるので
、本発明によるレイアウトセルを用いると、多数のセル
を有する回路のレイアウトを行った場合に、チップサイ
ズを縮小することができる。
第１図は本発明の実施例１に係るレイアウトセルを示す
構成図、第２図は第１図のレイアウトから、セル外枠と
拡散層のみを取り出しな図、第３図は第１図のレイアウ
トセルを４個並べて配置した図、第４図は本発明の実施
例２に係るレイアウトセルを示す構成図、第５図は第４
図のレイアウトから、セル外枠と拡散層のみを取り出し
な図、第６図は第４図のレイアウトセルを４個並べて配
置した図、第７図は従来のレイアウトセルを示す構成図
、第８図は第７図のレイアウトから、セル外枠と拡散層
のみを取り出した図、第９図は第７図のレイアウトセル
を４個並べて配置した図である。 １１・・・拡散コンタクト １２・・・電源およびグランド電位の拡散層が接してい
る辺であることを示す標識 ２１５１・・・レイアウトセル外枠 ２２、５２・・・電源電圧Ｐチャネル拡散層２３、５３
・・・グランド電位Ｎチャネル拡散層２４、５４・・・
出力電位Ｐチャネル拡散層２５、５５・・・出力電位Ｎ
チャネル拡散層特許出願人 日本電気株式会社 代 理 人 弁理士 菅 野 中筒 図 第 図 第 図 第８図
構成図、第２図は第１図のレイアウトから、セル外枠と
拡散層のみを取り出しな図、第３図は第１図のレイアウ
トセルを４個並べて配置した図、第４図は本発明の実施
例２に係るレイアウトセルを示す構成図、第５図は第４
図のレイアウトから、セル外枠と拡散層のみを取り出し
な図、第６図は第４図のレイアウトセルを４個並べて配
置した図、第７図は従来のレイアウトセルを示す構成図
、第８図は第７図のレイアウトから、セル外枠と拡散層
のみを取り出した図、第９図は第７図のレイアウトセル
を４個並べて配置した図である。 １１・・・拡散コンタクト １２・・・電源およびグランド電位の拡散層が接してい
る辺であることを示す標識 ２１５１・・・レイアウトセル外枠 ２２、５２・・・電源電圧Ｐチャネル拡散層２３、５３
・・・グランド電位Ｎチャネル拡散層２４、５４・・・
出力電位Ｐチャネル拡散層２５、５５・・・出力電位Ｎ
チャネル拡散層特許出願人 日本電気株式会社 代 理 人 弁理士 菅 野 中筒 図 第 図 第 図 第８図
Claims (1)
- （１）レイアウトセル外枠と、電源およびグランド電位
の拡散層とを有し、高さが規格統一されたスタンダード
セルであって、 レイアウトセル外枠は、電源およびグランド電位の拡散
層を規格統一された上下方向の位置に備えており、 電源およびグランド電位の拡散層は、前記外枠の左右辺
の少なくとも一辺に接するか、或いは突出して前記外枠
に備えられたものであり、 さらに、前記外枠は、外枠の左辺と右辺にそれぞれ接し
ている拡散層が電源およびグランド電位であることを表
示する標識を有するものであることを特徴とするスタン
ダードセル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15047090A JPH0442560A (ja) | 1990-06-08 | 1990-06-08 | スタンダードセル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15047090A JPH0442560A (ja) | 1990-06-08 | 1990-06-08 | スタンダードセル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442560A true JPH0442560A (ja) | 1992-02-13 |
Family
ID=15497616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15047090A Pending JPH0442560A (ja) | 1990-06-08 | 1990-06-08 | スタンダードセル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442560A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785877B1 (en) | 1999-06-28 | 2004-08-31 | Nec Electronics Corporation | Standard cell, standard cell array, and system and method for placing and routing standard cells |
| JP2006228982A (ja) * | 2005-02-17 | 2006-08-31 | Ricoh Co Ltd | 半導体集積回路 |
| JP2008532275A (ja) * | 2005-02-24 | 2008-08-14 | イセラ・インコーポレーテッド | 集積回路のトランジスタ性能を最適化するための方法 |
-
1990
- 1990-06-08 JP JP15047090A patent/JPH0442560A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785877B1 (en) | 1999-06-28 | 2004-08-31 | Nec Electronics Corporation | Standard cell, standard cell array, and system and method for placing and routing standard cells |
| JP2006228982A (ja) * | 2005-02-17 | 2006-08-31 | Ricoh Co Ltd | 半導体集積回路 |
| JP2008532275A (ja) * | 2005-02-24 | 2008-08-14 | イセラ・インコーポレーテッド | 集積回路のトランジスタ性能を最適化するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0167365B1 (en) | Standard cell lsis | |
| JP2668981B2 (ja) | 半導体集積回路 | |
| JPS6124250A (ja) | 半導体集積回路装置 | |
| JPS61100947A (ja) | 半導体集積回路装置 | |
| JPH06105757B2 (ja) | マスタ・スライス型半導体集積回路 | |
| US4742383A (en) | Multi-function FET masterslice cell | |
| JP4492736B2 (ja) | 半導体集積回路 | |
| IE832429L (en) | Master-slice semiconductor device | |
| JPH0442560A (ja) | スタンダードセル | |
| JPS61272948A (ja) | 論理ゲ−ト表現から回路を合成する方法 | |
| US20020007478A1 (en) | Routing definition to optimize layout design of standard cells | |
| US6069373A (en) | Compact semiconductor device using SOI•CMOS technology | |
| JP2666807B2 (ja) | 集積回路パターンの形成方法 | |
| JPH09134967A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH09185641A (ja) | 標準セルの配置設計法 | |
| CA1238986A (en) | Integrated circuit chip manufacture | |
| JP2617920B2 (ja) | スタンダードセルのレイアウト方法 | |
| JPS6358372B2 (ja) | ||
| EP1143520A2 (en) | High density and high speed cell array architecture | |
| JP2575760B2 (ja) | 集積回路の配線構造 | |
| JPH1168037A (ja) | 半導体集積回路装置 | |
| JPS6223618A (ja) | 論理集積回路 | |
| JPH0396250A (ja) | スタンダードセルの配置方法 | |
| JPH02191361A (ja) | 集積回路 | |
| JPH03217045A (ja) | 自動配置・配線方法 |