JPH03217045A - 自動配置・配線方法 - Google Patents
自動配置・配線方法Info
- Publication number
- JPH03217045A JPH03217045A JP2012794A JP1279490A JPH03217045A JP H03217045 A JPH03217045 A JP H03217045A JP 2012794 A JP2012794 A JP 2012794A JP 1279490 A JP1279490 A JP 1279490A JP H03217045 A JPH03217045 A JP H03217045A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- lattice
- grid
- standard cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
チップ設計において、コンピュータを用いスタンダード
セルを自動配置・配線することにより半導体集積回路を
レイアウトする自動配置・配線方法に関し、 配線処理を複雑にしたり計算時間を長くしたりすること
なく、セルサイズをより最適化することを目的とし、 直交する２方向の各々について一定間隔毎に配線格子を
設定し、端子が該配線格子の格子点上に設定されたスタ
ンダードセルを自動配置し、該スタンダードセルの端子
間を該配線格子上に沿って自動配線する自動配置・配線
方法において、該配線格子の格子間隔を１／２にする仮
想上の半配線格子に沿って、該スタンダードセルの境界
を定めるセル枠が設定され、該セル枠より半配線格子間
隔内側に内部セル枠が設定された、該スタンダードセル
を用い、該内部セル枠が互いに配線格子間隔だけ離れる
ように、該スタンダードセルを自動配置する構成とする
。
セルを自動配置・配線することにより半導体集積回路を
レイアウトする自動配置・配線方法に関し、 配線処理を複雑にしたり計算時間を長くしたりすること
なく、セルサイズをより最適化することを目的とし、 直交する２方向の各々について一定間隔毎に配線格子を
設定し、端子が該配線格子の格子点上に設定されたスタ
ンダードセルを自動配置し、該スタンダードセルの端子
間を該配線格子上に沿って自動配線する自動配置・配線
方法において、該配線格子の格子間隔を１／２にする仮
想上の半配線格子に沿って、該スタンダードセルの境界
を定めるセル枠が設定され、該セル枠より半配線格子間
隔内側に内部セル枠が設定された、該スタンダードセル
を用い、該内部セル枠が互いに配線格子間隔だけ離れる
ように、該スタンダードセルを自動配置する構成とする
。
本発明は、チップ設計において、コンピュータを用いス
タンダードセルを自動配置・配線することにより半導体
集積回路をレイアウトする自動配置・配線方法に関する
。
タンダードセルを自動配置・配線することにより半導体
集積回路をレイアウトする自動配置・配線方法に関する
。
この種の自動配置・配線方法では、インバータ、ナンド
ゲート及びノアゲート等のレイアウトパターンをスタン
ダードセルとしてライブラリー化し、コンピュータによ
り、論理回路図に基づいてスタンダードセルを配置し、
スタンダードセル間を配線する。 第３図は２人力ナンドゲートのスタンダードセル１０を
示す。 図中、１１はスタンダードセル１０の境界を定めるセル
枠、１３はＰチャンネルトランジスタ、１４はＮチャン
ネルトランジスタ、１５及び１６は電源供給線（Ｖｎｎ
， Ｖｓｓ） 、Ｎ １ １及びＮ１２はＰチャンネル
トランジスタ１３の拡散領域と電源供給線１５との間を
接続するコンタクト、Ｎ１３はＮチャンネルトランジス
タ１４の拡散領域と電源供給線１６との間を接続するコ
ンタクト、Ｃ１１及びＣ１２はナンドゲートの２つの入
力端子となる位置、Ｃ１３〜Ｃ１７はナンドゲートの出
力端子となる位置である。 スタンダードセル間の配線は、多数のセルにつき複雑な
パターンルールに従って行われるため、処理が複雑であ
り、多くの時間を要する。そこで、直交する２方向の各
々について一定間隔毎に配線格子ＧＸ及びＧＹを設定し
、配線格子ＧＸ及びＧＹ上に沿って配線を行う方法が一
般に用いられている。この方法は、パターンルール及び
配線処理を簡単化し、自動配線のソウフトウェア構成を
簡単化するとともに、その処理時間を短縮させる。 この方法では、配線が配線格子ＧＸ及びＧＹ上に沿って
配置されるので、端子ＣＩｌ〜Ｃ１７は格子点く配線格
子ＧＸ及びＧＹの交点）上に設定される。また、電源供
給線１５及び１６は隣合うセルとの間で連続しなければ
ならないので、スタンダードセル１０の境界を定めるセ
ル枠１１は、配線格子ＧＸ及びＧＹ上に沿って設定され
、かつ、隣合うスタンダードセルのセル枠が一致させら
れる。 配線格子間隔は、配線の線幅、必要な最小配線間隔及び
基本セル内の素子配置等から、最も効率よく配線できる
ように決定される。
ゲート及びノアゲート等のレイアウトパターンをスタン
ダードセルとしてライブラリー化し、コンピュータによ
り、論理回路図に基づいてスタンダードセルを配置し、
スタンダードセル間を配線する。 第３図は２人力ナンドゲートのスタンダードセル１０を
示す。 図中、１１はスタンダードセル１０の境界を定めるセル
枠、１３はＰチャンネルトランジスタ、１４はＮチャン
ネルトランジスタ、１５及び１６は電源供給線（Ｖｎｎ
， Ｖｓｓ） 、Ｎ １ １及びＮ１２はＰチャンネル
トランジスタ１３の拡散領域と電源供給線１５との間を
接続するコンタクト、Ｎ１３はＮチャンネルトランジス
タ１４の拡散領域と電源供給線１６との間を接続するコ
ンタクト、Ｃ１１及びＣ１２はナンドゲートの２つの入
力端子となる位置、Ｃ１３〜Ｃ１７はナンドゲートの出
力端子となる位置である。 スタンダードセル間の配線は、多数のセルにつき複雑な
パターンルールに従って行われるため、処理が複雑であ
り、多くの時間を要する。そこで、直交する２方向の各
々について一定間隔毎に配線格子ＧＸ及びＧＹを設定し
、配線格子ＧＸ及びＧＹ上に沿って配線を行う方法が一
般に用いられている。この方法は、パターンルール及び
配線処理を簡単化し、自動配線のソウフトウェア構成を
簡単化するとともに、その処理時間を短縮させる。 この方法では、配線が配線格子ＧＸ及びＧＹ上に沿って
配置されるので、端子ＣＩｌ〜Ｃ１７は格子点く配線格
子ＧＸ及びＧＹの交点）上に設定される。また、電源供
給線１５及び１６は隣合うセルとの間で連続しなければ
ならないので、スタンダードセル１０の境界を定めるセ
ル枠１１は、配線格子ＧＸ及びＧＹ上に沿って設定され
、かつ、隣合うスタンダードセルのセル枠が一致させら
れる。 配線格子間隔は、配線の線幅、必要な最小配線間隔及び
基本セル内の素子配置等から、最も効率よく配線できる
ように決定される。
ところが、例えば、配線格子ＧＹを考慮しない場合にあ
るスタンダードセルの必要十分な横幅が１５μｍで、配
線格子ＧＹの間隔が１０μｍであったときには、このス
タンダードセルのセル枠１１の横巾を２０μｍに設定し
なければならないた５ め、セル枠１１内に無駄な領域が生ずる。この無駄な領
域が生じないようにするためには、配線格子間隔を半分
の５μｍにすれば良いが、配線処理が複雑になり、処理
量が増大するので、自動配線のソフトウエア構成が複雑
になるとともに、処理時間が長くなる。 本発明の目的は、このような問題点に鑑み、配線処理を
複雑にしたり計算時間を長くしたりすることなく、セル
サイズをより最適化することができる自動配置・配線方
法を提供することにある。
るスタンダードセルの必要十分な横幅が１５μｍで、配
線格子ＧＹの間隔が１０μｍであったときには、このス
タンダードセルのセル枠１１の横巾を２０μｍに設定し
なければならないた５ め、セル枠１１内に無駄な領域が生ずる。この無駄な領
域が生じないようにするためには、配線格子間隔を半分
の５μｍにすれば良いが、配線処理が複雑になり、処理
量が増大するので、自動配線のソフトウエア構成が複雑
になるとともに、処理時間が長くなる。 本発明の目的は、このような問題点に鑑み、配線処理を
複雑にしたり計算時間を長くしたりすることなく、セル
サイズをより最適化することができる自動配置・配線方
法を提供することにある。
この目的を達成するために、本発明に係る自動配置・配
線方法では、例えば実施例図面第２図に示す如く、直交
する２方向の各々について一定間隔毎に配線格子ＧＸ，
ＧＹを設定し、スタンダードセル２０、３０、４０、５
０及び６０を自動配置し、スタンダードセルの端子間を
配線格子上に沿って自動配線する。 スタンダードセル２０、３０、４０、５０及び６ ６０は、端子Ｃ２１〜Ｃ６６が配線格子の格子点上に設
定され、スタンダードセル２０、３０、４０、５０及び
６０の境界を定めるセル枠２１、３１、４１、５１及び
６１が、配線格子ＧＸ，ＧＹの格子間隔を１／２にする
仮想上の半配線格子に沿って設定され、内部セル枠２２
、３２、４２、５２及び６２が、セル枠２１、３１、４
１、５１及び６１より半配線格子間隔内側に設定されて
いる。 このようなスタンダードセル２０、３０、４０、５０及
び６０を、内部セル枠２２、３２、４２、５２及び６２
が、互いに配線格子間隔だけ離れるように、配置する
線方法では、例えば実施例図面第２図に示す如く、直交
する２方向の各々について一定間隔毎に配線格子ＧＸ，
ＧＹを設定し、スタンダードセル２０、３０、４０、５
０及び６０を自動配置し、スタンダードセルの端子間を
配線格子上に沿って自動配線する。 スタンダードセル２０、３０、４０、５０及び６ ６０は、端子Ｃ２１〜Ｃ６６が配線格子の格子点上に設
定され、スタンダードセル２０、３０、４０、５０及び
６０の境界を定めるセル枠２１、３１、４１、５１及び
６１が、配線格子ＧＸ，ＧＹの格子間隔を１／２にする
仮想上の半配線格子に沿って設定され、内部セル枠２２
、３２、４２、５２及び６２が、セル枠２１、３１、４
１、５１及び６１より半配線格子間隔内側に設定されて
いる。 このようなスタンダードセル２０、３０、４０、５０及
び６０を、内部セル枠２２、３２、４２、５２及び６２
が、互いに配線格子間隔だけ離れるように、配置する
セル枠２１、３１、４１、５１及び６１より半配線格子
間隔内側に想定した内部セル枠２２、３２、４２、５２
及び６２が、互いに配線格子間隔だけ離れるように、ス
タンダードセル２０、３０、４０、５０及び６０を配置
することにより、スタンダードセルは隙間無く配置され
、また、隣合うスタンダードセルの端子間隔の最小値は
、配線格子間隔に等しくなる（端子Ｃ２３とＣ３１、端
子Ｃ３３とＣ４１、端子Ｃ４３とＣ５１及び端子Ｃ５４
とＣ６１の間隔）。 したがって、スタンダードセル２０、３０、４０、５０
及び６０の配置に際しては、仮想上の半配線格子に沿っ
て設定されたセル枠２１、３１、４１、５１及び６１を
考慮する必要はなく、配線格子ＧＸ及びＧＹに関して処
理を行えばよい。 また、スタンダードセル２０、３０、４０、５０及び６
０の境界を定めるセル枠２１、３１、４１、５１及び６
１を、配線格子ＧＸＸＧＹの格子間隔を１／２にする仮
想上の半配線格子に沿って設定しているので、無駄な領
域が生ずる部分に関しては、格子間隔を実質的に半分に
したことになる。 したがって、セル枠内の無駄な領域を低減することがで
き、セルサイズを従来よりも最適化することができる。 さらに、無駄な領域を狭くするために配線格子ＧＸ及び
ＧＹの間隔を実際に狭くする必要がないので、配線処理
を複雑にしたり計算時間を長くしたりすることがない。
間隔内側に想定した内部セル枠２２、３２、４２、５２
及び６２が、互いに配線格子間隔だけ離れるように、ス
タンダードセル２０、３０、４０、５０及び６０を配置
することにより、スタンダードセルは隙間無く配置され
、また、隣合うスタンダードセルの端子間隔の最小値は
、配線格子間隔に等しくなる（端子Ｃ２３とＣ３１、端
子Ｃ３３とＣ４１、端子Ｃ４３とＣ５１及び端子Ｃ５４
とＣ６１の間隔）。 したがって、スタンダードセル２０、３０、４０、５０
及び６０の配置に際しては、仮想上の半配線格子に沿っ
て設定されたセル枠２１、３１、４１、５１及び６１を
考慮する必要はなく、配線格子ＧＸ及びＧＹに関して処
理を行えばよい。 また、スタンダードセル２０、３０、４０、５０及び６
０の境界を定めるセル枠２１、３１、４１、５１及び６
１を、配線格子ＧＸＸＧＹの格子間隔を１／２にする仮
想上の半配線格子に沿って設定しているので、無駄な領
域が生ずる部分に関しては、格子間隔を実質的に半分に
したことになる。 したがって、セル枠内の無駄な領域を低減することがで
き、セルサイズを従来よりも最適化することができる。 さらに、無駄な領域を狭くするために配線格子ＧＸ及び
ＧＹの間隔を実際に狭くする必要がないので、配線処理
を複雑にしたり計算時間を長くしたりすることがない。
以下、図面に基づいて本発明の一実施例を説明する。
第１図は第３図に対応したスタンダードセルを示す。第
３図と同一構成要素には同一符号を付してその説明を省
略する。 配線格子ＧＸ，ＧＹの間隔は、第３図と同一になってい
る。スタンダードセルＩＯＡのセル枠１１Ａは、配線格
子ＧＸ及びＧＹの格子間隔を１／２にする仮想上の半配
線格子に沿って設定されている。これに伴い、電源供給
線１５及び１６は、その長手力向両端部の各々が半配線
格子間隔だけ短くなっている。セル枠１１Ａ内のパター
ンは、第３図のセル枠１１内の対応する部分と全く同に
なっている。すなわち、配線格子ＧＸ及びＧＹ９ の間隔を狭くすることなく、セル枠１１Ａ内の無駄な領
域を低減してセルサイズを第３図の場合よりも最適化し
ている。 図中、１２は内部セル枠であり、セル枠１１Ａより半配
線格子間隔だけ内側に設定されている。 この内部セル枠１２上の格子点には、端子（コンタクト
）Ｃ１１〜Ｃ１７が存在する。 このようなスタンダードセルＩＯＡを、コンピュータに
より自動配置する場合には、内部セル枠１２が互いに配
線格子間隔だけ離れるように配置する。 第２図は自動配置の一例を示す。 図中、２０、３０、４０、５０及び６０はそれぞれ、イ
ンバータ、ナンドゲート、ノアゲート、インバータ及び
ナンドゲートのスタンダードセルであり、２１３１、４
１、５１及び６１は、これらスタンダードセルのセル枠
であり、２２、３２、４２、５２及び６２は、これらス
タンダードセルの内部セル枠であり、Ｃ２１〜Ｃ２５、
Ｃ３１〜Ｃ３５、Ｃ４１〜Ｃ４７、Ｃ５１〜Ｃ５５及−
１０ びＣ６１〜Ｃ６６は各スタンダードセル内に配置された
端子（コンタクト）である。 内部セル枠２２と３２との間、内部セル枠３２と４２と
の間、内部セル枠４２と５２との間及び内部セル枠５２
と６２との間は、配線格子間隔だけ離れている。このよ
うにスタンダードセルを配置することにより、スタンダ
ードセルは隙間無く配置される。また、隣合うスタンダ
ードセルの端子間隔の最小値は、配線格子間隔に等しく
なる（端子Ｃ２３とＣ３１、端子Ｃ３３とＣ４１、端子
Ｃ４３とＣ５１及び端子Ｃ５４とＣ６１の間隔）。 したがって、スタンダードセルの配置に際しては、仮想
上の半配線格子に沿って設定されたセル枠を考慮する必
要はなく、配線格子ＧＸ及びＧＹに関して処理を行えば
よい。
３図と同一構成要素には同一符号を付してその説明を省
略する。 配線格子ＧＸ，ＧＹの間隔は、第３図と同一になってい
る。スタンダードセルＩＯＡのセル枠１１Ａは、配線格
子ＧＸ及びＧＹの格子間隔を１／２にする仮想上の半配
線格子に沿って設定されている。これに伴い、電源供給
線１５及び１６は、その長手力向両端部の各々が半配線
格子間隔だけ短くなっている。セル枠１１Ａ内のパター
ンは、第３図のセル枠１１内の対応する部分と全く同に
なっている。すなわち、配線格子ＧＸ及びＧＹ９ の間隔を狭くすることなく、セル枠１１Ａ内の無駄な領
域を低減してセルサイズを第３図の場合よりも最適化し
ている。 図中、１２は内部セル枠であり、セル枠１１Ａより半配
線格子間隔だけ内側に設定されている。 この内部セル枠１２上の格子点には、端子（コンタクト
）Ｃ１１〜Ｃ１７が存在する。 このようなスタンダードセルＩＯＡを、コンピュータに
より自動配置する場合には、内部セル枠１２が互いに配
線格子間隔だけ離れるように配置する。 第２図は自動配置の一例を示す。 図中、２０、３０、４０、５０及び６０はそれぞれ、イ
ンバータ、ナンドゲート、ノアゲート、インバータ及び
ナンドゲートのスタンダードセルであり、２１３１、４
１、５１及び６１は、これらスタンダードセルのセル枠
であり、２２、３２、４２、５２及び６２は、これらス
タンダードセルの内部セル枠であり、Ｃ２１〜Ｃ２５、
Ｃ３１〜Ｃ３５、Ｃ４１〜Ｃ４７、Ｃ５１〜Ｃ５５及−
１０ びＣ６１〜Ｃ６６は各スタンダードセル内に配置された
端子（コンタクト）である。 内部セル枠２２と３２との間、内部セル枠３２と４２と
の間、内部セル枠４２と５２との間及び内部セル枠５２
と６２との間は、配線格子間隔だけ離れている。このよ
うにスタンダードセルを配置することにより、スタンダ
ードセルは隙間無く配置される。また、隣合うスタンダ
ードセルの端子間隔の最小値は、配線格子間隔に等しく
なる（端子Ｃ２３とＣ３１、端子Ｃ３３とＣ４１、端子
Ｃ４３とＣ５１及び端子Ｃ５４とＣ６１の間隔）。 したがって、スタンダードセルの配置に際しては、仮想
上の半配線格子に沿って設定されたセル枠を考慮する必
要はなく、配線格子ＧＸ及びＧＹに関して処理を行えば
よい。
以上説明した如く、本発明に係る自動配置・配線方法で
は、スタンダードセルの境界を定めるセル枠を、配線格
子ＧＸ，ＧＹの格子間隔を１７２にする仮想上の半配線
格子に沿って設定しており、無駄な領域が生ずる部分に
関しては、格子間隔を実質的に半分にしたことになるの
で、セル枠内の無駄な領域を低減することができ、した
がって、セルサイズを従来よりも最適化することができ
、しかも、無駄な領域を狭くするために配線格子ＧＸ及
びＧＹの間隔を実際に狭くする必要がないので、配線処
理を複雑にしたり訓算時間を長くしたりすることがない
という優れた効果を奏する。
は、スタンダードセルの境界を定めるセル枠を、配線格
子ＧＸ，ＧＹの格子間隔を１７２にする仮想上の半配線
格子に沿って設定しており、無駄な領域が生ずる部分に
関しては、格子間隔を実質的に半分にしたことになるの
で、セル枠内の無駄な領域を低減することができ、した
がって、セルサイズを従来よりも最適化することができ
、しかも、無駄な領域を狭くするために配線格子ＧＸ及
びＧＹの間隔を実際に狭くする必要がないので、配線処
理を複雑にしたり訓算時間を長くしたりすることがない
という優れた効果を奏する。
第１図及び第２図は本発明に係る自動配置・配線方法の
一実施例に係り、 第１図は配線格子上におけるスタンダードセルのレイア
ウト図、 第２図は配線格子上におけるスタンダードセルの配置図
である。 第３図は従来例に係り、配線格子上におけるスタンダー
ドセルのレイアウト図である。 図中、 ＣＩｌ〜Ｃ６６は端子（コンタクト） １０、ＩＯＡ，２０、３０、４０、５０、６０はスタン
ダードセル １１、１１Ａ、２１、３１、４１、５１、６１はセル枠 １２、２２、３２、４２、５２、６２は内部セル枠 １３
一実施例に係り、 第１図は配線格子上におけるスタンダードセルのレイア
ウト図、 第２図は配線格子上におけるスタンダードセルの配置図
である。 第３図は従来例に係り、配線格子上におけるスタンダー
ドセルのレイアウト図である。 図中、 ＣＩｌ〜Ｃ６６は端子（コンタクト） １０、ＩＯＡ，２０、３０、４０、５０、６０はスタン
ダードセル １１、１１Ａ、２１、３１、４１、５１、６１はセル枠 １２、２２、３２、４２、５２、６２は内部セル枠 １３
Claims (1)
- 【特許請求の範囲】 直交する２方向の各々について一定間隔毎に配線格子（
ＧＸ、ＧＹ）を設定し、端子が該配線格子の格子点上に
設定されたスタンダードセル（１０Ａ、２０、３０、４
０、５０、６０）を自動配置し、該スタンダードセルの
端子（Ｃ１１〜Ｃ６６）間を該配線格子上に沿って自動
配線する自動配置・配線方法において、 該配線格子の格子間隔を１／２にする仮想上の半配線格
子に沿って、該スタンダードセルの境界を定めるセル枠
（１１Ａ、２１、３１、４１、５１、６１）が設定され
、該セル枠より半配線格子間隔内側に内部セル枠（１２
、２２、３２、４２、５２、６２）が設定された、該ス
タンダードセルを用い、 該内部セル枠が互いに配線格子間隔だけ離れるように、
該スタンダードセルを自動配置することを特徴とする自
動配置・配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012794A JPH03217045A (ja) | 1990-01-23 | 1990-01-23 | 自動配置・配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012794A JPH03217045A (ja) | 1990-01-23 | 1990-01-23 | 自動配置・配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03217045A true JPH03217045A (ja) | 1991-09-24 |
Family
ID=11815304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012794A Pending JPH03217045A (ja) | 1990-01-23 | 1990-01-23 | 自動配置・配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03217045A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010036582A1 (en) * | 2008-09-23 | 2010-04-01 | Qualcomm Incorporated | System and method of connecting a macro cell to a system power supply |
-
1990
- 1990-01-23 JP JP2012794A patent/JPH03217045A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010036582A1 (en) * | 2008-09-23 | 2010-04-01 | Qualcomm Incorporated | System and method of connecting a macro cell to a system power supply |
| US8161446B2 (en) | 2008-09-23 | 2012-04-17 | Qualcomm Incorporated | System and method of connecting a macro cell to a system power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920486A (en) | Parameterized cells for generating dense layouts of VLSI circuits | |
| US11031385B2 (en) | Standard cell for removing routing interference between adjacent pins and device including the same | |
| KR900000202B1 (ko) | 반도체 집적회로 및 그 회로 패턴 설계방법 | |
| US6823500B1 (en) | 2-dimensional placement with reliability constraints for VLSI design | |
| EP0197646B1 (en) | Cmos circuit design automation system | |
| JPS6330784B2 (ja) | ||
| JP2008078508A (ja) | 半導体集積回路及び半導体集積回路の製造方法 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| Trimberger | Computer-aided design: Automating chip layout: New computer-based layout systems are faster than their human counterparts and produce designs that almost match those created manually | |
| JPH04216668A (ja) | 半導体集積回路 | |
| JPS61272948A (ja) | 論理ゲ−ト表現から回路を合成する方法 | |
| US4783749A (en) | Basic cell realized in the CMOS technique and a method for the automatic generation of such a basic cell | |
| JPH03217045A (ja) | 自動配置・配線方法 | |
| Tani et al. | On area-efficient drawings of rectangular duals for VLSI floor-plan | |
| CA1238986A (en) | Integrated circuit chip manufacture | |
| JP2521041B2 (ja) | 集積回路における配線方法 | |
| Lai et al. | On the routability of a convex grid | |
| JP2617920B2 (ja) | スタンダードセルのレイアウト方法 | |
| Kasai et al. | An integrated modular and standard cell VLSI design approach | |
| Goto et al. | lambda, an integrated master-slice LSI CAD system | |
| JP2510163B2 (ja) | 集積回路のレイアウト方法 | |
| JP3052847B2 (ja) | Ｌｓｉレイアウト方式 | |
| JPH03222457A (ja) | 標準セルおよび自動配置配線方法 | |
| JPH06112448A (ja) | 半導体装置の製造方法 | |
| Sehgal et al. | Datapath cell design strategy for channelless routing |