JPH0442610A - Input protection circuit for semiconductor integrated circuit - Google Patents

Input protection circuit for semiconductor integrated circuit

Info

Publication number
JPH0442610A
JPH0442610A JP2150537A JP15053790A JPH0442610A JP H0442610 A JPH0442610 A JP H0442610A JP 2150537 A JP2150537 A JP 2150537A JP 15053790 A JP15053790 A JP 15053790A JP H0442610 A JPH0442610 A JP H0442610A
Authority
JP
Japan
Prior art keywords
logic signal
voltage
diode
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2150537A
Other languages
Japanese (ja)
Inventor
Takeshi Mizusawa
水沢　武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2150537A priority Critical patent/JPH0442610A/en
Publication of JPH0442610A publication Critical patent/JPH0442610A/en
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

PURPOSE:To adopt a high logic signal speed in which the changing speed of a low level voltage is fast by employing plural diodes connected in series for a 2nd diode circuit, and specifying a power supply voltage at a power terminal, a high level voltage of the logic signal at a logic signal input terminal and a forward voltage of each diode. CONSTITUTION:A 2nd diode circuit D2 whose power terminal E2 is taken to a negative polarity consists of plural (n) diodes d1 - dn connected in series. Assuming a power voltage applied to the power terminal E2 as Vc, the high level voltage of a logic signal supplied to a logic signal input terminal T1 as VH and a forward voltage of a diode as Vd, then the relation of n>(VH-VC)/ Vd exists. Thus, a logic signal at high speed in which the changing speed of a low level voltage is fast is adopted.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

本発明は、半導体集積回路の入力保護回路に関する。 The present invention relates to an input protection circuit for a semiconductor integrated circuit.

【従来の技術１ 従来、第２図を伴って次に述べる半導体集積回路の入力
保護（ロ）路が提案されている。 すなわち、半導体集積回路Ｃが接続されている接地端子
Ｅ１と正の電源端子Ｅ２との間に、ダイオード回路Ｄ１
及びＤ２−が、電源端子Ｅ２側を負極性とし且つダイオ
ード回路Ｄ２を電源端子Ｅ２側とした関係で、直列に接
続されている。 この場合、ダイオード回路Ｄ１が例えば１つのダイオー
ドｆでなり、また、ダイオード回路Ｄ２が１つのダイオ
ードｄのみでなる。 また、ダイオード回路Ｄ１及びＤ２の接続中点から、入
力保護用抵抗Ｒを通じて高レベル電圧Ｖ　及び低レベル
電圧■、をとる論理信号Ｓが供給される論理信号入力端
子Ｔ１が導出されているとともに、半導体集積回路Ｃに
対する論理信号出力端子Ｔ２が導出されている。 以上が、従来提案されている半導体集積回路の入力保護
回路の構成である。 このような構成を有する半導体集積回路の入力保護回路
によれば、論理信号入力端子■１に論理信号Ｓが高レベ
ル電圧ＶＨをとって供給される場合、その高レベル電圧
ＶＨが、接地端子Ｅ１の接地電圧■。（零）よりも高い
が、接地電圧■。を基準として、電源端子Ｅ２に与えら
れる電源電圧■。よりもダイオード回路Ｄ２におけるダ
イオードｄの順方向電圧ｖｄ分高い電圧よりも低い所定
の値を有している限り、ダイオード回路Ｄ１のダイオー
ドｆ及びダイオード回路Ｄ２のダイオードｄに逆方向電
圧が与えられるので、ダイオード回路Ｄ１及びＤ２がと
もにオフであり、従って、論理信号出力端子Ｔ２に論理
信号Ｓの＾レベル電圧ｖｌ（が所定の値で得られ、それ
が半導体集積回路Ｃに供給される。 また、論理信号入力端子Ｔ１に論理信号Ｓが低レベル電
圧Ｖｄをとって供給される場合、その低レベル電圧Ｖｄ
が、電源電圧■。よりも低いが、接地電圧■。（零）よ
りもダイオード回路Ｄ１のダイオードｆの順方向電圧Ｖ
ｄ　　（＝Ｖｄ）分低い電圧よりも高い、正の予定の値
を有している限り、論理信号入力端子■１に論理信号Ｓ
が高レベル電圧ＶＨをとって供給される場合と同様に、
ダイオード回路Ｄ１のダイオードｆ及びダイオード回路
Ｄ２のダイオードｄに逆方向電圧が与えられるので、ダ
イオード回路Ｄ１及びＤ２がともにオフ、であり、従っ
て、論理信号出力端子Ｔ２に論理信号Ｓの低レベル電圧
Ｖ［が所定の値で得られ、それが半導体集積回路Ｃに供
給される。 さらに、論理信号入力端子■１に、電源端子Ｅ２に与え
られる電源電圧Ｖｃとダイオード回路Ｄ２におけるダイ
オードｄの順方向電圧Ｖ。 との和よりも高い、論理信号Ｓによる電圧でない電圧が
与えられた場合、ダイオード回路Ｄ１はオフ状態を保っ
ているが、ダイオード回路Ｄ２がオン状態になり、論理
信号出力端子Ｔ２に、電源電圧Ｖ　よりも順方向電圧Ｖ
１分＾い電圧しか与えられない。 また、論理信号入力端子■１に、接地端子Ｅ１の接地電
圧■。よりもダイオード回路Ｄ１におけるダイオードｆ
の順方向電圧Ｖｄ（＝Ｖｄ）分低い電圧よりも低い、論
理信号Ｓによる電圧でない電圧が与えられた場合、ダイ
オード回路Ｄ２はオフ状態を保っているが、ダイオード
回路Ｄ１がオン状態になり、論理信号出力端子■２に、
接地電圧Ｖ。よりも順方向電圧Ｖ７分低い電圧しか与え
られない。 従って、第２図に示す半導体集積回路の入力保護回路は
、半導体集積回路Ｃの入力保護回路としての機能を呈す
る。 【発明が解決しようとする課題】 しかしながら、第２図に示す半導体集積回路の入力保護
回路の場合、半導体集積回路Ｃを構成しているトランジ
スタなどの素子の微細化によって、それら素子を比較的
低い電源電圧で動作させる必要から、電源端子Ｅ２に与
えられる電源電圧Ｖ　が、Ｖ　　＜Ｖ　　−Ｖｄの関係
を有ＣＣＨ するように低い場合、論理信号Ｓが高レベル電圧ｖＨを
とって供給されるとき、■□〉ｖｏ＋ｖｄの関係を有す
るので、ダイオード回路Ｄ２がオン状態になり、よって
、論理信号入力端子Ｔ１から、電源端子Ｅ２側に向って
、入力保護用抵抗Ｒ及びダイオード回路Ｄ２を通って順
方向電流が流れ、入力保護用抵抗Ｒに断が生じたり、ダ
イオード回路Ｄ２のダイオードｄに短絡が生じたりし、
論理信号、出力端子Ｔ１に、高レベル電圧■□が予定の
値で与えられなくなるおそれを有していた。 また、上述したように、電源端子Ｅ２に与えられる電源
電圧Ｖ　が、ｖｏ＜ｖ□−■、の関係を有する場合にお
いて、論理信号入力端子Ｔ１に論理信号Ｓが高レベル電
圧■１をとって供給されていることによって、ダイオー
ド回路Ｄ２のダイオードｄに短絡が生じないまでも、ダ
イオードｄに順方向電流が流れている状態から、論理信
号Ｓが、高レベル電圧ＶＨから、低レベル電圧■、に変
化した場合、ダイオード回路Ｄ２のダイオードｄに電流
が流れなくなるまでに、ある一定の時開が、いわゆるダ
イオードｄの逆回復時間として必要とされることから、
論理信号Ｓを高レベル電圧■□及び低レベル電圧Ｖ。 の変化速度の早い高速の論理信号にするのに一定の限度
を有していた。 よって、本発明は、上述した欠点のない、新規な半導体
集積回路の入力保護回路を提案せんとするものである。[Prior Art 1] Conventionally, an input protection circuit for a semiconductor integrated circuit, which will be described below with reference to FIG. 2, has been proposed. That is, a diode circuit D1 is connected between the ground terminal E1 to which the semiconductor integrated circuit C is connected and the positive power supply terminal E2.
and D2- are connected in series such that the power terminal E2 side has negative polarity and the diode circuit D2 has the power terminal E2 side. In this case, the diode circuit D1 consists of, for example, one diode f, and the diode circuit D2 consists of only one diode d. Further, a logic signal input terminal T1 is led out from the connection midpoint of the diode circuits D1 and D2, to which a logic signal S having a high level voltage V and a low level voltage ■ is supplied through an input protection resistor R. A logic signal output terminal T2 for the semiconductor integrated circuit C is led out. The above is the configuration of the conventionally proposed input protection circuit for a semiconductor integrated circuit. According to the input protection circuit for a semiconductor integrated circuit having such a configuration, when the logic signal S is supplied to the logic signal input terminal 1 at a high level voltage VH, the high level voltage VH is applied to the ground terminal E1. ■ Ground voltage. Although higher than (zero), the ground voltage ■. The power supply voltage given to the power supply terminal E2 is based on . A reverse voltage is applied to the diode f of the diode circuit D1 and the diode d of the diode circuit D2 as long as the voltage is lower than the forward voltage vd of the diode d in the diode circuit D2. , diode circuits D1 and D2 are both off, and therefore, the ^ level voltage vl (of the logic signal S is obtained at the logic signal output terminal T2 at a predetermined value, and is supplied to the semiconductor integrated circuit C. When the logic signal S is supplied to the logic signal input terminal T1 at a low level voltage Vd, the low level voltage Vd
However, the power supply voltage ■. ■ Lower than the ground voltage. (0) than the forward voltage V of the diode f of the diode circuit D1
As long as it has a positive expected value higher than the voltage lower by d (=Vd), the logic signal S
Similarly to the case where VH is supplied with a high level voltage VH,
Since a reverse voltage is applied to the diode f of the diode circuit D1 and the diode d of the diode circuit D2, both the diode circuits D1 and D2 are off, and therefore the low level voltage V of the logic signal S is applied to the logic signal output terminal T2. [ is obtained at a predetermined value, which is supplied to the semiconductor integrated circuit C. Furthermore, the power supply voltage Vc applied to the power supply terminal E2 and the forward voltage V of the diode d in the diode circuit D2 are applied to the logic signal input terminal 1. When a voltage that is higher than the sum of the logic signal S and is not caused by the logic signal S is applied, the diode circuit D1 remains off, but the diode circuit D2 turns on, and the power supply voltage is applied to the logic signal output terminal T2. forward voltage V than V
Only a voltage that lasts 1 minute can be applied. In addition, the ground voltage ■ of the ground terminal E1 is applied to the logic signal input terminal ■1. The diode f in the diode circuit D1
When a voltage that is lower than the voltage lower by the forward voltage Vd (=Vd) and is not caused by the logic signal S is applied, the diode circuit D2 remains in the off state, but the diode circuit D1 becomes in the on state, To logic signal output terminal ■2,
Ground voltage V. Only a voltage lower by forward voltage V7 than that can be applied. Therefore, the input protection circuit of the semiconductor integrated circuit shown in FIG. 2 functions as the input protection circuit of the semiconductor integrated circuit C. [Problems to be Solved by the Invention] However, in the case of the input protection circuit for the semiconductor integrated circuit shown in FIG. Because it is necessary to operate with the power supply voltage, when the power supply voltage V applied to the power supply terminal E2 is so low as to have the relationship V < V - Vd, when the logic signal S is supplied at a high level voltage vH. ,■□〉vo+vd, so the diode circuit D2 is turned on, and therefore, the signal flows from the logic signal input terminal T1 toward the power supply terminal E2 through the input protection resistor R and the diode circuit D2. A directional current flows, causing a break in the input protection resistor R and a short circuit in the diode d of the diode circuit D2.
There was a risk that the high level voltage ■□ would not be applied to the logic signal output terminal T1 at the expected value. Furthermore, as described above, when the power supply voltage V applied to the power supply terminal E2 has the relationship vo<v□-■, the logic signal S at the logic signal input terminal T1 takes the high level voltage ■1. Even if a short circuit does not occur in the diode d of the diode circuit D2, the logic signal S changes from the high level voltage VH to the low level voltage ■, When the current changes to , a certain period of time is required as the so-called reverse recovery time of the diode d before the current stops flowing through the diode d of the diode circuit D2.
The logic signal S is a high level voltage ■□ and a low level voltage V. It has certain limitations in making it a high-speed logic signal with a fast change rate. Therefore, it is an object of the present invention to propose a novel input protection circuit for semiconductor integrated circuits that does not have the above-mentioned drawbacks.

【ＷＲ題を解決するための手段】[Means to solve the WR problem]

本発明による半導体集積回路の入力保護回路は、第２図
で上述した従来の半導体集積回路の入力保護回路の場合
と同様に、半導体集積回路が接続されている接地端子と
正の電￥Ａ＠子との間に、第１及び第２のダイオード回
路が、上記電源端子側を負極性とし且つ上記第２のダイ
オード回路を上記電源端子側とした関係で、直列に接続
され、そして、上記第１及び第２のダイオード回路の接
続中点から、入力保護用抵抗を通じて高レベル電圧及び
低レベル電圧をとる論理信号が供給される論理信号入力
端子が導出されているとともに、上記半導体集積回路に
対する論理信号出力端子が導出されている構成を有する
。 しかしながら、本発明による半導体集積回路の入力保護
回路は、このような構成を有する半導体集積回路の入力
保護回路において、上記第２のダイオード回路が、上記
電源端子側を負極性とした関係で、直列に接続された複
数ｎ個のダイオードでなり、そして、上記電源端子に与
えられる電源電圧をＶｃとし、上記論理信号入力端子に
与えられる論理信号がとる高レベル電圧をＶＨとし、上
記ダイオードの順方向電圧を■、とするとき、上記ｎが
、 ｎ　＞　（Ｖ　　　Ｖｃ）　／　Ｖ６ ■ の関係を満足している。The input protection circuit for a semiconductor integrated circuit according to the present invention is similar to the conventional input protection circuit for a semiconductor integrated circuit described above in FIG. first and second diode circuits are connected in series between the first and second diode circuits, with the power supply terminal side being negative polarity and the second diode circuit being connected to the power supply terminal side; A logic signal input terminal is led out from the connection midpoint of the first and second diode circuits to which a logic signal having a high level voltage and a low level voltage is supplied through an input protection resistor, and a logic signal input terminal for supplying logic signals to the semiconductor integrated circuit. It has a configuration in which a signal output terminal is led out. However, in the input protection circuit for a semiconductor integrated circuit according to the present invention, in the input protection circuit for a semiconductor integrated circuit having such a configuration, the second diode circuit is connected in series with the power supply terminal side having negative polarity. The power supply voltage applied to the power supply terminal is Vc, the high level voltage taken by the logic signal applied to the logic signal input terminal is VH, and the forward direction of the diode is When the voltage is represented by ■, the above n satisfies the relationship n>(V Vc)/V6 ■.

【作用・効果】[Action/effect]

本発明による半導体集積回路の入力保護回路によれば、
第２のダイオード回路が、電源端子側を負極性とした関
係で、直列に接続された複数ｎ個のダイオードでなり、
そして、電源端子に与えられる電源電圧をＶｃとし、論
理信号入力端子に与えられる論理信号がとる高レベル電
圧をＶ　とし、ダイオードの順方向電圧をＶ。 ■ とするとき、ｎが、 ｎ＞　（Ｖ　　−Ｖｃ）／Ｖｄ の関係を満足していることを除いて、第２図で上述した
従来の半導体集積回路の入力保護回路と同様の構成を有
する。 このため“、第２図で前述した従来の半導体集積回路の
入力保護回路の場合に準じて、論理信号入力端子に論理
信号が高レベル電圧をとって供給される場合、その高レ
ベル電圧が、接地端子の接地電圧よりも高いが、接地電
圧を基準として、電源端子に与えられる電源電圧Ｖ。よ
りも第２のダイオード回路における複数のダイオードの
それぞれの順方向電圧■　の和（ｎＶｄ）分高い電圧よ
りも低い所定の値を有している限り、第１のダイオード
回路のダイオード及び第２のダイオード回路の複数のダ
イオードに逆方向電圧が与えられるので、第１及び第２
のダイオード（ロ）路がともにオフであり、従って、論
理信号出力端子に、論理信号入力端子に供給される論理
信号の高レベル電圧ｖＨが所定の値で得られ、それが半
導体集積回路に供給される。 また、論理信号入力端子に論理信号が低レベル電圧をと
って供給される場合、その低レベル電圧が、電源端子の
電源電圧■。よりも低いが、接地電圧よりも第１のダイ
オード回路の順方向電圧弁低い電圧よりも高い、正の予
定の値を有しでいる限り、論理信号入力端子に論理信号
が高レベル電圧■１１をとって供給される場合と同様に
、第１及び第２のダイオード回路のダイオードに逆方向
電圧が与えられるので、第１及び第２のダイオード回路
がともにオフであり、従って、論理信号出力端子に、論
理信号入力端子に供給される論理信号の低レベル電圧が
所定の値で得られ、それが半導体集積回路に供給される
。 さらに、論理信号入力端子に、電源端子に与えられる電
源電圧■。と第２のダイオード回路における複数のダイ
オードのそれぞれの順方向電圧■、との和（■に　＋ｎ
Ｖｄ）よりも高い論理信号入力端子に供給される論理信
号による電圧でない電圧が与えられた場合、第１のダイ
オード回路はオフ状態を保っているが、第２のダイオー
ド回路がオン状態になり、論理信号出力端子に電源端子
に与えられる電源電圧■。よりもｎＶｄ分高い電圧しか
与えられない。 また、論理信号入力端子に、接地端子の接地電圧よりも
第１のダイオード回路における順方向電圧分低い電圧よ
りも低い、論理信号による電圧でない電圧が与えられた
場合、第２のダイオード回路はオフ状態を保っているが
、第１のダイオード回路がオン状態になり、論理信号出
力端子に、接地端子の接地電圧よりも第１のダイオード
の順方向電圧分低い電圧しか与えられない。 従って、本発明による半導体集積回路の入力保護回路も
、第２図で前述した従来の半導体集積回路の入力保護回
路の場合と同様に、半導体集積回路の入力保護回路とし
ての機能を呈する。 しかしながら、本発明による半導体集積回路の入力保護
回路の場合、半導体集積回路を構成しているトランジス
タなどの素子の微細化によって、それら素子を比較的低
い電源電圧で動作させる必要から、電源端子に与えられ
る電源電圧Ｖ。が、第２図で上述した従来の半導体集積
回路の入力保護回路で上述したＶ　　＜Ｖｄ−Ｖｃ ｄの関係を有するように低い場合、ｖ　　＜Ｖ。 −ｎｖｄの関係を有しない限り、論理信号入力端子に供
給される論理信号が高レベル電圧Ｖ。 をとって供給されるとき、Ｖ　　＞Ｖ　　＋ｎＶｄｃ の関係を有しないので、第２のダイオード回路がオン状
態にならず、よって、論理信号入力端子から、電源端子
側に向って、入力保護用抵抗及び第２のダイオード回路
を通る順方向電流が流れず、このため、入力保護用抵抗
に断が生じたり、第２のダイオード回路のダイオードに
短絡が生じたりして、論理信号出力端子に、高レベル電
圧■□が予定の値で与えられなくなる、というおそれを
有効に回避させることができる。 また、上述したように、電源端子に与えられる電源電圧
■。が、■ｏ＜ＶＨ−ＶＦの関係を有する場合、Ｖ（：
　＜ＶＨｎＶｄ１の関係を有しない限り、論理信号入力
端子に論理信号が高レベル電圧をとって供給されている
とき、第２のダイオード回路のダイオードに順方向電流
が流れていないので、論理信号入力端子に供給される論
理信号が、高レベル電圧から、低レベル電圧に変化した
場合でも、論理信号出力端子に論理信号の低レベル電圧
が所定の値で得られ、よって、論理信号を低レベル電圧
の変化速度の早い高速の論理信号にすることができる。According to the input protection circuit for a semiconductor integrated circuit according to the present invention,
The second diode circuit is composed of a plurality of n diodes connected in series with the power terminal side having negative polarity,
The power supply voltage applied to the power supply terminal is Vc, the high level voltage taken by the logic signal applied to the logic signal input terminal is V2, and the forward voltage of the diode is V. ■ It has the same configuration as the input protection circuit of the conventional semiconductor integrated circuit described above in FIG. 2, except that n satisfies the relationship n> (V - Vc)/Vd. . Therefore, when a logic signal is supplied to a logic signal input terminal at a high level voltage, as in the case of the conventional input protection circuit of a semiconductor integrated circuit described above in FIG. Higher than the ground voltage of the ground terminal, but higher than the power supply voltage V applied to the power supply terminal with the ground voltage as a reference, by the sum (nVd) of the forward voltage of each of the plurality of diodes in the second diode circuit. As long as it has a predetermined value lower than the voltage, a reverse voltage is applied to the diode of the first diode circuit and the plurality of diodes of the second diode circuit.
Both diode (b) paths are off, so that the high level voltage vH of the logic signal supplied to the logic signal input terminal is obtained at the logic signal output terminal at a predetermined value, and is supplied to the semiconductor integrated circuit. be done. Furthermore, when a logic signal is supplied to the logic signal input terminal at a low level voltage, the low level voltage is the power supply voltage (■) of the power supply terminal. As long as the logic signal at the logic signal input terminal has a high level voltage ■11, as long as it has a positive predetermined value, lower than the ground voltage, but higher than the forward voltage valve lower voltage of the first diode circuit. Since the reverse voltage is applied to the diodes of the first and second diode circuits, both the first and second diode circuits are off, and therefore the logic signal output terminal First, the low level voltage of the logic signal supplied to the logic signal input terminal is obtained at a predetermined value and is supplied to the semiconductor integrated circuit. Furthermore, the power supply voltage ■ applied to the power supply terminal is applied to the logic signal input terminal. and the forward voltage of each of the plurality of diodes in the second diode circuit (■, +n
If a voltage other than the voltage due to the logic signal supplied to the logic signal input terminal higher than Vd) is applied, the first diode circuit remains in the off state, but the second diode circuit becomes in the on state; ■Power supply voltage applied to the power supply terminal to the logic signal output terminal. Only a voltage nVd higher than that can be applied. In addition, if a voltage that is not due to the logic signal is applied to the logic signal input terminal and is lower than the voltage that is lower than the ground voltage of the ground terminal by the forward voltage in the first diode circuit, the second diode circuit is turned off. However, the first diode circuit is turned on, and only a voltage lower than the ground voltage of the ground terminal by the forward voltage of the first diode is applied to the logic signal output terminal. Therefore, the input protection circuit for a semiconductor integrated circuit according to the present invention also functions as an input protection circuit for a semiconductor integrated circuit, as in the case of the conventional input protection circuit for a semiconductor integrated circuit described above with reference to FIG. However, in the case of the input protection circuit for a semiconductor integrated circuit according to the present invention, due to the miniaturization of elements such as transistors constituting the semiconductor integrated circuit, it is necessary to operate these elements at a relatively low power supply voltage. Power supply voltage V. is low such that the conventional input protection circuit of the semiconductor integrated circuit shown in FIG. 2 has the relationship of V<Vd-Vcd, then v<V. -nvd, unless the logic signal supplied to the logic signal input terminal has a high level voltage V. Since the relationship of V > V + nVdc does not exist when the second diode circuit is not turned on, the input protection resistor is connected from the logic signal input terminal toward the power supply terminal. and the forward current does not flow through the second diode circuit, which may cause a break in the input protection resistor or a short circuit in the diode of the second diode circuit, resulting in a high voltage at the logic signal output terminal. It is possible to effectively avoid the possibility that the level voltage ■□ will not be given at the expected value. In addition, as mentioned above, the power supply voltage ■ applied to the power supply terminal. has the relationship ■o<VH−VF, then V(:
<VHnVd1 Unless the relationship is VHnVd1, when a logic signal is supplied at a high level voltage to the logic signal input terminal, no forward current flows through the diode of the second diode circuit, so the logic signal input terminal Even when the logic signal supplied to the terminal changes from a high level voltage to a low level voltage, the low level voltage of the logic signal is obtained at the logic signal output terminal at a predetermined value. It can be made into a high-speed logic signal that changes quickly.

【実施例］ 次に、第１図を伴って本発明による半導体集積回路の入
力保護回路の実施例を述べよう。 第１図において、第２図との対応部分には同一符号を付
し詳細説明を省略する。 第１図に示す本発明による半導体集積回路の入力保護回
路は、ダイオード（ロ）路Ｄ２において、それが１つの
ダイオードｄのみで構成されている第２図の場合に代え
、電源端子Ｄ２側を負極性とした関係で、直列に接続さ
れた複数ｎ個のダイオードｄ、ｄ２・・・・・・・・・
ｄｏで構成され、そして、この場合、ｎが、電源端子Ｅ
２に与えられる電源電圧Ｖ。と、論理信号入力端子Ｔ１
に与えられる論理信号Ｓの高レベル電圧ｖＨと、ダイオ
ード回路Ｄ２にお、けるダイオードｄ１、ｄ２・・・・
・・・・・ｄｏのそれぞれの順方向電圧Ｖｄとノ関係で
、ｎ＞　（ＶＨ−Ｖｃ）／Ｖｄ　を満足シ理信号の低レ
ベル電圧が所定の値で得られ、よって、論理信号を高レ
ベル電圧及び低レベル電圧の変化速度の早い高速の論理
信号にすることができる。 【実施例】 次に、第１図を伴って本発明による半導体集積回路の入
力保護回路の実施例を述べよう。 第１図において、第２図との対応部分には同一符号を付
し詳細説明を省略する。 第１図に示す本発明による半導体集積回路の入力保護回
路は、ダイオード回路Ｄ２において、それが１つのダイ
オードｄのみで構成されている第２図の場合に代え、電
源端子Ｄ２側を負極性とした関係で、直列に接続された
複数ｎ個のダイオードｄ、ｄ２・・・・・・・・・ｄｏ
で構成され、そして、この場合、ｎが、電源端子Ｅ２に
与えられる電源電圧Ｖ。と、論理信号入力端子Ｔ１に与
えられる論理信号Ｓの高レベル電圧Ｖ１と、ダイオード
回路Ｄ２におけるダイオードｄ１、ｄ２・・・・・・・
・・ｄｎのそれぞれの順方向電圧Ｖｄとの関係で、ｎ＞
　（ＶＨ−Ｖｃ）／Ｖｄを満足している。 以上が、本発明による半導体集積回路の入力保護回路の
実施例の構成である。 このような本発明による半導体集積回路の入力保護回路
によれば、ダイオード回路Ｄ２が、電源端子Ｅ２側を負
極性とした関係で、直列に接続された複数ｎ個のダイオ
ードｄ　、ｄ２・・・・・・・・・ｄ　でなり、そして
、電源端子Ｅ２に与えられる電源電圧をＶ。とし、論理
信号入力端子Ｔ１に与えられる論理信号Ｓがとる高レベ
ル電圧をＶ　とし、ダイオードｄ　、ｄ２・・・・・・
・・・ｄｎ１ □の順方向電圧をＶｄとするとき、ｎが、ｎ＞　（Ｖｌ
　　ｖｃ）／Ｖｄ の関係を満足していることを除いて、第２図で上述した
従来の半導体集積回路の入力保護回路と同様の構成を有
する。 このため、第２図で前、述した従来の半導体集積回路の
入力保護回路の場合に準じて、論理信号入力端子Ｔ１に
論理信号Ｓが高レベル電圧Ｖｄをとって供給される場合
、その高レベル電圧ｖＨが、接地端子Ｅ１の接地電圧Ｅ
。よりも高いが、接地電圧を基準として、電源端子Ｅ２
に与えられる電源電圧Ｖ。よりもダイオード回路Ｄ２に
おける複数のダイオードｄ１〜ｄ、のそれぞれの順方向
電圧ｖｄの和（ｎＶｄ＞分高い電圧よりも低い所定の値
を有している限り、ダイオード回路Ｄ１のダイオードｆ
及びダイオード回路Ｄ２の複数のダイオードｄ１〜ｄｏ
に逆方向電圧が与えられるので、ダイオード回路Ｄ１及
びＤ２がともにオフであり、従って、論理信号出力端子
Ｔ２に論理信号入力端子Ｔ１に供給される論理信号Ｓの
高レベル電圧■１が所定の値で得られ、それが半導体集
積回路Ｃに供給される。 また、論理信号入力端子Ｔ１に論理信号Ｓが低レベル電
圧Ｖｄをとって供給される場合、その低レベル電圧■、
が、電源端子Ｅ２の電源電圧Ｖ。よりも低いが、接地電
圧Ｖ。よりもダイオード回路Ｄ１の順方向電圧弁低い電
圧よりも高い、正の予定の値を有している限り、論理信
号入力端子Ｔ１に論理信号Ｓが高レベル電圧ＶＨをとっ
て供給される場合と同様に、ダイオード回路Ｄ１及びＤ
２のダイオードｆ及びｄ１〜ｄｏに逆方向電圧が与えら
れるので、ダイオード回路Ｄ１及びＤ２がともにオフで
あり、従って、論理信号出力端子Ｔ２に論理信号Ｓの低
レベル電圧■、が所定の値で得られ、それが半導体集積
回路Ｃに供給される。 さらに、論理信号入力端子Ｔ１に、電源端子Ｅ２に与え
られる電源電圧とダイオード回路Ｄ２における複数のダ
イオードｄ１〜ｄ、のそれぞれの順方向電圧Ｖｄとの和
（Ｖｏ＋ｎＶｄ）よりも高い、論理信号入力端子Ｔ１に
供給される論理信号Ｓによる電圧でない電圧が与えられ
た場合、ダイオード回路Ｄ１はオフ状態を保っているが
、ダイオード回路Ｄ２がオン状態になり、論理信号出力
端子Ｔ、　２に電源端子Ｅ２に与えられる電源電圧Ｖ。 よりもｎＶｄ分高い電圧しか与えられない。 また、論理信号入力端子Ｔ１に、接地端子Ｅ１の接地電
圧■。よりもダイオード回路Ｄ１における順方向電圧Ｖ
ｒ分低い電圧よりも低い、論理信号Ｓによる電圧でない
電圧が与えられた場合、ダイオード回路Ｄ２はオフ状態
を保っているが、ダイオード回路Ｄ１がオン状態になり
、論理信号出力端子Ｔ２に、接地端子Ｅ１の接地電圧Ｖ
。よりもダイオード回路Ｄ１の順方向電圧Ｖｆ分低い電
圧しか与えられない。 従って、第１図に示す本発明による半導体集積回路の入
力保護回路も、第２図で前述した従来の半導体集積回路
の入力保護回路の場合と同様に、半導体集積回路Ｃの入
力保護回路としての機能を呈する。 しかしながら、第２図に示す本発明による半導体集積回
路の入力保護回路の場合、半導体集積回路Ｃを構成して
いるトランジスタなどの素子の微細化によって、それら
素子を比較的低い電源電圧で動作させる必要から、電源
端子Ｅ２に与えられる電源電圧が、第２図で上述した従
来の半導体集積回路の入力保護回路で上述したＶ　　＜
Ｖ　　−Ｖｄの関係を有するように低い場Ｈ 合、ｖｃ＜ＶＨ−ｎｖｄの関係を有しない限り、論理信
号入力端子Ｔ１に供給される論理信号Ｓが高レベル電圧
Ｖ。をとって供給されるとき、Ｖ　　＞Ｖ　　＋ｎＶｒ
の関係を有しないので、ダＣ イオード回路Ｄ２がオン状態にならず、よって、論理信
号入力端子Ｔ１から、電源端子Ｅ２側に向って、入力保
護用抵抗Ｒ及びダイオード回路Ｄ２を通る順方向電流が
流れず、このため、入力保護用抵抗Ｒに断が生じたり、
ダイオード回路Ｄ２のダイオードに短絡が生じたりして
、論理信号出力端子Ｔ２に、高レベル電圧が予定の値で
与えられなくなる、というおそれを有効に回避させるこ
とができる。 また、上述したように、電源端子Ｅ２に与えられる電源
電圧Ｖ　が、ｖ、＜Ｖｄ−Ｖｄの関係を有する場合、ｖ
ｏ＜、ｖ、−ｎｖ、の関係を有しない限り、論理信号入
力端子Ｔ１に論理信号Ｓが高レベル電圧ＶＨをとって供
給されているとき、ダイオード回路Ｄ２のダイオードに
順方向電流が流れていないので、論理信号入力端子Ｔ１
に供給される論理信号Ｓが高レベル電圧Ｖ１から、低レ
ベル電圧Ｖｄに変化した場合でも、論理信号出力端子Ｔ
２に論理信号Ｓの低レベル電圧Ｖｄが所定の値で得られ
、よって、論理信＠Ｓを高レベル電圧及び低レベル電圧
の変化速麿の早い高速の論理信号にすることができる。[Embodiment] Next, an embodiment of the input protection circuit for a semiconductor integrated circuit according to the present invention will be described with reference to FIG. In FIG. 1, parts corresponding to those in FIG. 2 are designated by the same reference numerals, and detailed description thereof will be omitted. The input protection circuit for the semiconductor integrated circuit according to the present invention shown in FIG. A plurality of n diodes d, d2 connected in series with negative polarity...
do, and in this case n is the power terminal E
The power supply voltage V given to 2. and logic signal input terminal T1
The high level voltage vH of the logic signal S applied to the diode circuit D2 and the diodes d1, d2...
...The low level voltage of the logic signal can be obtained at a predetermined value, satisfying n> (VH - Vc)/Vd in relation to the forward voltage Vd of each of the logic signals. It is possible to create a high-speed logic signal in which the level voltage and low level voltage change quickly. Embodiment Next, an embodiment of the input protection circuit for a semiconductor integrated circuit according to the present invention will be described with reference to FIG. In FIG. 1, parts corresponding to those in FIG. 2 are designated by the same reference numerals, and detailed description thereof will be omitted. In the input protection circuit for a semiconductor integrated circuit according to the present invention shown in FIG. 1, in place of the case of FIG. 2 in which the diode circuit D2 is composed of only one diode d, the power terminal D2 side is set to negative polarity. In this relationship, a plurality of n diodes d, d2...do are connected in series.
In this case, n is the power supply voltage V applied to the power supply terminal E2. , the high level voltage V1 of the logic signal S applied to the logic signal input terminal T1, and the diodes d1 and d2 in the diode circuit D2...
...dn in relation to each forward voltage Vd, n>
(VH-Vc)/Vd is satisfied. The above is the configuration of the embodiment of the input protection circuit for a semiconductor integrated circuit according to the present invention. According to the input protection circuit for a semiconductor integrated circuit according to the present invention, the diode circuit D2 includes a plurality of n diodes d, d2, . ...d, and the power supply voltage given to the power supply terminal E2 is V. Let V be the high level voltage taken by the logic signal S applied to the logic signal input terminal T1, and let the diodes d, d2...
...When the forward voltage of dn1 □ is Vd, n is n> (Vl
It has the same configuration as the input protection circuit of the conventional semiconductor integrated circuit described above in FIG. 2, except that it satisfies the relationship of vc)/Vd. Therefore, when the logic signal S is supplied to the logic signal input terminal T1 at a high level voltage Vd, as in the case of the input protection circuit of the conventional semiconductor integrated circuit described earlier in FIG. The level voltage vH is the ground voltage E of the ground terminal E1.
. , but with reference to the ground voltage, the power supply terminal E2
The power supply voltage V given to As long as the diode f of the diode circuit D1 has a predetermined value lower than the sum of the forward voltages vd of the plurality of diodes d1 to d in the diode circuit D2 (nVd>), the diode f of the diode circuit D1
and a plurality of diodes d1 to do of the diode circuit D2.
Since a reverse voltage is applied to the diode circuits D1 and D2, both are off, and therefore, the high level voltage ■1 of the logic signal S supplied to the logic signal output terminal T2 and the logic signal input terminal T1 is at a predetermined value. and is supplied to the semiconductor integrated circuit C. Furthermore, when the logic signal S is supplied to the logic signal input terminal T1 at a low level voltage Vd, the low level voltage ■,
is the power supply voltage V of the power supply terminal E2. Although lower than the ground voltage V. If the logic signal S is supplied to the logic signal input terminal T1 with a high level voltage VH, as long as the forward voltage of the diode circuit D1 has a positive predetermined value higher than the lower voltage. Similarly, diode circuits D1 and D
Since a reverse voltage is applied to the diodes f and d1 to do of No. 2, both diode circuits D1 and D2 are off, and therefore, the low level voltage of the logic signal S at the logic signal output terminal T2 is at a predetermined value. It is then supplied to the semiconductor integrated circuit C. Furthermore, a logic signal input terminal higher than the sum (Vo+nVd) of the power supply voltage applied to the power supply terminal E2 and the forward voltage Vd of each of the plurality of diodes d1 to d in the diode circuit D2 is connected to the logic signal input terminal T1. When a voltage other than the voltage caused by the logic signal S supplied to T1 is applied, the diode circuit D1 remains off, but the diode circuit D2 turns on, and the logic signal output terminal T,2 is connected to the power supply terminal E2. The power supply voltage V given to Only a voltage nVd higher than that can be applied. Also, the ground voltage ■ of the ground terminal E1 is applied to the logic signal input terminal T1. Forward voltage V in diode circuit D1
When a voltage that is lower than the voltage lower by r and is not caused by the logic signal S is applied, the diode circuit D2 remains off, but the diode circuit D1 turns on and the logic signal output terminal T2 is connected to the ground. Ground voltage V of terminal E1
. Only a voltage lower by the forward voltage Vf of the diode circuit D1 than that of the diode circuit D1 can be applied. Therefore, the input protection circuit for the semiconductor integrated circuit according to the present invention shown in FIG. exhibit a function. However, in the case of the input protection circuit for a semiconductor integrated circuit according to the present invention shown in FIG. 2, due to the miniaturization of elements such as transistors constituting the semiconductor integrated circuit C, it is necessary to operate these elements at a relatively low power supply voltage. Therefore, the power supply voltage applied to the power supply terminal E2 is V < as described above in the input protection circuit of the conventional semiconductor integrated circuit described above in FIG.
If the logic signal S supplied to the logic signal input terminal T1 is at a high level voltage V, unless it has the relationship vc<VH-nvd. When V > V + nVr
Since the diode circuit D2 does not turn on, the forward current flows from the logic signal input terminal T1 toward the power supply terminal E2 through the input protection resistor R and the diode circuit D2. does not flow, and as a result, the input protection resistor R is disconnected,
It is possible to effectively avoid the possibility that a high level voltage will not be applied to the logic signal output terminal T2 at a predetermined value due to a short circuit occurring in the diode of the diode circuit D2. Further, as described above, when the power supply voltage V given to the power supply terminal E2 has the relationship v,<Vd-Vd,
Unless there is a relationship of o<, v, -nv, when the logic signal S is supplied to the logic signal input terminal T1 at a high level voltage VH, a forward current will not flow through the diode of the diode circuit D2. Since there is no logic signal input terminal T1
Even when the logic signal S supplied to the logic signal output terminal T changes from the high level voltage V1 to the low level voltage Vd, the logic signal output terminal T
2, the low level voltage Vd of the logic signal S can be obtained at a predetermined value, so that the logic signal @S can be made into a high-speed logic signal in which the high-level voltage and the low-level voltage change quickly.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、本発明による半導体集積回路の入力保護回路
の実施例を示す接続図である。 第２図は、従来の半導体集積回路の入力保護回路を示す
接続図である。 Ｃ・・・・・・・・・・・・・・・半導体集積回路Ｄ１
、Ｄ２・・・・・・ダイオード回路Ｅ１・・・・・・・
・・・・・・・・接地端子Ｅ２・・・・・・・・・・・
・・・・電源端子Ｔ１・・・・・・・・・・・・・・・
論理信号入力端子Ｔ２・・・・・・・・・・・・・・・
論理信号出力端子Ｒ・・・・・・・・・・・・・・・入
力保護用抵抗ｆ１ｄ、ｄ１〜ｄ。FIG. 1 is a connection diagram showing an embodiment of an input protection circuit for a semiconductor integrated circuit according to the present invention. FIG. 2 is a connection diagram showing a conventional input protection circuit of a semiconductor integrated circuit. C...... Semiconductor integrated circuit D1
, D2... Diode circuit E1...
・・・・・・・・・Ground terminal E2・・・・・・・・・・・・
・・・・Power terminal T1・・・・・・・・・・・・・・・
Logic signal input terminal T2・・・・・・・・・・・・・・・
Logic signal output terminal R......Input protection resistors f1d, d1 to d.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 半導体集積回路が接続されている接地端子と正の電源端
子との間に、第１及び第２のダイオード回路が、上記電
源端子側を負極性とし且つ上記第２のダイオード回路を
上記電源端子側とした関係で、直列に接続され、 上記第１及び第２のダイオード回路の接続中点から、入
力保護用抵抗を通じて高レベル電圧及び低レベル電圧を
とる論理信号が供給される論理信号入力端子が導出され
ているとともに、上記半導体集積回路に対する論理信号
出力端子が導出されている半導体集積回路の入力保護回
路において、 上記第２のダイオード回路が、上記電源端子側を負極性
とした関係で、直列に接続された複数ｎ個のダイオード
でなり、 上記電源端子に与えられる電源電圧をＶ＿ｃとし、上記
論理信号入力端子に与えられる論理信号がとる高レベル
電圧をＶ＿Ｈとし、上記ダイオードの順方向電圧をＶ＿
ｄとするとき、上記ｎが、ｎ＞（Ｖ＿Ｈ−Ｖ＿ｃ）／Ｖ
＿ｄ の関係を満足していることを特徴とする半導体集積回路
の入力保護回路。1. First and second diode circuits are provided between a ground terminal to which a semiconductor integrated circuit is connected and a positive power supply terminal, the power supply terminal side being negative polarity, and the second diode circuit having a negative polarity. are connected in series with the above-mentioned power supply terminal side, and a logic signal that takes a high-level voltage and a low-level voltage is supplied from the connection midpoint of the above-mentioned first and second diode circuits through an input protection resistor. In an input protection circuit for a semiconductor integrated circuit from which a logic signal input terminal is led out and a logic signal output terminal for the semiconductor integrated circuit is led out, the second diode circuit sets the power supply terminal side to negative polarity. According to the above relationship, it consists of a plurality of n diodes connected in series, the power supply voltage given to the above power supply terminal is V_c, the high level voltage taken by the logic signal given to the above logic signal input terminal is V_H, and the above diode The forward voltage of V_
d, the above n is n>(V_H-V_c)/V
An input protection circuit for a semiconductor integrated circuit, characterized in that it satisfies the relationship _d.
JP2150537A 1990-06-08 1990-06-08 Input protection circuit for semiconductor integrated circuit Pending JPH0442610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2150537A JPH0442610A (en) 1990-06-08 1990-06-08 Input protection circuit for semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2150537A JPH0442610A (en) 1990-06-08 1990-06-08 Input protection circuit for semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH0442610A true JPH0442610A (en) 1992-02-13

Family

ID=15499040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2150537A Pending JPH0442610A (en) 1990-06-08 1990-06-08 Input protection circuit for semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH0442610A (en)

Similar Documents

Publication Publication Date Title
EP0599517A2 (en) Digital bipolar logic gates suitable for low-voltage operation
US4980791A (en) Universal power supply monitor circuit
JPH0328850B2 (en)
JPH0653807A (en) Cmos-ecl converter provided with incorporated latch
WO1996010865A1 (en) Method and apparatus for providing a low voltage level shift
US4551638A (en) ECL Gate with switched load current source
JPS5861030A (en) Automotive lamp flashing circuit
JPS61127226A (en) Emitter coupled logic circuit
JPH04329712A (en) High speed logic circuit
JPH0442610A (en) Input protection circuit for semiconductor integrated circuit
US5767702A (en) Switched pull down emitter coupled logic circuits
JPS6083421A (en) Level shifting circuit
US6563342B1 (en) CMOS ECL output buffer
US5463332A (en) Multiple differential input ECL or/nor gate
EP0562881B1 (en) Wired-OR logic circuit
JPS6331214A (en) Variable delay circuit
US5113419A (en) Digital shift register
JPS63253722A (en) Level shift circuit
JPH04130685A (en) Semiconductor laser driving circuit
JPS6367773B2 (en)
JPS595748A (en) Semiconductor integrated circuit device
JPH0413310A (en) Logic circuit
JPS59161920A (en) Logical circuit
JPS6126252B2 (en)
JPH01151309A (en) Semiconductor integrated circuit device