JPH0442610A - 半導体集積回路の入力保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、半導体集積回路の入力保護回路に関する。

【従来の技術１ 従来、第２図を伴って次に述べる半導体集積回路の入力
保護（ロ）路が提案されている。 すなわち、半導体集積回路Ｃが接続されている接地端子
Ｅ１と正の電源端子Ｅ２との間に、ダイオード回路Ｄ１
及びＤ２−が、電源端子Ｅ２側を負極性とし且つダイオ
ード回路Ｄ２を電源端子Ｅ２側とした関係で、直列に接
続されている。 この場合、ダイオード回路Ｄ１が例えば１つのダイオー
ドｆでなり、また、ダイオード回路Ｄ２が１つのダイオ
ードｄのみでなる。 また、ダイオード回路Ｄ１及びＤ２の接続中点から、入
力保護用抵抗Ｒを通じて高レベル電圧Ｖ　及び低レベル
電圧■、をとる論理信号Ｓが供給される論理信号入力端
子Ｔ１が導出されているとともに、半導体集積回路Ｃに
対する論理信号出力端子Ｔ２が導出されている。 以上が、従来提案されている半導体集積回路の入力保護
回路の構成である。 このような構成を有する半導体集積回路の入力保護回路
によれば、論理信号入力端子■１に論理信号Ｓが高レベ
ル電圧ＶＨをとって供給される場合、その高レベル電圧
ＶＨが、接地端子Ｅ１の接地電圧■。（零）よりも高い
が、接地電圧■。を基準として、電源端子Ｅ２に与えら
れる電源電圧■。よりもダイオード回路Ｄ２におけるダ
イオードｄの順方向電圧ｖｄ分高い電圧よりも低い所定
の値を有している限り、ダイオード回路Ｄ１のダイオー
ドｆ及びダイオード回路Ｄ２のダイオードｄに逆方向電
圧が与えられるので、ダイオード回路Ｄ１及びＤ２がと
もにオフであり、従って、論理信号出力端子Ｔ２に論理
信号Ｓの＾レベル電圧ｖｌ（が所定の値で得られ、それ
が半導体集積回路Ｃに供給される。 また、論理信号入力端子Ｔ１に論理信号Ｓが低レベル電
圧Ｖｄをとって供給される場合、その低レベル電圧Ｖｄ
が、電源電圧■。よりも低いが、接地電圧■。（零）よ
りもダイオード回路Ｄ１のダイオードｆの順方向電圧Ｖ
ｄ　　（＝Ｖｄ）分低い電圧よりも高い、正の予定の値
を有している限り、論理信号入力端子■１に論理信号Ｓ
が高レベル電圧ＶＨをとって供給される場合と同様に、
ダイオード回路Ｄ１のダイオードｆ及びダイオード回路
Ｄ２のダイオードｄに逆方向電圧が与えられるので、ダ
イオード回路Ｄ１及びＤ２がともにオフ、であり、従っ
て、論理信号出力端子Ｔ２に論理信号Ｓの低レベル電圧
Ｖ［が所定の値で得られ、それが半導体集積回路Ｃに供
給される。 さらに、論理信号入力端子■１に、電源端子Ｅ２に与え
られる電源電圧Ｖｃとダイオード回路Ｄ２におけるダイ
オードｄの順方向電圧Ｖ。 との和よりも高い、論理信号Ｓによる電圧でない電圧が
与えられた場合、ダイオード回路Ｄ１はオフ状態を保っ
ているが、ダイオード回路Ｄ２がオン状態になり、論理
信号出力端子Ｔ２に、電源電圧Ｖ　よりも順方向電圧Ｖ
１分＾い電圧しか与えられない。 また、論理信号入力端子■１に、接地端子Ｅ１の接地電
圧■。よりもダイオード回路Ｄ１におけるダイオードｆ
の順方向電圧Ｖｄ（＝Ｖｄ）分低い電圧よりも低い、論
理信号Ｓによる電圧でない電圧が与えられた場合、ダイ
オード回路Ｄ２はオフ状態を保っているが、ダイオード
回路Ｄ１がオン状態になり、論理信号出力端子■２に、
接地電圧Ｖ。よりも順方向電圧Ｖ７分低い電圧しか与え
られない。 従って、第２図に示す半導体集積回路の入力保護回路は
、半導体集積回路Ｃの入力保護回路としての機能を呈す
る。 【発明が解決しようとする課題】 しかしながら、第２図に示す半導体集積回路の入力保護
回路の場合、半導体集積回路Ｃを構成しているトランジ
スタなどの素子の微細化によって、それら素子を比較的
低い電源電圧で動作させる必要から、電源端子Ｅ２に与
えられる電源電圧Ｖ　が、Ｖ　　＜Ｖ　　−Ｖｄの関係
を有ＣＣＨ するように低い場合、論理信号Ｓが高レベル電圧ｖＨを
とって供給されるとき、■□〉ｖｏ＋ｖｄの関係を有す
るので、ダイオード回路Ｄ２がオン状態になり、よって
、論理信号入力端子Ｔ１から、電源端子Ｅ２側に向って
、入力保護用抵抗Ｒ及びダイオード回路Ｄ２を通って順
方向電流が流れ、入力保護用抵抗Ｒに断が生じたり、ダ
イオード回路Ｄ２のダイオードｄに短絡が生じたりし、
論理信号、出力端子Ｔ１に、高レベル電圧■□が予定の
値で与えられなくなるおそれを有していた。 また、上述したように、電源端子Ｅ２に与えられる電源
電圧Ｖ　が、ｖｏ＜ｖ□−■、の関係を有する場合にお
いて、論理信号入力端子Ｔ１に論理信号Ｓが高レベル電
圧■１をとって供給されていることによって、ダイオー
ド回路Ｄ２のダイオードｄに短絡が生じないまでも、ダ
イオードｄに順方向電流が流れている状態から、論理信
号Ｓが、高レベル電圧ＶＨから、低レベル電圧■、に変
化した場合、ダイオード回路Ｄ２のダイオードｄに電流
が流れなくなるまでに、ある一定の時開が、いわゆるダ
イオードｄの逆回復時間として必要とされることから、
論理信号Ｓを高レベル電圧■□及び低レベル電圧Ｖ。 の変化速度の早い高速の論理信号にするのに一定の限度
を有していた。 よって、本発明は、上述した欠点のない、新規な半導体
集積回路の入力保護回路を提案せんとするものである。

【ＷＲ題を解決するための手段】

本発明による半導体集積回路の入力保護回路は、第２図
で上述した従来の半導体集積回路の入力保護回路の場合
と同様に、半導体集積回路が接続されている接地端子と
正の電￥Ａ＠子との間に、第１及び第２のダイオード回
路が、上記電源端子側を負極性とし且つ上記第２のダイ
オード回路を上記電源端子側とした関係で、直列に接続
され、そして、上記第１及び第２のダイオード回路の接
続中点から、入力保護用抵抗を通じて高レベル電圧及び
低レベル電圧をとる論理信号が供給される論理信号入力
端子が導出されているとともに、上記半導体集積回路に
対する論理信号出力端子が導出されている構成を有する
。 しかしながら、本発明による半導体集積回路の入力保護
回路は、このような構成を有する半導体集積回路の入力
保護回路において、上記第２のダイオード回路が、上記
電源端子側を負極性とした関係で、直列に接続された複
数ｎ個のダイオードでなり、そして、上記電源端子に与
えられる電源電圧をＶｃとし、上記論理信号入力端子に
与えられる論理信号がとる高レベル電圧をＶＨとし、上
記ダイオードの順方向電圧を■、とするとき、上記ｎが
、 ｎ　＞　（Ｖ　　　Ｖｃ）　／　Ｖ６ ■ の関係を満足している。

【作用・効果】

本発明による半導体集積回路の入力保護回路によれば、
第２のダイオード回路が、電源端子側を負極性とした関
係で、直列に接続された複数ｎ個のダイオードでなり、
そして、電源端子に与えられる電源電圧をＶｃとし、論
理信号入力端子に与えられる論理信号がとる高レベル電
圧をＶ　とし、ダイオードの順方向電圧をＶ。 ■ とするとき、ｎが、 ｎ＞　（Ｖ　　−Ｖｃ）／Ｖｄ の関係を満足していることを除いて、第２図で上述した
従来の半導体集積回路の入力保護回路と同様の構成を有
する。 このため“、第２図で前述した従来の半導体集積回路の
入力保護回路の場合に準じて、論理信号入力端子に論理
信号が高レベル電圧をとって供給される場合、その高レ
ベル電圧が、接地端子の接地電圧よりも高いが、接地電
圧を基準として、電源端子に与えられる電源電圧Ｖ。よ
りも第２のダイオード回路における複数のダイオードの
それぞれの順方向電圧■　の和（ｎＶｄ）分高い電圧よ
りも低い所定の値を有している限り、第１のダイオード
回路のダイオード及び第２のダイオード回路の複数のダ
イオードに逆方向電圧が与えられるので、第１及び第２
のダイオード（ロ）路がともにオフであり、従って、論
理信号出力端子に、論理信号入力端子に供給される論理
信号の高レベル電圧ｖＨが所定の値で得られ、それが半
導体集積回路に供給される。 また、論理信号入力端子に論理信号が低レベル電圧をと
って供給される場合、その低レベル電圧が、電源端子の
電源電圧■。よりも低いが、接地電圧よりも第１のダイ
オード回路の順方向電圧弁低い電圧よりも高い、正の予
定の値を有しでいる限り、論理信号入力端子に論理信号
が高レベル電圧■１１をとって供給される場合と同様に
、第１及び第２のダイオード回路のダイオードに逆方向
電圧が与えられるので、第１及び第２のダイオード回路
がともにオフであり、従って、論理信号出力端子に、論
理信号入力端子に供給される論理信号の低レベル電圧が
所定の値で得られ、それが半導体集積回路に供給される
。 さらに、論理信号入力端子に、電源端子に与えられる電
源電圧■。と第２のダイオード回路における複数のダイ
オードのそれぞれの順方向電圧■、との和（■に　＋ｎ
Ｖｄ）よりも高い論理信号入力端子に供給される論理信
号による電圧でない電圧が与えられた場合、第１のダイ
オード回路はオフ状態を保っているが、第２のダイオー
ド回路がオン状態になり、論理信号出力端子に電源端子
に与えられる電源電圧■。よりもｎＶｄ分高い電圧しか
与えられない。 また、論理信号入力端子に、接地端子の接地電圧よりも
第１のダイオード回路における順方向電圧分低い電圧よ
りも低い、論理信号による電圧でない電圧が与えられた
場合、第２のダイオード回路はオフ状態を保っているが
、第１のダイオード回路がオン状態になり、論理信号出
力端子に、接地端子の接地電圧よりも第１のダイオード
の順方向電圧分低い電圧しか与えられない。 従って、本発明による半導体集積回路の入力保護回路も
、第２図で前述した従来の半導体集積回路の入力保護回
路の場合と同様に、半導体集積回路の入力保護回路とし
ての機能を呈する。 しかしながら、本発明による半導体集積回路の入力保護
回路の場合、半導体集積回路を構成しているトランジス
タなどの素子の微細化によって、それら素子を比較的低
い電源電圧で動作させる必要から、電源端子に与えられ
る電源電圧Ｖ。が、第２図で上述した従来の半導体集積
回路の入力保護回路で上述したＶ　　＜Ｖｄ−Ｖｃ ｄの関係を有するように低い場合、ｖ　　＜Ｖ。 −ｎｖｄの関係を有しない限り、論理信号入力端子に供
給される論理信号が高レベル電圧Ｖ。 をとって供給されるとき、Ｖ　　＞Ｖ　　＋ｎＶｄｃ の関係を有しないので、第２のダイオード回路がオン状
態にならず、よって、論理信号入力端子から、電源端子
側に向って、入力保護用抵抗及び第２のダイオード回路
を通る順方向電流が流れず、このため、入力保護用抵抗
に断が生じたり、第２のダイオード回路のダイオードに
短絡が生じたりして、論理信号出力端子に、高レベル電
圧■□が予定の値で与えられなくなる、というおそれを
有効に回避させることができる。 また、上述したように、電源端子に与えられる電源電圧
■。が、■ｏ＜ＶＨ−ＶＦの関係を有する場合、Ｖ（：
　＜ＶＨｎＶｄ１の関係を有しない限り、論理信号入力
端子に論理信号が高レベル電圧をとって供給されている
とき、第２のダイオード回路のダイオードに順方向電流
が流れていないので、論理信号入力端子に供給される論
理信号が、高レベル電圧から、低レベル電圧に変化した
場合でも、論理信号出力端子に論理信号の低レベル電圧
が所定の値で得られ、よって、論理信号を低レベル電圧
の変化速度の早い高速の論理信号にすることができる。

【実施例］ 次に、第１図を伴って本発明による半導体集積回路の入
力保護回路の実施例を述べよう。 第１図において、第２図との対応部分には同一符号を付
し詳細説明を省略する。 第１図に示す本発明による半導体集積回路の入力保護回
路は、ダイオード（ロ）路Ｄ２において、それが１つの
ダイオードｄのみで構成されている第２図の場合に代え
、電源端子Ｄ２側を負極性とした関係で、直列に接続さ
れた複数ｎ個のダイオードｄ、ｄ２・・・・・・・・・
ｄｏで構成され、そして、この場合、ｎが、電源端子Ｅ
２に与えられる電源電圧Ｖ。と、論理信号入力端子Ｔ１
に与えられる論理信号Ｓの高レベル電圧ｖＨと、ダイオ
ード回路Ｄ２にお、けるダイオードｄ１、ｄ２・・・・
・・・・・ｄｏのそれぞれの順方向電圧Ｖｄとノ関係で
、ｎ＞　（ＶＨ−Ｖｃ）／Ｖｄ　を満足シ理信号の低レ
ベル電圧が所定の値で得られ、よって、論理信号を高レ
ベル電圧及び低レベル電圧の変化速度の早い高速の論理
信号にすることができる。 【実施例】 次に、第１図を伴って本発明による半導体集積回路の入
力保護回路の実施例を述べよう。 第１図において、第２図との対応部分には同一符号を付
し詳細説明を省略する。 第１図に示す本発明による半導体集積回路の入力保護回
路は、ダイオード回路Ｄ２において、それが１つのダイ
オードｄのみで構成されている第２図の場合に代え、電
源端子Ｄ２側を負極性とした関係で、直列に接続された
複数ｎ個のダイオードｄ、ｄ２・・・・・・・・・ｄｏ
で構成され、そして、この場合、ｎが、電源端子Ｅ２に
与えられる電源電圧Ｖ。と、論理信号入力端子Ｔ１に与
えられる論理信号Ｓの高レベル電圧Ｖ１と、ダイオード
回路Ｄ２におけるダイオードｄ１、ｄ２・・・・・・・
・・ｄｎのそれぞれの順方向電圧Ｖｄとの関係で、ｎ＞
　（ＶＨ−Ｖｃ）／Ｖｄを満足している。 以上が、本発明による半導体集積回路の入力保護回路の
実施例の構成である。 このような本発明による半導体集積回路の入力保護回路
によれば、ダイオード回路Ｄ２が、電源端子Ｅ２側を負
極性とした関係で、直列に接続された複数ｎ個のダイオ
ードｄ　、ｄ２・・・・・・・・・ｄ　でなり、そして
、電源端子Ｅ２に与えられる電源電圧をＶ。とし、論理
信号入力端子Ｔ１に与えられる論理信号Ｓがとる高レベ
ル電圧をＶ　とし、ダイオードｄ　、ｄ２・・・・・・
・・・ｄｎ１ □の順方向電圧をＶｄとするとき、ｎが、ｎ＞　（Ｖｌ
　　ｖｃ）／Ｖｄ の関係を満足していることを除いて、第２図で上述した
従来の半導体集積回路の入力保護回路と同様の構成を有
する。 このため、第２図で前、述した従来の半導体集積回路の
入力保護回路の場合に準じて、論理信号入力端子Ｔ１に
論理信号Ｓが高レベル電圧Ｖｄをとって供給される場合
、その高レベル電圧ｖＨが、接地端子Ｅ１の接地電圧Ｅ
。よりも高いが、接地電圧を基準として、電源端子Ｅ２
に与えられる電源電圧Ｖ。よりもダイオード回路Ｄ２に
おける複数のダイオードｄ１〜ｄ、のそれぞれの順方向
電圧ｖｄの和（ｎＶｄ＞分高い電圧よりも低い所定の値
を有している限り、ダイオード回路Ｄ１のダイオードｆ
及びダイオード回路Ｄ２の複数のダイオードｄ１〜ｄｏ
に逆方向電圧が与えられるので、ダイオード回路Ｄ１及
びＤ２がともにオフであり、従って、論理信号出力端子
Ｔ２に論理信号入力端子Ｔ１に供給される論理信号Ｓの
高レベル電圧■１が所定の値で得られ、それが半導体集
積回路Ｃに供給される。 また、論理信号入力端子Ｔ１に論理信号Ｓが低レベル電
圧Ｖｄをとって供給される場合、その低レベル電圧■、
が、電源端子Ｅ２の電源電圧Ｖ。よりも低いが、接地電
圧Ｖ。よりもダイオード回路Ｄ１の順方向電圧弁低い電
圧よりも高い、正の予定の値を有している限り、論理信
号入力端子Ｔ１に論理信号Ｓが高レベル電圧ＶＨをとっ
て供給される場合と同様に、ダイオード回路Ｄ１及びＤ
２のダイオードｆ及びｄ１〜ｄｏに逆方向電圧が与えら
れるので、ダイオード回路Ｄ１及びＤ２がともにオフで
あり、従って、論理信号出力端子Ｔ２に論理信号Ｓの低
レベル電圧■、が所定の値で得られ、それが半導体集積
回路Ｃに供給される。 さらに、論理信号入力端子Ｔ１に、電源端子Ｅ２に与え
られる電源電圧とダイオード回路Ｄ２における複数のダ
イオードｄ１〜ｄ、のそれぞれの順方向電圧Ｖｄとの和
（Ｖｏ＋ｎＶｄ）よりも高い、論理信号入力端子Ｔ１に
供給される論理信号Ｓによる電圧でない電圧が与えられ
た場合、ダイオード回路Ｄ１はオフ状態を保っているが
、ダイオード回路Ｄ２がオン状態になり、論理信号出力
端子Ｔ、　２に電源端子Ｅ２に与えられる電源電圧Ｖ。 よりもｎＶｄ分高い電圧しか与えられない。 また、論理信号入力端子Ｔ１に、接地端子Ｅ１の接地電
圧■。よりもダイオード回路Ｄ１における順方向電圧Ｖ
ｒ分低い電圧よりも低い、論理信号Ｓによる電圧でない
電圧が与えられた場合、ダイオード回路Ｄ２はオフ状態
を保っているが、ダイオード回路Ｄ１がオン状態になり
、論理信号出力端子Ｔ２に、接地端子Ｅ１の接地電圧Ｖ
。よりもダイオード回路Ｄ１の順方向電圧Ｖｆ分低い電
圧しか与えられない。 従って、第１図に示す本発明による半導体集積回路の入
力保護回路も、第２図で前述した従来の半導体集積回路
の入力保護回路の場合と同様に、半導体集積回路Ｃの入
力保護回路としての機能を呈する。 しかしながら、第２図に示す本発明による半導体集積回
路の入力保護回路の場合、半導体集積回路Ｃを構成して
いるトランジスタなどの素子の微細化によって、それら
素子を比較的低い電源電圧で動作させる必要から、電源
端子Ｅ２に与えられる電源電圧が、第２図で上述した従
来の半導体集積回路の入力保護回路で上述したＶ　　＜
Ｖ　　−Ｖｄの関係を有するように低い場Ｈ 合、ｖｃ＜ＶＨ−ｎｖｄの関係を有しない限り、論理信
号入力端子Ｔ１に供給される論理信号Ｓが高レベル電圧
Ｖ。をとって供給されるとき、Ｖ　　＞Ｖ　　＋ｎＶｒ
の関係を有しないので、ダＣ イオード回路Ｄ２がオン状態にならず、よって、論理信
号入力端子Ｔ１から、電源端子Ｅ２側に向って、入力保
護用抵抗Ｒ及びダイオード回路Ｄ２を通る順方向電流が
流れず、このため、入力保護用抵抗Ｒに断が生じたり、
ダイオード回路Ｄ２のダイオードに短絡が生じたりして
、論理信号出力端子Ｔ２に、高レベル電圧が予定の値で
与えられなくなる、というおそれを有効に回避させるこ
とができる。 また、上述したように、電源端子Ｅ２に与えられる電源
電圧Ｖ　が、ｖ、＜Ｖｄ−Ｖｄの関係を有する場合、ｖ
ｏ＜、ｖ、−ｎｖ、の関係を有しない限り、論理信号入
力端子Ｔ１に論理信号Ｓが高レベル電圧ＶＨをとって供
給されているとき、ダイオード回路Ｄ２のダイオードに
順方向電流が流れていないので、論理信号入力端子Ｔ１
に供給される論理信号Ｓが高レベル電圧Ｖ１から、低レ
ベル電圧Ｖｄに変化した場合でも、論理信号出力端子Ｔ
２に論理信号Ｓの低レベル電圧Ｖｄが所定の値で得られ
、よって、論理信＠Ｓを高レベル電圧及び低レベル電圧
の変化速麿の早い高速の論理信号にすることができる。

【図面の簡単な説明】

第１図は、本発明による半導体集積回路の入力保護回路
の実施例を示す接続図である。 第２図は、従来の半導体集積回路の入力保護回路を示す
接続図である。 Ｃ・・・・・・・・・・・・・・・半導体集積回路Ｄ１
、Ｄ２・・・・・・ダイオード回路Ｅ１・・・・・・・
・・・・・・・・接地端子Ｅ２・・・・・・・・・・・
・・・・電源端子Ｔ１・・・・・・・・・・・・・・・
論理信号入力端子Ｔ２・・・・・・・・・・・・・・・
論理信号出力端子Ｒ・・・・・・・・・・・・・・・入
力保護用抵抗ｆ１ｄ、ｄ１〜ｄ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路が接続されている接地端子と正の電源端
   子との間に、第１及び第２のダイオード回路が、上記電
   源端子側を負極性とし且つ上記第２のダイオード回路を
   上記電源端子側とした関係で、直列に接続され、 上記第１及び第２のダイオード回路の接続中点から、入
   力保護用抵抗を通じて高レベル電圧及び低レベル電圧を
   とる論理信号が供給される論理信号入力端子が導出され
   ているとともに、上記半導体集積回路に対する論理信号
   出力端子が導出されている半導体集積回路の入力保護回
   路において、 上記第２のダイオード回路が、上記電源端子側を負極性
   とした関係で、直列に接続された複数ｎ個のダイオード
   でなり、 上記電源端子に与えられる電源電圧をＶ＿ｃとし、上記
   論理信号入力端子に与えられる論理信号がとる高レベル
   電圧をＶ＿Ｈとし、上記ダイオードの順方向電圧をＶ＿
   ｄとするとき、上記ｎが、ｎ＞（Ｖ＿Ｈ−Ｖ＿ｃ）／Ｖ
   ＿ｄ の関係を満足していることを特徴とする半導体集積回路
   の入力保護回路。