JPH0442660A - 同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、レーザプリンタなどに適用して好適な同期
回路に関する。

［発明の背景］ 画像処理装置例えば、レーザプリンタを使用したデジタ
ル複写機などは、第４図に示すようにスキャナ一部（面
像読み取り部）３０、画像処理部４０およびプリンタ部
１０で構成されている。

画像読み取り取部３０を駆動して原稿２０を光学的に走
査することにより原稿２０の画像情報が光学像に変換さ
れ、これが画像処理部４０に供給されて画像信号に変換
きれると共に所定の画像処理がなきれる。

画像処理とは、拡大縮小処理、網かけ処理、中抜き処理
などのほか、カラー構成の場合には、カラーゴースト補
正処理などが含まれる。

プリンタ部（レーザプリンタ）１０では、画像処理部４
０で形成された所定ビットのデジタル画像信号（Ｉｔ像
データ）に基づいて画像が記録される。

第５図は、プリンタ部１０の一例を示す。

この例では、感光体ドラムを使用した電子写真式のプリ
ンタが使用きれると共に、静電潜像を形成する光源とし
てレーザビームが使用される。

同図において、画像処理部４０より出力きれる画像デー
タＤＡＴＡは変調回路５０に供給きれ、画像データＤＡ
ＴＡに基づいた信号が形成される。

変調回路５０からの信号は、レーザ駆動回路３２を介し
て半導体レーザ３１に供給され、これによって画像記録
が行なわれる。

レーザ駆動回路３２は水平および垂直有効区間のみ駆動
状態となるようにタイミング回１３３からの制御信号で
制ＷＪされる。

レーザ駆動回路３２には、半導体レーザ３１よりレーザ
ビーム光量を示す信号がフィードバックきれ、その光量
が一定となるように半導体レーザ３１の駆動が制御され
る。

半導体レーザ３１より出力されるレーザビームは、ポリ
ゴンミラー３５に供給されて偏向きれる。

このポリゴンミラー３５によって偏向されたレーザビー
ムの走査開始点は、インデックスセンサ３６によって検
出され、その検出信号は、電流電圧変換用アンプ３７に
よって電圧信号に変換されてインデックス信号（入力同
期信号）Ｓｔが形成される。

このインデックス信号Ｓ１は、同期回路６０に供給され
る。同期回路６０には、発振回路５５より所定の周波数
を有するクロックＣＫが供給されて、これが１／Ｎ（Ｎ
は整数であって、例えばＮ＝２．４）に分周されると共
に、インデックス信号Ｓｉに同期した分周出力ＤＣＫが
出力される。

この分周出力ＤＣＫは、変調回路５０にそのデータクロ
ックとして供給されることになる。

３４はポリゴンミラー３５を回転させるモータ駆動回路
であや、そのオン、オフ制御信号はタイミング回路３３
から供給される。

第６図は、レーザビームが結像する像露光系（レーザビ
ームスキャナー）の−例である。

半導体レーザ３１より出射されるレーザビームは、ミラ
ー４２および４３を介して上述したポリゴンミラー３５
に入射される。ポリゴンミラー３５によってレーザビー
ムが偏向され、これがビーム径を規制する結像用のｆ・
θレンズ４４を介して感光体ドラム４７の表面に照射き
れる。

なお４５および４６は、倒れ負補正用のシリンドリカル
レンズである。

ここで、ポリゴンミラー３５によって、レーザビームは
感光体ドラム４７の表面を一定速度で所定の方向ａに走
査され、これにより画像データに対応した露光が行なわ
れて静電潜像が形成される。

そして、この静電潜像に対して逆極性に帯電したトナー
が付着されて現像がおこなわれ、その後記録紙がトナー
像に重ねられ、記録紙の裏側からコロナ帯電器でコロナ
帯電極性とは、逆極性の電荷が記録紙に与えられること
により、トナー像が記録紙に転写される。

ところで、上述したように変調回路５０に供給きれるデ
ータクロックＤＣＫは、レーザビームをスキャンするこ
とによって得られるインデックス信号Ｓｉ（水平同期信
号）から作り出されるが、その方法としては、分周方式
と選択方式の代表的手段が知られている。

分周方式は、例えば特公昭５８−３２５４５号公報に示
きれるような手段を採用するものであって、目的のクロ
ック周波数より整数倍の高周波信号を分周して所定のデ
ータクロックＤＣＫを形成している。

また、選択方式の代表的な構成としては、例えば特公昭
６３−４１４６６号公報などに開示された構成がある。

この選択方式は、クロック周期を精度分デイレーライン
によって等間隔に分割し、予め定めたインデックス信号
の関係となるクロックのデイレ−信号を選択するように
構成されている。

［発明が解決しようとする課Ｈ］ 上述した従来例のうち分周方式を採用する場合、例えば
データクロックＤＣＫとして、１５．２７ＭＨｚのクロ
ック周波数を得、なおかっ、１／８画素の精度を得るた
めには、その基本となる発振周波数は１２２．１６ＭＨ
ｚとなる。

このように分周方式では、精度を上げるため高い発振周
波数を必要とする関係上、同期回路が複雑化する欠点が
ある。

また、選択方式による場合、同じくデータクロックＤＣ
Ｋのクロック周波数として、１５．２７ＭＨｚ、１／８
画素の精度を得るためには、はぼ８゜１８６ｎｓｅｃの
デイレーラインが必要である。

そして、１クロツクに対して、１周期精度分の等間隔分
割するに適当なデイレ−タイムを持ったデイレーライン
を用意しなければならないが、このようなデイレーライ
ンを入手するのはきわめて困難であり、これまた同期回
路のコストアップをもたらす要因となっている。

そこで、この発明はこのような点を解決したものであっ
て、デイレーラインを使用せずに精度を維持したままデ
ータクロックを得るための基本周波数を下げることので
営る同期回路を提案するものである。

［課題を解決するための手段］ 上述の課題を解決するため、この発明においては、位相
の異なる複数のクロックを発生する位相差発生手段と、 複数のクロックと、入力同期信号からこの入力同期信号
に対して一定のタイミングで同期した出力パルスを出力
するパルス形成手段と、パルス形成手段より出力された
出力パルスに同期して、複数のクロックを１／Ｎ（Ｎは
整数）に分周する複数の分周手段と、 複数の分周手段より得られる複数の分周出力の内、入力
同期信号に同期した分周出力をゲートするゲート手段と
、 複数の出力パルスからゲート手段に対するゲート信号を
形成するゲート信号形成手段とで構成されたことを特徴
とするものである。

［作　用］ 入力同期信号としてはインデックス信号Ｓｉが使用きれ
、また、単一の基本クロックＣＫ　（＝ＣＫｌ）を用い
て位相の異なる複数のクロックが形成される。

位相差発生手段６２からは、それぞれ９０度位相の異な
る４つのクロックＧＫＩ〜ＣＫ４が出力される（第２図
Ｂ−Ｅ）。

これらクロックＣＫＩ〜ＣＫ４とインデックス信号Ｓ１
がＤ型フリップフロップ７１〜７４に供給されて、これ
より第２図Ｆ〜■に示すフリップフロップ出力ｆ　−ｉ
が出力きれる。

フリップフロップ出力ｆ　−ｉとインデックス信号Ｓｉ
は、ざらに論理構成上論理和の動作となるオア回路８１
〜８４に供給されて、これよりインデックス信号Ｓｉに
対して一定のタイミングをもったパルス、本例ではイン
デックス信号Ｓｆに対して最も速（同期する第２図Ｊ−
Ｈに示す最先パルスｊ−ｍが出力される。

第２図の場合には、この最先パルスｊ　−、−ｍの内、
最先パルスｊのみローレベルに反転しているので、クロ
ックＣＫＩに同期したパルスとして出力きれる。これは
第２図Ａ〜Ｅからも明らかなように、インデックス信号
Ｓｉに対して最先に入力したクロックはＣＫＩとなるか
らである（ただし、最先入力の条件としてはクロックの
立ち上がりを基準としている）。

最先パルスｊ〜ｍは、クロックＣＫ１〜ＣＫ４と共に、
Ｄ型フリップフロップ８６〜８９に供給される。その出
力Ｖ〜ｙ（第２図Ｖ〜Ｙ）は、アンド回路９１〜９４に
供給される。

これらアンド回１１９１〜９４には、ゲート信号形成手
段１００より得られるゲート信号ｒ　”−ｕ（第２図Ｒ
−Ｕ）が供給される。このゲート信号ｒ　”’−ｕは、
上述した最先パルスｊ　−、−ｍと、これら最先パルス
ｊ〜ｍより形成したアンド出力ｎ〜ｑ（第２図Ｎ−Ｑ）
に基づいて形成される。

その結果、第２図のようにインデックス信号Ｓｉに対す
る最先のクロックＣＫＩが入力すると、Ｄ型フリップフ
ロップ８６より得られる２分の１の分周出力Ｖがデータ
クロックＤＣＫとして使用される（第２図Ｚ）。

第３図の場合には、インデックス信号Ｓｉに対して最先
に入力したクロックはＣＫ３となるから、このクロック
ＣＫ３に同期してゲート回路９３のみゲート状態となり
、Ｄ型フリップフロップ８８より出力された分周出力Ｘ
がデータクロックＤＣＫとして使用されることになる（
第３図参照）。

〔実　施　例〕

続いて、この発明に係る同期回路を上述したレーザプリ
ンタに適用した場合につき、第１１！Ｉ以下を参照して
詳細に説明する。

この発明においては、入力同期信号としてインデックス
信号Ｓｉが使用きれると共に、位相の異なる複数のクロ
ックとしては、それぞれ９０度の位相差を持つ４個のク
ロックＣＫＩ〜ＣＫ４を使用した場合を例示する。

そのため、第１図に示す同期回路６ｏにおいては、発振
器６１が設けられ、これより得られる所定周波数のクロ
ックＣＫ　（＝ＣＫ１）が位相差発生手段６２に供給さ
れる。

位相差発生手段６２は、遅延回路６４と入力クロックＣ
Ｋを位相反転するインバータ６３と、遅延回路６４より
出力されたクロックＣＫ２を位相反転するインバータ６
５と、アンプ６６．６７とで構成される。

従って、アンプ６６より出力されたクロックＣＫ１を基
準としてアンプ６７からはこれより９０度位相が遅れた
クロックＣＫ２が出力きれ、インバータ６３からはクロ
ックＣＫＩに対して１８０度位相の異なるクロックＣＫ
３が出力きれ、そしてインバータ６５からは２７０度位
相の異なるクロックＣＫ４が出力きれる（第２図Ｂ−Ｅ
参照）。

このような９０度位相の異なる４つのクロックＣＫＩ〜
ＣＫ４は、分周手段８５を構成する本例ではＤ型フリッ
プフロップ８６〜８９のクロック端子に供給きれる。こ
れらＤ型フリップフロップ８６〜８９は、その反転出力
端子より出力された出力を入力データＤとして使用する
ものであって、従って、この例ではクロックＣＫが２分
の１に分周きれる（Ｎ＝２）。

一方、入力端子７５にはインデックス信号Ｓｔが供給さ
れ、このインデックス信号Ｓｆと上述した４個のクロッ
クＣＫＩ〜ＣＫ４が可児パルス形成手段７０に供給され
る。

最先パルス形成手段７０は、４細のＤ型フリップフロッ
プ７１〜７４と、論理和動作となるオア回路８１〜８４
で構成される。

Ｄ型フリップフロップ７１〜７４のデータ入力端子りに
は、インデックス信号Ｓｔがアンプ７６を介して共通に
供給されると共に、Ｄ型フリップフロップ７１にはクロ
ックＣＫＩがそのクロック信号として供給される。以下
同様に、Ｄ型フリップフロップ７２〜７４にはクロック
ＣＫ２〜ＣＫ４がそれぞれ供給されることになる。

４個のＤ型フリップフロップ７１〜７４がらは、第２図
Ｆ〜１に示すようなフリップフロップ出力ｆ　−、−ｉ
が出力きれる。

フリップフロップ出力ｆ−ｉと上述したインデックス信
号Ｓｉがインバータ７７で位相反転されたものがオア回
路８１〜８４に供給される。

この場合、インデックス信号Ｓｔはオア回路８１〜８４
に対して共通に供給される。そして、オア回１８８１か
らはクロックＣＫ１．ＣＫ２Ｏ位相差に対応したパルス
を最先パルスとして出力されるようにインデックス信号
Ｓｉの他、フリップフロップ出力ｆ（反転出力）＋ｇ、
ｉが供給きれる。

以下、同様にオア回路８２には、フリップフロップ出力
ｆ　＊　ｇ　（反転出力）、ｈがそれぞれ供給される。

オア回路８３には、フリップフロップ出力ｇ　＊　ｈ　
（反転出力）＋＋が供給され、終段のオア回路８４には
フリップフロップ出力ｉ　（反転出力）、ｆ、ｈがそれ
ぞれ供給される。

従って、第２図Ａ−Ｅに示すように、クロックの立ち上
がりを基準としたとき、インデックス信号Ｓｆに対して
最先に入力したクロックはＩＩＩ！ＩＢに示すクロック
ＣＫＩとなるため、この場合には、最先パルスとしては
オア回Ｗ８８１より出力される最先パルスｊ　（第２図
Ｊ）が使用される。

これら最先パルスｊ＝ｍはゲート信号形成手段１００に
供給きれる。

ゲート信号形成手段１００は、図のようにＲＳフリップ
フ０ツブ１０１〜１０４と、それらのリセット端子側に
設けられた論理積動作となるアンド回路１０６〜１０９
とで構成され、それぞれの最先パルスＪ−，−ｍがセッ
ト端子に供給きれると共に、アンド回路１０６〜１０９
にはそのセット端子に供給された最先パルス以外の最先
パルスが供給される。したがって、アンド回路１０６〜
１０９は３人力１出力構成である。

その結果、第２図Ｊに示すように、オア回路８１のみ最
先パルスｊが得られた場合には、アンド出力ｎ％ｑは第
２図Ｎ−Ｑとなるため、ＲＳフリップフロップ１０１の
みリセットされる。これによって、ＲＳフリップフロッ
プ１０１〜１０４の各出力端子Ｑからは第２図Ｒ−Ｕに
示すゲート信号ｒ〜Ｕが出力きれる。

これらゲート信号ｒ〜Ｕは、ゲート手段９ｏを構成する
アンド回路９１〜９４にそれぞれ供給され、他方には分
周手段８５からの出力ｙ−ｙが供給される。

ここで、分周手段８５を構成するＤ型フリップフロップ
８６，８９には、上述したように位相の異なる４個のク
ロックＣＫＩ〜ＣＫ４が供給されると共に、そのリセッ
トパルスとしてそれぞれ対応する最先パルスｊ〜ｍが供
給されている。

その結果、上述したように最先パルスｊによ７てＤ型フ
リップフロップ８６のみリセットきれるから、これに入
力するクロックＣＫＩを分周した出力Ｖは、最先パルス
ｊに同期した出力となる。

この最先パルスｊは、インデックス信号Ｓｉにも同期し
ているから、結局分周出力Ｖはインデックス信号Ｓｉに
最先に入力したクロックＣＫＩに同期した出力となって
得られる。この分周出力Ｖがアンド回路９１及びオア回
路９５を介して出力されるため、この分周出力Ｖがデー
タクロックＤＣＫとして使用される（第２図Ｚ）。

以上のように、インデックス信号Ｓｆに対して最先に入
力したクロックがＣＫＩである場合には、このクロック
ＣＫＩを２分の１に分周した分周出力Ｖがインデックス
信号Ｓｉに同期したデータクロックＤＣＫとして、上述
した変調回路５０に供給される。

第３図は、他の例を示す波形図である。

この例では第３のクロックＣＫ３がインデックス信号Ｓ
ｉに対して最先に入力した場合であって、この第３のク
ロックＣＫ３に対応して最先パルス立が得られる（第３
図Ｌ）。

その結果、アンド出力ｐ（同図Ｐ）のみハイレベルを保
持するから、第３のＲＳフリップフロップ１０３より出
力されるゲート信号ｔ（同図Ｔ）のみハイレベルに反転
し、これによって第３のアンド回路９３のみゲート状態
となる。

したがって、第３のＤ型フリップフロップ８８に入力し
たクロックＣＫ３が２分の１に分周された出力Ｘ（同図
Ｘ）がゲートされて、これがデータクロックＤＣＫとし
て使用きれる（同図２）。

このように、第２図、第３図の何れの場合においても、
インデックス信号Ｓｔに対して最先に入力したクロック
に同期した分周出力が得られ、これがデータクロックＤ
ＣＫとして使用されることになる。

この第１図に示す同期回路６０においては、簡単な論理
回路構成および２分の１の分周手段８５のみによって基
本クロックＣＫを２分の１に分周することができる。

そのため、上述したようにデータクロックＤＣＫの周波
数として１５．２７ＭＨｚのものを使用し、８分の１画
素の精度を得るためには、発振普６１より出力されるク
ロックＣＫの発振周波数としてはその２倍の周波数を使
用すればよいことになる。

上述ではクロックＣＫＩ若しくはＣＫ３に同期した最先
パルスについて説明したが、その他のクロックＣＫ２．
ＣＫ４に同期した最先パルスでも同様な動作となること
は容易に理解できよう。

また、上述では、入力同期信号であるインデックス信号
Ｓｉに対して一定のタイミングで同期した出力パルスを
得るパルス形成手段としては、インデックス信号Ｓｉに
最も速いタイミングで同期した出力パルスを得るように
しているが、これは−例に過ぎない。

なお、上述においてはこの発明に係る同期回路６０を第
４図に示すようなプリンタ部１０における同期回路に使
用した例を説明したが、この他の構成を採るレーザプリ
ンタなどの同期回路に適用で営るは冨う去でもない。

［発明の効果］ 以上のように、この発明においては複数の分周回路と簡
単な論理回路の構成によって入力クロック周波数を所定
数分の１に分周して出力きせることかできる。

そのためこの発明においては、デイレーラインを使用せ
ずに、精度を維持したまま最終クロックを得るために使
用される発振回路の周波数を下げることができる。

これによってこの発明によれば発振回路自体の構成を簡
略化できると共に、高価なデイレーラインを使用するこ
とがないから従来構成に比べ大幅なコストダウンをはか
ることがでする特徴を有する。

したがって、この発明に係る同期回路は、上述したレー
ザプリンタ用同期回路などに適用して好適である。

【図面の簡単な説明】

第１図はこの発明に係る同期回路の一例を示す系統図、
第２図および第３図はその動作説明に供する波形図、第
４図は画像処理の一例を示す系統図、第５図はプリンタ
部の一例を示す系統図、第６ｍはレーザビームスキャナ
ーの一例を示す構成図である。 １０　・　・ ２０　・　・ ３０　・　・ ３１　・　・ ４０　・　・ ５０　拳　・ ６０　・　・ ６１　・　・ ６２　・　・ ７０　・　・ ８５　・　・ ・プリンタ部 ・原稿 ・スキャナ一部 ・半導体レーザ ・画像処理部 ・感光体ドラム ・変調回路 ・同期回路 ・発振器 ・位相差発生手段 ・最先パルス形成手段 ・分周手段 ９０・・・ゲート手段 １００・・・ゲート信号形成手段 第６図

Claims (1)

【特許請求の範囲】
1. （１）位相の異なる複数のクロックを発生する位相差発
   生手段と、 上記複数のクロックと、入力同期信号からこの入力同期
   信号に対して一定のタイミングで同期した出力パルスを
   出力するパルス形成手段と、パルス形成手段より出力さ
   れた出力パルスに同期して、上記複数のクロックを１／
   Ｎ（Ｎは整数）に分周する複数の分周手段と、 複数の分周手段より得られた複数の分周出力の内、入力
   同期信号に同期した分周出力をゲートするゲート手段と
   、 上記複数の出力パルスから上記ゲート手段に対するゲー
   ト信号を形成するゲート信号形成手段とで構成されたこ
   とを特徴とする同期回路。