JPH0442709B2

JPH0442709B2 -

Info

Publication number: JPH0442709B2
Application number: JP60063762A
Authority: JP
Inventors: Mitsuhiko Yamada; Shigeru Miki
Original assignee: Dainippon Screen Manufacturing Co Ltd
Current assignee: Dainippon Screen Manufacturing Co Ltd
Priority date: 1985-03-29
Filing date: 1985-03-29
Publication date: 1992-07-14
Also published as: JPS61223986A

Description

【発明の詳細な説明】（本発明の利用分野）本発明は、画像処理装置や印刷製版用のレイア
ウトスキヤナによつて処理される高密度画像の処
理方法に関する。

（従来技術）最近、カラー製版用装置として、コンピユータ
による画像処理装置を用いて、複数の原画個々に
画像処理を施し、それらを集合（集版と称する）
して、１ページのレイアウトされたものを作るレ
イアウトスキヤナシステム（トータルスキヤナシ
ステムともいう）が出現してきている。

従来のレイアウトスキヤナシステムにおいて
は、スキヤナによつて得られる高密度画像の画素
についてのある種の画像処理（例えば回転、変
倍、変形）は、オペレータの操作段階で、モニタ
に画像を表示できる分だけ、固定された２次元形
状のバツフアメモリの容量に応じて分割し、それ
を１つの画像に対して、バツフアメモリの容量に
応じた分毎に、繰り返し処理することが行うか、
又は、高密度画像の画素を間引いたり、あるい
は、複数画素を平均したりして圧縮された画像
を、カラーモニタを利用して表示し、その表示さ
れた画像に、必要に応じて、所要の画像処理を施
し、その後、コンピユータを利用して、実際の高
密度画像がもつ細かい画素のレベルで、前記モニ
ターを介して、オペレータが操作した内容に基づ
いて再度画像処理していた。

そして、画像処理された結果の画像について、
１ページ全体に所要の集版を行つて、精度の高い
ページ印刷物を作るということが行なわれてい
る。

しかし、上記画像処理において、回転や変形、
変倍等を行うと、その処理に、多大の時間がかか
る。

（本発明が解決しようとする問題点）この発明の目的は、上記前提における処理方式
において、実際の高密度画素の画像において、回
転、変形、変倍等のアフイン変換処理を行う場合
でも、処理時間を短縮できる方法を提供すること
である。

すなわち、従来画像処理用バツフアメモリは、
固定の２次元形状であるため、１つの画像をいく
つかに分割して、繰返し処理する時の、バツフア
メモリの効率的利用がなされず、またメモリ容量
より大きな画像の分割を単純に行うことから、回
転等を行つた時、有効画像領域が、場合によつて
は非常に少くなるという欠点を解決するものであ
る。

（問題点を解決するための技術手段）上記問題点を解決するために、本発明は、次の
とおり構成されている。

入力デイスクメモリに収容された画像データを
複数の部分に分割し、その分割部分ごとの画像データを読み出して第
１のバツフアメモリに書き込み、この第１のバツフアメモリの画像データに回転
を含むアフイン変換を施し、アフイン変換後の画
像データを第２のバツフアメモリに転送し、この第２のバツフアメモリの画像データを読み
出して出力デイスクメモリに収容する画像の処理
方法において、前記第１、第２のバツフアメモリのそれぞれを
２次元配列として、そのＸアドレス長およびＹア
ドレス長を（Ｘ＋Ｙ＝一定）の条件の下で可変と
し、前記Ｘアドレス長とＹアドレス長とを定めるア
ドレスビツトモードを予め複数設定し、前記第１、第２のバツフアメモリのそれぞれに
ついて、前記アドレスビツトモードを順次選択し
て、選択されたアドレスビツトモードにおけるＸ
アドレス長およびＹアドレス長で決まる２次元配
列の矩形を設定し、前記アドレスビツトモードごとに、第１のバツ
フアメモリの矩形をアフイン変換させたものと第
２のバツフアメモリの矩形との重なり多角形を求
め、この重なり多角形の面積が最大であるときの第
１、第２のバツフアメモリのアドレスビツトモー
ドをそれぞれ特定し、これら特定されたアドレスビツトモードにおけ
るＸアドレス長およびＹアドレス長を、前記第
１、第２のバツフアメモリのそれぞれに適用し、前記面積が最大の重なり多角形に内接して面積
が最大の矩形を求めて、この内接矩形を第２のバ
ツフアメモリに対応する出力分割サイズとし、この内接矩形を逆アフイン変換したときの多角
形に外装する矩形を求めて、この外接矩形を第１
のバツフアメモリに対応する入力分割サイズとす
ることを特徴とする画像の処理方法。

（実施例）第１図は、本発明が適用される画像処理装置を
中心に含むレイアウトスキヤナシステムの基本構
成図である。

入力デイスクメモリ(1)には、図示を省略したカ
ラースキヤナによつて画像走査された、高密度画
像データが収納されている。

入力デイスクメモリ(1)より読み出された画像
は、インタフエイス(2)を介して、第１のメモリ４
のデータＩ／Ｏレジスタ３に入り、通常の手段に
よる第１のメモリ４のアドレスに従つて、第１の
バツフアメモリ４（以下、第１のメモリ４と略称
する内に記憶される。

記憶した画像を表示する場合には、第１のメモ
リ４から、ビデオ周波数によつて読み出された画
像が、表示制御回路５へ送られ、カラーモニタ６
へ映像として表示される。

表示は、場合によつて、第２のバツフアメモリ
１０（以下、第２のメモリ１０と略称するや、コ
ントロールメモリ１５の内容と同時に読み出され
て、合成表示やマスク制御として、コントロール
メモリ１５の内容が用いられ表示される。

これら表示に関しては、図示を省略してある
が、一般的な技術手段であり、本発明の本質とは
関係ないため、説明を省略する。

表示を行う場合に用いられる第１のメモリ４や
他のメモリの２次元形状は、表示画面に一致させ
られる。ここでの説明では、正方形を用いること
とする。なお、後述するメモリの利用方法で、２
次元的に形状を変化させるモードは用いずに行う
ものである。

また、一般的に利用出来るメモリサイズとして
は、1024×1024画素容量を持つものとして説明す
る。

これに対して、印刷用に用いられるカラースキ
ヤナで色分解し、センプリングされた画像の画素
寸法は、一般に50μｍ程度であり、10cm角の絵で
も、2000×2000画素となり、画像全体を、メモリ
上に全て、記憶させることはできないのが普通で
ある。したがつて、ここでもそのような普通の場
合について説明する。

このため、インタフエイス２では、画像を間引
いたり、又は複数個の画素データを平均して、１
つの画素データにして圧縮したりする機能を持た
せ、画像全体を、カラーモニタにて目視出来るよ
うにする。しかし、画像に対する最終的な演算処
理は、この様な間引いたり又は圧縮した画像で行
なうことは出来ず、高密度な画素全部に対して、
処理する必要がある。

従つて、画像を分割して、繰返し処理しなけれ
ばならないことが発生する。この方法についての
本発明の実施例は後述する。

第１図において、さらにレイアウトスキヤナシ
ステム全体の動作を説明する。

第１のメモリ４へ記憶された画像データは、必
要に応じて、画像処理がなされる。

第１のメモリ４の画像データが順次読み出さ
れ、データＩ／Ｏレジスタ３を介して演算回路７
へ入り、必要な処理が加えられたのち、データ
Ｉ／Ｏレジスタ１１を介して、第２のメモリ１０
へ書き込まれる。

全メモリ領域について、データが順次転送さ
れ、処理が完了する。

演算回路７は、たとえば第２図に示すような構
成となつている。

第２図において、入力データライン２４から入
つたデータは、演算回路７にて演算される。たと
えば、階調変更を行う場合には、一般にルツクア
ツプテーブルが利用され、ルツクアツプテーブル
１９には、CPU１６により必要とするデータが
記憶される。そして、演算モードとして、CPU
１６がバツフア２１をオープンするコマンドを出
力しておく、このとき、他のバツフア２０，２２
はデイスエイブルであり、データを通さない。

演算モードは、数ビツトのコードとして送ら
れ、デコーダ２３でデコードされ、必要なバツフ
アをイネーブルする。

次に、画像データが、入力データライン２４を
通つて、ルツクアツプテーブル１９に入り、必要
な処理が加えられて、バツフア２１から出力デー
タライン２５へ出力される。これら演算回路は、
パイプライン動作を行う。

バツフア２０は、演算を行なわないパスモード
の時にイネーブルされる。これは、たとえば、ア
フイン変換処理で第１のメモリ４のある一部のデ
ータを、第２のメモリ１０に記憶させる場合等
に、このパスモードを用いる。

他の演算を行うための回路２６が設けられてい
るが、これらは、必要に応じて増設される。それ
ら増設に応じて、対応するバツフア２２等が増設
される。

この様にして演算された結果は、第２のメモリ
１０へ記憶される。

第１のメモリ４の内容をモニタ６に表示した
り、第２のメモリ１０の内容をモニタ６に表示し
たりすれば、処理前後の状態が見られる。

特定の領域のみを処理したい場合には、コント
ロールメモリ１５へ、あらかじめCPU１６によ
つて、1bitの「０」又は「１」によるマスクデー
タを記憶させておき、第１のメモリ４とコントロ
ールメモリ１５から、同時にデータを読み出し
て、演算回路にて、たとえばコントロールメモリ
１５からのデータが「１」のときには、演算処理
するべく、ルツクアツプテーブル１９、バツフア
２１または演算回路２６、バツフア２２を介し
て、データが「０」のときは、バツフア２０を介
して、演算処理せずに、パスモードを用いて、第
２のメモリ１０へ送つて記憶させる等の制御をす
ることも可能である。

このとき、コントロールメモリ１５よりのデー
タは、データＩ／Ｏレジスタ１４を介して、演算
回路７のデコーダ２３へ、他の演算モードと共に
送られる。

コントロールメモリ１５へのデータは、CPU
１６により作られる訳であるが、CPU１６は、
タブレツト１７やキーボード１８からのオペレー
タの入力する命令や座標値指示に従つて、たとえ
ば円を作成し、その内部を塗りつぶして、外側を
「０」内側を「１」というデータをコントロール
メモリ１５に作る。このとき座標は、カラーモニ
タ６へメモリ領域に対応するカーソル等を表示し
て、オペレータの希望する座標を得ることが出来
る。

このコントロールメモリ１５は、又別の用途と
して、レイアウトスキヤナの１つの主要な機能で
あるページ上への複数の画像配置、即ち集版にも
利用される。

集版の方法も、前記と同様のコントールメモリ
の利用方法であり、あらかじめオペレータによつ
てCPU１６で作られている輪郭を、利用して、
たとえばコントロールメモリ１５の「１」の部分
のみへ、第１のメモリ４からの画像を第２のメモ
リ１０上へ転送し、いろいろな画像と輪郭につい
て、繰返し処理し、第２のメモリ１０上へ画像集
合させたページを作つてゆく。

第２のメモリ１０は、上述の様に利用された
り、又２つの画像を合成するとき、あらかじめ１
つの画像を入力デイスク１からインタフエイス
２、データＩ／Ｏレジスタ３、演算回路７のパス
モード、データＩ／Ｏレジスタ１１を介して、第
２のメモリ１０上へ記憶させる。

ついで、第１のメモリ４から、別の画像の必要
部分をコントロールメモリ１５を用いて、第２の
メモリ１０へ書き込み、２つの画像を合成する。

さらに、第２のメモリ１０上にある処理結果を
出力デイスク１３へ記憶させる。このときは、第
２のメモリ１０から、データＩ／Ｏレジスタ１１
を介してインタフエイス１２へ入り、出力デイス
クメモリ１３へ記憶させる。この出力デイスクの
最終結果は、図示しないカラースキヤナへ出力さ
れ、印刷用原板フイルムとして用いられる。

アドレス発生回路９は、第１のメモリ４、第２
のメモリ１０、コントロールメモリ１５のアドレ
スを発生する。

アクセスタイムの遅いメモリ素子を用いる場
合、ビデオ周波数に対応するため、メモリからの
読み出しを、パラレルに行つた後、シリアルの画
像データに変換して用いる。そのため、メモリア
ドレスが、前記処理の場合と異るが、これは一般
技術手段であり、ここでは述べることを省略す
る。

本発明にかかわるアドレス発生回路部分につい
ては後述する。

アフイン変換回路８は、アドレス発生回路９に
おいて発生したアドレスを、アフイン変換処理を
行う場合に利用され、アフイン変換後のアドレス
が、第１のメモリ４へ与えられる。このことは、
第１のメモリ４にある画像をアフイン変換する場
合に、変換後の第２のメモリ１０上のアドレスを
発生して、逆アフイン変換し、第１のメモリ４上
のアドレスを求めて、画像データを読み出し、第
２のメモリ１０上へ転送することになる。

次に、本発明にかかる変換処理の概略について
述べる。

第３図は、ある画像２７のサイズが、実施例と
して用いる第１のメモリ４、第２のメモリ１０の
サイズ1024×1024画素より大きい画像であること
を示している。

この画像２７を、ある角度θだけ回転させて、
画像２８を得る処理を行なう場合について説明す
る。

従来の方法で、回転画像を第２のメモリ１０上
へ作ろうとするときには、次の様な方法がとられ
ている。

まず、画像２７を第１のメモリ４へのサイズ
分、即ち第３図I₁の分を、入力デイスク１より入
力し、第１のメモリ４上へ記憶する。次に、第２
のメモリ１０のアドレスを発生させ、そのアドレ
スを、逆アフイン変換し第１のメモリ４上のアド
レスとしてデータを読み出し、そのデータを第２
のメモリ１０へ記憶させる。

この様にして、第２のメモリ上の領域の全アド
レスを発生し、対応する第１のメモリ(4)上からの
データを、第２のメモリ１０上へ移すと、第３図
に示す部分画像３０が、第２のメモリ１０上に記
憶できる。

次に、部分画像３１を作る必要があるが、この
部分は、画像２７のI₂部分の回転結果であるた
め、第１のメモリ４上へ、I₂部分を入力デイスク
メモリ１より読み出し、第１のメモリ４へ記憶さ
せる。

その後、部分画像３１部分を第２のメモリ１０
上に対応させて、アドレス発生を行い、逆アフイ
ン変換し、第１のメモリ４上の対応する部分を読
み出し、第２のメモリ１０上へ記憶させる。

こうして、まず第２のメモリ１０上へ、I₅部分
に相当する部分画像３０，３１が出来る。

このデータは、第２のメモリ１０からデータ
Ｉ／Ｏレジスタ１１、インタフエイス１２を介し
て、出力デイスク１３へ記憶される。

次に、上記と同様にして繰返し処理し、部分画
像３３，３２，３４を作り、さらに部分画像３
５，３６を作り、かつ部分画像３７，３８，３
９，４０、次に部分画像４１、次に部分画像４
３、最後に部分画像４２を作ると、回転後の画像
２８が完成する。

以上の処理の逆行のために、画像２７は４つに
分割され、回転後の画像２８は、14にも分割され
る。

このため、入力デイスクメモリ１からのデータ
転送、出力デイスクメモリ１３へのデータ転送の
回数が非常に多くなり、処理時間は非常に長くな
る。

本発明では、次に述べる方法により、この問題
点の解決を計つた。

(1) 第１のメモリ４、第２のメモリ１０、必要に
応じて、コントロールメモリ１５を、XYアド
レス長を可変とする。即ち、Ｘ＝Ｙ，Ｘ＝2Y，
…2X＝Ｙ…の如く、正方形から長方形の２次
元形状として、使用出来る様にする。これを以
下、アドレスビツトモードという。

(2) 画像を、(1)で記したいろいろな矩形メモリの
状態で処理する場合の最大の処理効率のよいエ
リアを求める。即ち、どの矩形メモリ形状を使
用すれば、一度の処理でより大きな部分の画像
を扱うことが出来るかを求める。

(3) (2)で求めた結果と、回転パラメータによつ
て、実際の処理を行う。この時、画像の分割を
最小限とする方法をとることにより、処理時間
は短くなる。

第１図に示すアドレス発生回路９は、上記目的
を行うためのものであり、第４図に、その実施例
を示す。

第４図Ａは、２次元配列Ｘ，Ｙの矩形メモリの
Ｘアドレス長、Ｙアドレス長を可変にするもの
で、具体的には（Ｘ＋Ｙ）＝20bitのアドレスライ
ンから、ビツトの途中を上位と下位に分けて、そ
の中間部を上下にスライドさせて、Ｘ，Ｙアドレ
ス長を可変にする実施例である。

この例におけるアドレスビツトモード１〜５
は、次のように予め設定されている。

ただし、（Ｘ＋Ｙ）＝20bitである。

モード１のとき、Ｘ＝8bit，Ｙ＝12bit モード２のとき、Ｘ＝9bit，Ｙ＝11bit モード３のとき、Ｘ＝10bit，Ｙ＝10bit モード４のとき、Ｘ＝11bit，Ｙ＝9bit モード５のとき、Ｘ＝12bit，Ｙ＝8bit 第４図Ａにおいて、カウンタ４４は、入力する
タイミングクロツクをバイナリーに計数し、2⁰〜
2¹⁹で示す20ビツトのアドレスを出力する。

カウンタ４４の出力の下位2⁰〜2⁷は、上記のど
のアドレスビツトモードにおいても、Ｘアドレス
の下位X₀〜X₇として出力される。また、その上
位2⁸〜2¹⁹は、それぞれシフト回路４５に入り、
予め選択されたアドレスビツトモードに応じて上
下にスライドして、Ｘアドレス、Ｙアドレスに振
り分けられる。

各シフト回路４５の１個の構成を、第４図Ｂに
示す。同図において、デコーダ４６は、与えられ
た3bitのアドレスビツトモードに応じて、バツフ
ア４７_-1〜5のいずれか１つをイネーブルとする。
アドレスビツトモードに対するデコーダ４６の出
力は、次のようにいずれか１つの桁のみに“１”
が立つ。

モード１のとき、左より１，０，０，０，０モード２のとき、左より０，１，０，０，０モード３のとき、左より０，０，１，０，０モード４のとき、左より０，０，０，１，０モード５のとき、左より０，０，０，０，１このデコーダ４６の出力に応じてバツフア４７
_−１〜５のいずれか１つがイネーブルになる。たとえ
ば、アドレスビツトモード１のとき、バツフア４
７_-1のみがイネーブルになる。バツフア４７_-1〜5
の中のどれがイネーブルになるかによつて、シフ
ト回路４５_-1〜16は、カウンタ４４の出力の上位
2⁸〜2¹⁹をＸ，Ｙ各アドレスに振り分ける。

たとえば、アドレスビツトモード１の場合は、
上述のとおりバツフア４７_-1のみがイネーブルで
あるため、シフト回路４５_-1〜4の出力が０（X₈＝
X₉＝X₁₀＝０）となつて、結局、カウンタ４４の
出力の下位2⁰〜2⁷がＸアドレスX₀〜X₇となる。
このとき、シフト回路４５_-5がカウンタ４４の出
力2⁹を出力し、残りのシフト回路４５_-7〜16がカ
ウンタ４４の出力2¹⁰／2¹⁹を出力し、結局、カウ
ンタ４４の出力の上位2⁸〜2¹⁹がＹアドレスY₀〜
Y₁₁となる。

また、アドレスビツトモード２の場合は、シフ
ト回路４５のバツフア４７_-2のみがイネーブルと
なるために、シフト回路４５_-1〜3の出力が０とな
り、シフト回路４５_-4がカウンタ４４の出力2⁸を
出力し、結局、カウンタ４４の出力の下位2⁰〜2⁸
がＸアドレスとなる。このとき、前述のとおりバ
ツフア４７_-2のみがイネーブルであるため、シフ
ト回路４５_-5〜15がカウンタ４４の出力の上位2⁹
〜2¹⁹を出力し、結局、ＹアドレスY₀〜Y₁₁とす
る。なお、シフト回路４５_-16の出力は、０であ
る。

アドレスビツトモード３〜５の場合における
Ｘ，Ｙ各アドレスの振り分けについては、上述と
同様であるので、その説明を省略する。

このアドレス出力は、アフイン変換回路８へ入
り、第１のメモリ４のアドレスとなる。又直接第
２のメモリ１０やコントロールメモリ１５のアド
レスとなる。もちろん、このときの第２のメモリ
１０、コントロールメモリ１５へのアドレスは、
直接2⁰〜2¹⁹がそのまま与えられるものである。

アフイン変換回路８は、実際には、逆アフイン
変換を行う。即ち、回転後の第２のメモリ１０上
のアドレス（Ｘ，Ｙ）に対応する回転前の第１の
メモリ４上のアドレス（ｘ，ｙ）を求める変換を
行う。

この一般式は、（ｘｙ）＝（ad cd）（ｘｙ）＋（ｅｆ）であり、第５図にそ
の回路例を示す。この計算は、前記の式をそのま
ま実行すればよく、係数ａ，ｂ，ｃ，ｄとの掛算
が、マルチプライヤー４８_-1〜4でＸ，Ｙに対して
行なわれ、次に、それぞれ、Ｘ項、Ｙ項で計算器
４９_-1，４９_-2で加算され、係数ｅ，ｆとの加算
が、加算器４９_-3，４９_-4で行なわれて、求める
結果ｘ，ｙが出力される。

結果として、画像回転後の第２のメモリ１０上
の座標へ移されるべき原画像、即ち第１のメモリ
４上の座標が決まり、その座標のデータが、第１
のメモリ４から第２のメモリ１０へ移される。

次に、本発明による方法の具体例について説明
する。

本発明について再度整理すると、ハードウエア
として、メモリの二次元的形状が、複数種可変な
様にし、画像の容量がメモリ容量より大きい場合
や、同等容量でも、アフイン変換処理によつてメ
モリ容量が不足する場合、画像を分割処理するこ
とを行い、この分割の方法を、メモリの二次元的
形状の最適な状態を選び、最も画像分割を有効に
行うことにより、処理時間を短くする方法であ
る。

第６図は、処理全体を説明するフローチヤート
である。

第７図は、第６図のフローチヤートを図で説明
したものである。

まず前提として、メモリ矩形と画像の重ね合せ
は、常にその対称中心を一致させて行う。

第６図において、本発明による処理方法全体を
まず説明する。

第６図ステツプ，，，，は、最適な
アドレスビツトモードを求める過程である。即
ち、これらの過程により出力画像面積が最大とな
るアドレスビツトモードを求める。

ステツプでは、上記で求めたアドレスビツト
モードによる出力画像面積図形内において、内接
する矩形（Ｘ，Ｙ軸に平行な辺による矩形）を求
める。この矩形内が、１回の処理単位となるもの
であり、デイスクメモリとのアクセスを高速に行
つたり、画像分割を単純化するために行う。

ステツプ，，，は、実際の画像処理を
行う過程である。これらの詳細について説明す
る。

ステツプ，，，，，，は、コン
ピユータのプログラムによつて実施する。は、
ハードウエア回路を使用して処理する。

具体的な計算方法の概略を、第７図を用いて説
明する。

第７図〜は、に示す入力画像２７が処
理されてゆく状態を示す。

第６図の過程については、第７図，に示
す様に入力画像がメモリサイズより大きい場合を
考えている。したがつて、の過程において、重
なり多角形Ｐのサイズは第１のメモリ４のサイズ
そのものであり、この例では、第８図１，２に示
すようなの過程による多角形Ｐのサイズ変更が
なく、このような場合には、の過程を省略する
こともできる。そして、入力画像がメモリサイズ
より大きい場合のイニシヤル条件として、第１の
メモリ４のアドレスビツトモードは、たとえば１
とする。

まずこの例では、重なり多角形（Ｐ）は、第１
のメモリ４に書き込ませた大きさそのものを示
す。入力画像２７と、第１のメモリ４の関係が、
第８図１、第８図２の様な場合には重なり多角形
Ｐは、処理すべき画像とメモリとを両者の中心を
一致させて重ねたときの両方の外形の４直線の交
点を、単純な一次方程式の解として求めることに
より、計算できる。

第８図３の様に、複雑な形状の入力画像の場合
には、画像全体を矩形で囲む処理用入力画像を決
めることによつて、同様の計算を行う。

第６図では、で求めた重なり多角形を回転
させた多角形（Ｑ）を求める。これは、多角形
（Ｐ）の各頂点の座標のアフイン変換を実施すれ
ばよい（図７−）。

では、で求めた多角形（Ｑ）と、出力画像
用第２のメモリ１０との重なり多角形（Ｒ）を求
める（図７−，）。

ここで、多角形Ｐの頂点P_i（X_i，Y_i）を、アド
レスビツトモード（ｊ）に従うメモリのＸ，Ｙの
長さをX_j，Y_jとし、多角形Ｐに対して対称点が
メモリの中心（X_j／２，Y_j／２）で、θ角度回
転すると、アフイン変換の式により、回転された
多角形Ｑの頂点Q_iの座標は、次式で求められる。

Q_i（各頂点）＝Ａ＊P_i＋ＢＡ＝（COSθ Sinθ -Sinθ COSθ）Ｂ＝（１／２X_j（１−COSθ）＋１／２Y_jSinθ，１／２Y_j（１−COSθ）−１／２X_jSinθ）多角形Ｑと出力画像用第２のメモリ１０との重
なり図形は、直線分の交点を求めることで、R_iが
求められる。一般に、線分Pn，Pn₊₁と線分Qn，
Qn₊₁との交点Rnは、次のように求められる。

Pi＝（pxi，pyi） Qi＝（qxi，qyi） pj＝pji′−pji qj＝qji′−qji rj＝qji−pji とおく。

ただし i′＝ｉ＋１，ｊ＝ｘ，ｙである。

線分，₊₁についてｙ＝py／px（ｘ−pxn）＋pyn 線分，₊₁についてｙ＝qy／qx（ｘ−qxn）＋qyn このとき、ｔ＝qyrx−qxry／pxqy−pyqxとおくと、（ただし、０≦ｔ≦１）交点Rnは、 Rn（ｘ，ｙ）＝（pxn＋px′t，pyn＋py′t）とな
る。

従つて、ｎ角形のＰの頂点をP_i、ｍ角形のＱの
頂点をQ_iとしたとき、ＰとＱで出来るＲの多角形
の頂点は、 P_iのうちＱの内部にあるもの Q_iのうちＰの内部にあるもの _i _i+1と_j _j+1との交点で得られる。

この計算により、多角形Ｒを求める。さらに
ではこの多角形Ｒの面積を求める。面積は、ヘロ
ンの公式を使用して、多角形の中心から各頂点へ
線分を引き、三角形に分割して、その各々の総和
を求めればよい。

次ににて、出力画像用第２のメモリ１０のア
ドレスビツトモードを変えて、最大の多角形Ｒと
なる出力画像用第２のメモリ１０の最適（Ｒが最
大）となるアドレスビツトモードを求める。

〜を繰返して、入力画像用第１のメモリ４
のアドレスビツトモード各々について、多角形Ｒ
の最大のものを求め、そのときの入力画像用第１
のメモリ４の最適アドレスビツトモードを得る。

この様にして、第１のメモリ、第２のメモリの
最適アドレスビツトモードが決まる。なお、回転
後の多角形（Ｑ）と第２のメモリ１０との重なり
部分である多角形（Ｒ）の面積が最大であれば、
一度のデータ処理で最も広い部分の画像を扱うこ
とができるため、このときのアドレスビツトモー
ドを最適として選択するのである。

最大のＲが求められたことにより、その多角形
内で、実際に処理する有効内接矩形ｓを求める。
この有効内接矩形ｓは、出力画像を第２のメモリ
１０上で作つたとき、直接そのまま出力デイスク
１３へ転送出来る様にすると共に、画像の分割を
単純化し処理を簡単にするために行う。

第７図は、上述の処理で求めた有効内接矩形
Ｓを示し、第７図は、その矩形Ｓを出力画像
の分割に利用するためのサイズを示す概念図であ
る。

第７図は、出力デイスクメモリ１３上におけ
る出力画像および分割状態を示す概念図であり、
実線で示すものが回転処理後の出力画像であり、
点線で示すものが分割状態である。第７図ｘは、
入力デイスクメモリ１上での入力画像および分割
状態を示す概念図であり、実線で示すものが入力
画像であり、二点鎖線で示すものが分割状態であ
る。なお、第７図ｘには、参考として出力画像上
の分割状態を点線で表示してある。

有効内接矩形ｓは、以下に第９図における例に
ついて説明する様にして求める。

座標中心を、ｓの中心に合わせて考える。まず
第１象限に、第９図の様な重なり多角形Ｒの一部
があつたとするとき、その辺がＸ，Ｙ軸と交わる
点を、T₃，T₁とし、さらにT₂で頂点を持つとす
る。T₅は、₁ ₂の延長線のＸ軸との交点であ
る。T₄は座標原点とする。

各座標は、図示の様にとると、_i _i+1上に（こ
こでは₁ ₂）長方形の頂点U₀があるとする。

このとき、長方形の面積Ｓ（ｕ）は、Ｓ（ｕ）＝X_u＊Y_uであり、ｕが_i _i+1上を動く
とき、Ｓ（ｕ）の最大のｕの位置（U₀）は、U₀：
（t₁／２，t₅／２）でる。

もし、_i _i+1上にU₀がないときは、T_iとT_i+1の
うち、U₀に近い方の点をとる。

以上を、すべての_i _i+1について行い、最大の
Ｓ（ｕ）となるU₀座標を求める。こうして、画像
を最大面積にて処理できる分割サイズｓ（即ち第
１のメモリと第２のメモリの重なり部分での内接
有効矩形）を求める。

この状態で、出力画像にて分割例を示すのが、
第７図−である。

次に、第６図にて、この内接有効矩形（ｓ）
を入力画像上で考える。このためには、ｓを逆ア
フイン変換すればよい。この状態を示したのが、
第７図である。

次に、でと同様に、入力画像の上でXY軸
に平行な辺で囲まれた矩形（s′）を考える。この
ことは、やはり入力画像の入力デイスク１からの
読み出しや、処理の簡単化のために必要である。
ただし今回は、外接矩形（s′）を求める。このこ
とは、入力画像であるため、逆アフインされた部
分の画像が、もれなく必要となるためである。こ
の状態を示すのが、第７図xiである。

この外接矩形（s′）の求め方は簡単であり、逆
アフインされた出力分割サイズ（ｓ）に相当する
ものの、各頂点座標の最大値および最小値によれ
ばよい。

こうして決つたs′の面積は、当然のこととし
て、第１のメモリ４の最適アドレスビツトモード
の大きさになつている。従つて、では、分割の
矩形s′の各々の座標を求めることになる。

この様にして、入力画像２７に回転θを加えた
ときの処理における、入力画像用第１のメモリ４
と出力画像用第２のメモリ１０の最適アドレスビ
ツトモードが決まる。

第６図のフローチヤート，は、それを実際
にハードウエアを用いて処理する手順である。第
７図xii，は、第１のメモリ、第２のメモリ上
の概念である。

第１図において、上記第６図、第７図、第９図
の計算は、CPU１６によつて行なわれ、最適ア
ドレスビツトモードは、アドレス発生回路９へデ
ータとして与えられる。

入力デイスク１、出力デイスク１３からの画像
の分割しての読み出し位置のアドレス指定、画像
の書き込み位置のアドレス指定は、図示していな
いが、一般的なやり方で、CPU１６がDISCを制
御する。

さらに、アフインパラメータ（第５図ａ，ｂ，
ｃ，ｄ，ｅ，ｆ）が、同様にCPU１６よりアフ
イン変換回路８へ渡される。

この様にデータセツトされたのち、入力画像の
分割による有効矩形（s′）分が、第１のメモリ４
へ入力デイスク１より記憶される。

次に、アドレス発生回路９が動作し、第２のメ
モリ１０の先頭番地から、順次アドレスを第２の
メモリ１０へ出力される。

このとき、同時に回転の条件に従つて、逆アフ
インパラメータがセツトされているアフイン変換
回路８へそのアドレスが入り、第１のメモリ４上
の対応アドレスを出力し、第１のメモリ４からの
データが第２のメモリ１０へ転送される。

１つの分割が終れば、第２のメモリ１０の内容
を、出力デイスク１３へ記憶したのち、新しい次
の入力画像の分割を同様に処理する。この繰返し
を、分割数分行う。

当然のこととして、第１のメモリ４から第２の
メモリ１０への転送途中に演算回路７を通るた
め、回転処理と併せて、他の画像演算を行うこと
が可能である。又、コントロールメモリ１５を用
いて、画像演算を画像の一部についてのみ行うこ
とも可能である。

このことから、さらに、第２のメモリ１０上へ
１つの画像を記憶しておいて、第１のメモリ４上
から回転して、第２のメモリ１０上へコントロー
ルメモリ１５のマスクに従つて、画像の一部を第
２のメモリ上へ合成することも可能である。即
ち、画像集合−レイアウト処理−も、回転と同時
に可能である。

画像に対して、他のアフイン変換、たとえば拡
大・縮小等が同時に行なわれても、アフイン変換
の一般性は失なわれないため、１回の処理で可能
である。

以上は、画素１つ１つについて画像処理の説明
をしたが、あらかじめ画像に対し、間引き等の粗
画像に対して、演算処理、回転、集合（レイアウ
ト）等が行なわれても、実際の画像密度そのまま
の処理へ簡単に対応させて、上述の計算を用いて
各データを求めることができる。

即ち、粗画像に対して行つた回転、画像配置や
ルツクアツプテーブルによる階調変換等は、座標
値やテーブルへの書き込み値であり、画素１つ１
つに対応する精度に計算できるためである。この
要求は、実際のレイアウトスキヤナに非常に役立
つものであり、この発明の方法は、これらに対し
ても有効に活用できる。

（発明の効果）この様に、画像処理装置にアドレス長可変型メ
モリを用い、CPU等の制御・計算手段により、
最適なアドレスビツトモードを求め、最少の繰返
し処理回数となる。

画像分割を行うことにより、回転等の処理に対
しても、デイスクアクセスの少ない、処理効率の
よい方法が得られる。

【図面の簡単な説明】

第１図は、本発明に関るレイアウトスキヤナの
基本構成図、第２図は、演算回路の実施例図、第
３図は、画像の大きさを示す図、第４図は、アド
レス発生回路の実施例図、第５図は、アフイン変
換回路の実施例図、第６図は、本発明の処理フロ
ーチヤート、第７図は、フローチヤートの説明
図、第８図は、入力画像と第１のメモリとの大き
さを示す図、第９図は、面積（Ｓ）の最大を求め
ることを説明する図である。１……入力デイスクメモリ、２……インタフエ
ース、３……データＩ／Ｏレジスタ、４……第１
のメモリ（第１のバツフアメモリ）、５……表示
制御回路、６……カラーモニタ、７……演算回
路、８……アフイン変換回路、９……アドレス発
生回路、１０……第２のメモリ（第２のバツフア
メモリ）、１１……データＩ／Ｏレジスタ、１３
……出力デイスクメモリ、１５……コントロール
メモリ、１６……CPU、１７……タブレツト、
１８……キーボード、１９……ルツクアツプテー
ブル、２０……バツフア、２１……バツフア、２
２……バツフア、２３……デコーダ、２４……入
力データライン、２５……出力データライン、２
６……他の演算を行うための回路、２７……ある
画像入力画像、２８……θ回転させた画像、３０
〜４２……部分画像、４４……カウンタ、４５…
…シフト回路、４６……デコーダ、４７……バツ
フア、４８……マルチプライヤー、４９……加算
器。

Claims

【特許請求の範囲】１入力デイスクメモリに収容された画像データ
を複数の部分に分割し、その分割部分ごとの画像データを読み出して第
１のバツフアメモリに書き込み、この第１のバツフアメモリの画像データに回転
を含むアフイン変換を施し、アフイン変換後の画
像データを第２のバツフアメモリに転送し、この第２のバツフアメモリの画像データを読み
出して出力デイスクメモリに収容する画像の処理
方法において、前記第１、第２のバツフアメモリのそれぞれを
２次元配列として、そのＸアドレス長およびＹア
ドレス長を（Ｘ＋Ｙ＝一定）の条件の下で可変と
し、前記Ｘアドレス長とＹアドレス長とを定めるア
ドレスビツトモードを予め複数設定し、前記第１、第２のバツフアメモリのそれぞれに
ついて、前記アドレスビツトモードを順次選択し
て、選択されたアドレスビツトモードにおけるＸ
アドレス長およびＹアドレス長で決まる２次元配
列の矩形を設定し、前記アドレスビツトモードごとに、第１のバツ
フアメモリの矩形をアフイン変換させたものと第
２のバツフアメモリの矩形との重なり多角形を求
め、この重なり多角形の面積が最大であるときの第
１、第２のバツフアメモリのアドレスビツトモー
ドをそれぞれ特定し、これら特定されたアドレスビツトモードにおけ
るＸアドレス長およびＹアドレス長を、前記第
１、第２のバツフアメモリのそれぞれに適用し、前記面積が最大の重なり多角形に内接して面積
が最大の矩形を求めて、この内接矩形を第２のバ
ツフアメモリに対応する出力分割サイズとし、この内接矩形を逆アフイン変換したときの多角
形に外接する矩形を求めて、この外接矩形を第１
のバツフアメモリに対応する入力分割サイズとす
ることを特徴とする画像の処理方法。