JPH0442781Y2 - - Google Patents
Info
- Publication number
- JPH0442781Y2 JPH0442781Y2 JP4051986U JP4051986U JPH0442781Y2 JP H0442781 Y2 JPH0442781 Y2 JP H0442781Y2 JP 4051986 U JP4051986 U JP 4051986U JP 4051986 U JP4051986 U JP 4051986U JP H0442781 Y2 JPH0442781 Y2 JP H0442781Y2
- Authority
- JP
- Japan
- Prior art keywords
- anode
- connection point
- terminal
- diode
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 241000208422 Rhododendron Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【考案の詳細な説明】
「産業上の利用分野」
この考案は被試験集積回路の入出力兼用端子
と,その入出力兼用端子を終端させる終端抵抗器
とを接続状態と非接続状態とに切り替えられる
IC試験装置に関する 「従来の技術」 IC試験装置は、被試験集積回路の入力端子に
信号を与え、その時に出力端子から出力される出
力信号を観測し、その観測結果により被試験集積
回路の機能動作の良否を判定する。この際、正規
の出力信号を得るためには出力端子には終端抵抗
器を接続し、終端電圧端子に終端させる必要があ
る。ところで集積回路の端子は入力端子と出力端
子とを兼ね、適宜に入力端子機能と出力端子機能
とに切り替えて入出力動作をするようになつてい
る場合がある。この場合、出力端子機能状態にあ
るときには終端抵抗器を接続して終端させ、入力
端子機能状態にあるときには終端抵抗器を切り離
す必要がある。このような終端抵抗器の接続と非
接続との切り替え操作をするために、被試験集積
回路の入出力端子とIC試験装置とを接続するピ
ンエレクトロニクス回路では入出力兼用端子と終
端抵抗器との間にスイツチング回路を介在させて
いる。
と,その入出力兼用端子を終端させる終端抵抗器
とを接続状態と非接続状態とに切り替えられる
IC試験装置に関する 「従来の技術」 IC試験装置は、被試験集積回路の入力端子に
信号を与え、その時に出力端子から出力される出
力信号を観測し、その観測結果により被試験集積
回路の機能動作の良否を判定する。この際、正規
の出力信号を得るためには出力端子には終端抵抗
器を接続し、終端電圧端子に終端させる必要があ
る。ところで集積回路の端子は入力端子と出力端
子とを兼ね、適宜に入力端子機能と出力端子機能
とに切り替えて入出力動作をするようになつてい
る場合がある。この場合、出力端子機能状態にあ
るときには終端抵抗器を接続して終端させ、入力
端子機能状態にあるときには終端抵抗器を切り離
す必要がある。このような終端抵抗器の接続と非
接続との切り替え操作をするために、被試験集積
回路の入出力端子とIC試験装置とを接続するピ
ンエレクトロニクス回路では入出力兼用端子と終
端抵抗器との間にスイツチング回路を介在させて
いる。
第2図は、従来のIC試験装置におけるピンエ
レクトロニクス回路の例を示す図である。
レクトロニクス回路の例を示す図である。
被試験集積回路DUTの各端子11は接続線1
2によりIC試験装置13の入出力端14に接続
さる(図では1つの端子11に対するもののみを
示す)。その端子11が入力端子機能状態にある
時には、リレー15が開に制御されて終端抵抗器
16が端子11からの接続線12から切り離さ
れ、IC試験装置13の例えば50Ωの出力抵抗値を
もつ出力回路17から試験信号が供給される。ま
た、端子11が出力機能状態にある時には、リレ
ー15が閉に制御されて50Ωの終端抵抗器16が
端子11からの接続線12に接続される。従つ
て、被試験集積回路DUTの端子11から出力さ
れる出力信号は終端抵抗器16で終端電圧端子1
8に終端された状態の下でIC試験装置13の入
力回路19に供給され、入力回路19は供給され
た信号を比較電圧と比較し、その比較出力をIC
試験装置13は被試験集積回路DUTの正規の出
力信号として受け取ることが可能とされている。
2によりIC試験装置13の入出力端14に接続
さる(図では1つの端子11に対するもののみを
示す)。その端子11が入力端子機能状態にある
時には、リレー15が開に制御されて終端抵抗器
16が端子11からの接続線12から切り離さ
れ、IC試験装置13の例えば50Ωの出力抵抗値を
もつ出力回路17から試験信号が供給される。ま
た、端子11が出力機能状態にある時には、リレ
ー15が閉に制御されて50Ωの終端抵抗器16が
端子11からの接続線12に接続される。従つ
て、被試験集積回路DUTの端子11から出力さ
れる出力信号は終端抵抗器16で終端電圧端子1
8に終端された状態の下でIC試験装置13の入
力回路19に供給され、入力回路19は供給され
た信号を比較電圧と比較し、その比較出力をIC
試験装置13は被試験集積回路DUTの正規の出
力信号として受け取ることが可能とされている。
「考案が解決しようとする問題点」
非試験集積回路の入出力兼用端子は被試験期間
中、入力端子機能と出力端子機能とに適宜に切り
換えて試験される。ここで用いられているリレー
は機械的な開閉動作により接点を開閉させるが、
一般に機械的な動作は電気的な動作に較べて非常
に遅いという問題がある。従つて、従来のIC試
験装置では、リレー11の開閉動作速度により被
試験集積回路の試験速度が決められ、高速動作で
試験を行うことができない。
中、入力端子機能と出力端子機能とに適宜に切り
換えて試験される。ここで用いられているリレー
は機械的な開閉動作により接点を開閉させるが、
一般に機械的な動作は電気的な動作に較べて非常
に遅いという問題がある。従つて、従来のIC試
験装置では、リレー11の開閉動作速度により被
試験集積回路の試験速度が決められ、高速動作で
試験を行うことができない。
「問題点を解決するための手段」
この考案では、このような従来のIC試験装置
の問題点を解決するもので、被試験集積回路の入
出力兼用端子に接続される終端抵抗器を、高速に
接続状態と非接続状態とに切り換え制御すること
を可能とする。
の問題点を解決するもので、被試験集積回路の入
出力兼用端子に接続される終端抵抗器を、高速に
接続状態と非接続状態とに切り換え制御すること
を可能とする。
即ち、入出力兼用端子の機能状態に応じて、そ
の入出力兼用端子に接続されるべき終端抵抗器を
接続状態と非接続状態とに切り換え制御するスイ
ツチング回路は、ダイオードブリツジを用いて構
成される。
の入出力兼用端子に接続されるべき終端抵抗器を
接続状態と非接続状態とに切り換え制御するスイ
ツチング回路は、ダイオードブリツジを用いて構
成される。
入出力兼用端子からの接続線12はダイオード
ブリツジの一方の陽極陰極接続点に接続され、他
方の陽極陰極接続点は終端抵抗器を介して終端電
圧端子に接続される。
ブリツジの一方の陽極陰極接続点に接続され、他
方の陽極陰極接続点は終端抵抗器を介して終端電
圧端子に接続される。
また、ダイオードブリツジの陽極接続点は第1
半導体スイツチを介して第1電源端子に接続さ
れ、陰極接続点は第2半導体スイツチを介して第
2電源端子に接続され、これら第1、第2半導体
スイツチを同時に制御してダイオードブリツジの
第1電源端子側から第2電源端子側への電流を制
御する。この結果、ダイオードブリツジの2つの
陽極陰極間の導通、非導通状態が制御され、よつ
て入出力兼用端子と終端抵抗器との接続と非接続
との切り換え制御が電子回路的な速度で制御され
る。
半導体スイツチを介して第1電源端子に接続さ
れ、陰極接続点は第2半導体スイツチを介して第
2電源端子に接続され、これら第1、第2半導体
スイツチを同時に制御してダイオードブリツジの
第1電源端子側から第2電源端子側への電流を制
御する。この結果、ダイオードブリツジの2つの
陽極陰極間の導通、非導通状態が制御され、よつ
て入出力兼用端子と終端抵抗器との接続と非接続
との切り換え制御が電子回路的な速度で制御され
る。
「実施例」
第1図はこの考案の実施例を示す回路図であ
る。
る。
第2図と対応する部分には同じ符号を付して示
す。
す。
この考案では、入出力兼用端子11の機能状態
に応じて、その入出力兼用端子11に接続される
べき終端抵抗器16を非接続状態或いは接続状態
に制御するスイツチ回路にダイオードブリツジ2
1が用いられる。
に応じて、その入出力兼用端子11に接続される
べき終端抵抗器16を非接続状態或いは接続状態
に制御するスイツチ回路にダイオードブリツジ2
1が用いられる。
被試験集積回路DUTの入出力兼用端子11か
らの接続線12はIC試験装置13の試験信号入
出力端14に接続される。また、その接続線12
には、その入出力兼用端子11が出力端子機能と
される場合に、終端抵抗器16がダイオードブリ
ツジ21を用いて構成されるスイツチング回路2
2を介して接続される。即ち、ダイオードブリツ
ジ21を構成する第1ダイオード23の陽極と第
2ダイオード24の陰極との接続点25に入出力
兼用端子11からの接続線12が接続され、ダイ
オードブリツジ21を構成する第3ダイオード2
6の陽極と第4ダイオード27の陰極との接続点
28に終端抵抗器16の一端が接続され、その終
端抵抗器16の他端は終端電圧端子18とコンデ
ンサ31とに接続される。コンデンサ31の他端
は接地される。
らの接続線12はIC試験装置13の試験信号入
出力端14に接続される。また、その接続線12
には、その入出力兼用端子11が出力端子機能と
される場合に、終端抵抗器16がダイオードブリ
ツジ21を用いて構成されるスイツチング回路2
2を介して接続される。即ち、ダイオードブリツ
ジ21を構成する第1ダイオード23の陽極と第
2ダイオード24の陰極との接続点25に入出力
兼用端子11からの接続線12が接続され、ダイ
オードブリツジ21を構成する第3ダイオード2
6の陽極と第4ダイオード27の陰極との接続点
28に終端抵抗器16の一端が接続され、その終
端抵抗器16の他端は終端電圧端子18とコンデ
ンサ31とに接続される。コンデンサ31の他端
は接地される。
また、この第2ダイオード24の陽極と第4ダ
イオード27の陽極との接続点32には第1半導
体スイツチ33が接続され、この陽極接続点32
は第1半導体スイツチ33を通して第1電源端子
34に接続される。第1半導体スイツチ33はこ
の例ではPNP型のペア.トランジスタ35,3
6で構成され、その一方の第1トランジスタ35
のコレクタに第2、第4ダイオード24,27の
陽極接続点32が接続され、第1トランジスタ3
5のエミツタと第2トランジスタ36のエミツタ
との共通接続点37は抵抗器38を介して第1電
源端子34に接続される。第1、第2トランジス
タ35,36のベースはそれぞれ抵抗器39,4
1を介して第1電源端子34に接続されると共
に、それぞれ第5,第6ダイオード42,43の
陰極に接続され、この第5、第6ダイオード4
2,43を通して第1半導体スイツチ33の開閉
制御信号が供給されるように構成される。
イオード27の陽極との接続点32には第1半導
体スイツチ33が接続され、この陽極接続点32
は第1半導体スイツチ33を通して第1電源端子
34に接続される。第1半導体スイツチ33はこ
の例ではPNP型のペア.トランジスタ35,3
6で構成され、その一方の第1トランジスタ35
のコレクタに第2、第4ダイオード24,27の
陽極接続点32が接続され、第1トランジスタ3
5のエミツタと第2トランジスタ36のエミツタ
との共通接続点37は抵抗器38を介して第1電
源端子34に接続される。第1、第2トランジス
タ35,36のベースはそれぞれ抵抗器39,4
1を介して第1電源端子34に接続されると共
に、それぞれ第5,第6ダイオード42,43の
陰極に接続され、この第5、第6ダイオード4
2,43を通して第1半導体スイツチ33の開閉
制御信号が供給されるように構成される。
第1ダイオード23の陰極と第3ダイオード2
6の陰極との接続点44は第2半導体スイツチ4
5が接続され、この陰極接続点44は第2半導体
スイツチ45を通して第2電源端子46に接続さ
れる。第2半導体スイツチ45はこの例では
NPN型のペア・トランジスタ47,48で構成
され、その一方の第3トランジスタ47のコレク
タに第1、第3ダイオード23,26の陰極接続
点44が接続され、第3トランジスタ47のエミ
ツタと第4トランジスタ48のエミツタとの共通
接続点49は抵抗器51を介して第2電源端子4
6に接続される。第3、第4トランジスタ47,
48のベースはそれぞれ抵抗器52,53を介し
て第2電源端子46に接続されると共に、それぞ
れ第7、第8ダイオード54,55の陽極に接続
され、この第7、第8ダイオード54,55を介
して、第2半導体スイツチ45を開閉制御する制
御信号が供給される。
6の陰極との接続点44は第2半導体スイツチ4
5が接続され、この陰極接続点44は第2半導体
スイツチ45を通して第2電源端子46に接続さ
れる。第2半導体スイツチ45はこの例では
NPN型のペア・トランジスタ47,48で構成
され、その一方の第3トランジスタ47のコレク
タに第1、第3ダイオード23,26の陰極接続
点44が接続され、第3トランジスタ47のエミ
ツタと第4トランジスタ48のエミツタとの共通
接続点49は抵抗器51を介して第2電源端子4
6に接続される。第3、第4トランジスタ47,
48のベースはそれぞれ抵抗器52,53を介し
て第2電源端子46に接続されると共に、それぞ
れ第7、第8ダイオード54,55の陽極に接続
され、この第7、第8ダイオード54,55を介
して、第2半導体スイツチ45を開閉制御する制
御信号が供給される。
この第2電源端子46に供給される第2電源電
圧V2は第1電源電圧V1よりも低い電源電位とさ
れ、第1、第2半導体スイツチ33,45の開閉
によりこのダイオードブリツジ21には第1電源
端子34から第2電源端子46に向けて電流が流
れているように構成される。
圧V2は第1電源電圧V1よりも低い電源電位とさ
れ、第1、第2半導体スイツチ33,45の開閉
によりこのダイオードブリツジ21には第1電源
端子34から第2電源端子46に向けて電流が流
れているように構成される。
この考案では、第1、第2半導体スイツチ3
3,45に対して、これらを同時に開閉制御する
制御信号が与えられる。第6、第7ダイオード4
3,54の陽極陰極接続点56と第5、第8ダイ
オード42,55の陽極陰極接続点57とには、
互いに符号の異なる相補的な制御信号が制御回路
58から相補信号出力回路59を介して供給され
る。
3,45に対して、これらを同時に開閉制御する
制御信号が与えられる。第6、第7ダイオード4
3,54の陽極陰極接続点56と第5、第8ダイ
オード42,55の陽極陰極接続点57とには、
互いに符号の異なる相補的な制御信号が制御回路
58から相補信号出力回路59を介して供給され
る。
相補信号出力回路59は互いに逆極性の信号、
つまり相補的な2つの信号を出力する。制御回路
58からH−レベルの信号が相補信号出力回路5
9に与えられると、相補信号出力回路59はH−
レベル信号を第6、第7ダイオード43,54の
陽極陰極接続点56に供給し、L−レベル信号を
第5、第8ダイオード42,55の陽極陰極接続
点57に供給する。陽極陰極接続点56にH−レ
ベル信号が供給されると、第6ダイオード43の
陰極はH−レベルとなり、第2トランジスタのエ
ミツタ−ベース間は電位差がなくなり第2トラン
ジスタは非導通状態となる。一方、第7ダイオー
ド54の陽極はH−レベルとなり、第3トランジ
スタ47エミツタ−ベース間には電位差が生じ第
3トランジスタ47は導通状態となる。
つまり相補的な2つの信号を出力する。制御回路
58からH−レベルの信号が相補信号出力回路5
9に与えられると、相補信号出力回路59はH−
レベル信号を第6、第7ダイオード43,54の
陽極陰極接続点56に供給し、L−レベル信号を
第5、第8ダイオード42,55の陽極陰極接続
点57に供給する。陽極陰極接続点56にH−レ
ベル信号が供給されると、第6ダイオード43の
陰極はH−レベルとなり、第2トランジスタのエ
ミツタ−ベース間は電位差がなくなり第2トラン
ジスタは非導通状態となる。一方、第7ダイオー
ド54の陽極はH−レベルとなり、第3トランジ
スタ47エミツタ−ベース間には電位差が生じ第
3トランジスタ47は導通状態となる。
陽極陰極接続点57にL−レベル信号が供給さ
れると、第5ダイオード42の陰極はL−レベル
となり、第1トランジスタ35のエミツタ−ベー
ス間には電位差が生じ第1トランジスタ35は導
通状態となる。一方の第8ダイオード55の陽極
はL−レベルとなり、第4トランジスタ48のエ
ミツタ−ベース間の電位差はなくなり第4トラン
ジスタ48は非導通状態となる。
れると、第5ダイオード42の陰極はL−レベル
となり、第1トランジスタ35のエミツタ−ベー
ス間には電位差が生じ第1トランジスタ35は導
通状態となる。一方の第8ダイオード55の陽極
はL−レベルとなり、第4トランジスタ48のエ
ミツタ−ベース間の電位差はなくなり第4トラン
ジスタ48は非導通状態となる。
このように、第1、第3トランジスタ35,4
7は共に導通状態となり、従つて、ダイオードブ
リツジ21には第1トランジスタ35を介して第
1電源端子34から電流が供給され、第3トラン
ジスタ47を介して第2電源端子46へ電流が流
れる。このように、ダイオードブリツジ21に電
流が流れている時はこのダイオードブリツジ21
の2つの陽極陰極接続点25及び28との間は導
通状態となり、従つて入出力兼用端子11からの
接続線12と終端抵抗器16とは接続状態ONと
される。
7は共に導通状態となり、従つて、ダイオードブ
リツジ21には第1トランジスタ35を介して第
1電源端子34から電流が供給され、第3トラン
ジスタ47を介して第2電源端子46へ電流が流
れる。このように、ダイオードブリツジ21に電
流が流れている時はこのダイオードブリツジ21
の2つの陽極陰極接続点25及び28との間は導
通状態となり、従つて入出力兼用端子11からの
接続線12と終端抵抗器16とは接続状態ONと
される。
次に、制御回路58からL−レベルの制御信号
が相補信号出力回路59に供給されると、相補信
号出力回路59の出力は反転し、L−レベルの信
号を第6、第7ダイオード43,54の陽極陰極
接続点56に供給し、H−レベルの信号を第5、
第8ダイオード42,55の陽極陰極接続点57
に供給する。
が相補信号出力回路59に供給されると、相補信
号出力回路59の出力は反転し、L−レベルの信
号を第6、第7ダイオード43,54の陽極陰極
接続点56に供給し、H−レベルの信号を第5、
第8ダイオード42,55の陽極陰極接続点57
に供給する。
陽極陰極接続点56にL−レベル信号が供給さ
れると、第6ダイオード43の陰極がL−レベル
となり、第2トランジスタのエミツタ−ベース間
は電位差が生じ第2トランジスタは導通状態とな
る。一方、第7ダイオード54の陽極はL−レベ
ルとなり、第3トランジスタ47の4エミツタ−
ベース間には電位差がなくなり第3トランジスタ
47は非導通状態となる。陽極陰極接続点57に
H−レベルの信号が供給されると、第5ダイオー
ド42の陰極はH−レベルとなり、第1トランジ
スタ35のエミツタ−ベース間には電位差がなく
なり第1トランジスタ35は非導通状態となる。
一方の第8ダイオード55の陽極はH−レベルと
なり、第4トランジスタ48のエミツタ−ベース
間には電位差が生じ第4トランジスタ48は導通
状態となる。
れると、第6ダイオード43の陰極がL−レベル
となり、第2トランジスタのエミツタ−ベース間
は電位差が生じ第2トランジスタは導通状態とな
る。一方、第7ダイオード54の陽極はL−レベ
ルとなり、第3トランジスタ47の4エミツタ−
ベース間には電位差がなくなり第3トランジスタ
47は非導通状態となる。陽極陰極接続点57に
H−レベルの信号が供給されると、第5ダイオー
ド42の陰極はH−レベルとなり、第1トランジ
スタ35のエミツタ−ベース間には電位差がなく
なり第1トランジスタ35は非導通状態となる。
一方の第8ダイオード55の陽極はH−レベルと
なり、第4トランジスタ48のエミツタ−ベース
間には電位差が生じ第4トランジスタ48は導通
状態となる。
従つて、第1、第3トランジスタ35,47は
非導通状態となり、ダイオードブリツジ21には
電流は流れない。ダイオードブリツジ21の陽極
接続点32と陰極接続点44との間に電流が流れ
ないと、このダイオードブリツジ21の2つの陽
極陰極接続点25,28との間は非導通状態とな
り、従つて、入出力兼用端子11からの接続線1
2と終端抵抗器16とは非接続状態OFFとされ
る。
非導通状態となり、ダイオードブリツジ21には
電流は流れない。ダイオードブリツジ21の陽極
接続点32と陰極接続点44との間に電流が流れ
ないと、このダイオードブリツジ21の2つの陽
極陰極接続点25,28との間は非導通状態とな
り、従つて、入出力兼用端子11からの接続線1
2と終端抵抗器16とは非接続状態OFFとされ
る。
このダイオードブリツジ21の2つの陽極陰極
接続点25,28間のON状態からOFF状態へ、
或いは又OFF状態からON状態への変換動作は、
制御回路58からの信号制御により行われ、電子
的なON−OFF制御が実現され、従つて、電子回
路的な高速動作を行わせることが可能である。
接続点25,28間のON状態からOFF状態へ、
或いは又OFF状態からON状態への変換動作は、
制御回路58からの信号制御により行われ、電子
的なON−OFF制御が実現され、従つて、電子回
路的な高速動作を行わせることが可能である。
以上では、ダイオードブリツジで構成されるス
イツチング回路は入出力兼用端子に接続れるとし
て説明してきたが、信号を供給されるだけの入力
端子及び信号を出力するだけの出力端子に接続さ
れる入力或いは出力端にも適用され、試験期間中
ダイオードブリツジをOFFに制御或いはONに制
御させておいても何等差し支えない。
イツチング回路は入出力兼用端子に接続れるとし
て説明してきたが、信号を供給されるだけの入力
端子及び信号を出力するだけの出力端子に接続さ
れる入力或いは出力端にも適用され、試験期間中
ダイオードブリツジをOFFに制御或いはONに制
御させておいても何等差し支えない。
「考案の効果」
非試験集積回路の入出力端子が接続される従来の
IC試験装置のピンエレクトロニクス装置ではリ
レーを制御することにより、その機械的な接点の
開閉動作をさせ、終端抵抗器との接続状態と非接
続状態とを切り変えていたが、この考案ではダイ
オードブリツジの2つの陽極陰極接続点を介して
終端抵抗器を接続する構成とした。そして、その
ダイオードブリツジの陽極接続点と陰極接続点と
の間を流れる電流を半導体スイツチにより制御す
ることによつて2つの陽極陰極接続点の間の導通
状態を制御し、終端抵抗器との接続と非接続を切
り替えるように構成した。従つて、ダイオードブ
リツジの電子的な開閉動作で終端抵抗器の接続と
非接続の切り替え制御が可能になり、よつて、被
試験集積回路の高速動作下での試験を行うことが
できるようになつた。
IC試験装置のピンエレクトロニクス装置ではリ
レーを制御することにより、その機械的な接点の
開閉動作をさせ、終端抵抗器との接続状態と非接
続状態とを切り変えていたが、この考案ではダイ
オードブリツジの2つの陽極陰極接続点を介して
終端抵抗器を接続する構成とした。そして、その
ダイオードブリツジの陽極接続点と陰極接続点と
の間を流れる電流を半導体スイツチにより制御す
ることによつて2つの陽極陰極接続点の間の導通
状態を制御し、終端抵抗器との接続と非接続を切
り替えるように構成した。従つて、ダイオードブ
リツジの電子的な開閉動作で終端抵抗器の接続と
非接続の切り替え制御が可能になり、よつて、被
試験集積回路の高速動作下での試験を行うことが
できるようになつた。
第1図はこの考案の実施例でIC試験装置と被
試験集積回路の端子との間を接続するピンエレク
トロニクスの例を示す回路図、第2図は従来の
IC試験装置のピンエレクトロニクスの例を示す
図である。 1……入出力端子、12……接続線、13……
IC試験装置、14……入出力端、15……リレ
ー、16……終端抵抗器、17……出力回路、1
8……終端電圧端子、19……入力回路、21…
…ダイオードブリツジ、22……スイツチング回
路、23……第1ダイオード、24……第2ダイ
オード、25……陽極陰極接続点、26……第3
ダイオード、27……第4ダイオード、28……
陽極陰極接続点、31……コンデンサ、32……
陽極接続点、33……第1半導体スイツチ、34
……第1電源端子、35……第1トランジスタ、
36……第2トランジスタ、37……エミツタの
共通接続点、38……抵抗器、39……抵抗器、
41……抵抗器、42……第5ダイオード、43
……第6ダイオード、44……陰極接続点、45
……第2半導体スイツチ、46……第2電源端
子、47……第3トランジスタ、48……第4ト
ランジスタ、49……エミツタの共通接続点、5
1……抵抗器、52……抵抗器、53……抵抗
器、54……第7ダイオード、55……第8ダイ
オード、56……陽極陰極接続点、57……陽極
陰極接続点、58……制御回路、59……相補信
号出力回路。
試験集積回路の端子との間を接続するピンエレク
トロニクスの例を示す回路図、第2図は従来の
IC試験装置のピンエレクトロニクスの例を示す
図である。 1……入出力端子、12……接続線、13……
IC試験装置、14……入出力端、15……リレ
ー、16……終端抵抗器、17……出力回路、1
8……終端電圧端子、19……入力回路、21…
…ダイオードブリツジ、22……スイツチング回
路、23……第1ダイオード、24……第2ダイ
オード、25……陽極陰極接続点、26……第3
ダイオード、27……第4ダイオード、28……
陽極陰極接続点、31……コンデンサ、32……
陽極接続点、33……第1半導体スイツチ、34
……第1電源端子、35……第1トランジスタ、
36……第2トランジスタ、37……エミツタの
共通接続点、38……抵抗器、39……抵抗器、
41……抵抗器、42……第5ダイオード、43
……第6ダイオード、44……陰極接続点、45
……第2半導体スイツチ、46……第2電源端
子、47……第3トランジスタ、48……第4ト
ランジスタ、49……エミツタの共通接続点、5
1……抵抗器、52……抵抗器、53……抵抗
器、54……第7ダイオード、55……第8ダイ
オード、56……陽極陰極接続点、57……陽極
陰極接続点、58……制御回路、59……相補信
号出力回路。
Claims (1)
- ダイオードブリツジの一陽極陰極接続点に接続
され、そのダイオードブリツジの他の陽極陰極接
続点は終端抵抗器を通して終端電圧端子に接続さ
れ、上記ダイオードブリツジの陽極接続点は第1
半導体スイツチを通じて第1電源端子に接続さ
れ、陰極接続点は第2半導体スイツチを通して第
1電源端子の電源より低い電位の第2電源端子に
接続され、上記第1、第2半導体スイツチに対し
て、同時にこれらを開閉制御する制御信号が与え
られるように構成されているIC試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4051986U JPH0442781Y2 (ja) | 1986-03-19 | 1986-03-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4051986U JPH0442781Y2 (ja) | 1986-03-19 | 1986-03-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62152276U JPS62152276U (ja) | 1987-09-26 |
| JPH0442781Y2 true JPH0442781Y2 (ja) | 1992-10-09 |
Family
ID=30854678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4051986U Expired JPH0442781Y2 (ja) | 1986-03-19 | 1986-03-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442781Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003008985A1 (fr) * | 2001-07-17 | 2003-01-30 | Advantest Corporation | Circuit d'e/s et appareil de controle |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012013446A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | ピンエレクトロニクス回路およびそれを用いた試験装置 |
-
1986
- 1986-03-19 JP JP4051986U patent/JPH0442781Y2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003008985A1 (fr) * | 2001-07-17 | 2003-01-30 | Advantest Corporation | Circuit d'e/s et appareil de controle |
| US7013230B2 (en) | 2001-07-17 | 2006-03-14 | Advantest Corporation | Input-output circuit and a testing apparatus |
| CN100390558C (zh) * | 2001-07-17 | 2008-05-28 | 爱德万测试株式会社 | 输入输出电路及测试装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62152276U (ja) | 1987-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0123009B2 (ja) | ||
| JPH07312629A (ja) | 電話加入者回路 | |
| CN214503821U (zh) | 一种电池系统的高边并联接触器粘连检测电路 | |
| JPH0442781Y2 (ja) | ||
| JPH1117846A (ja) | 局線インターフェイス回路 | |
| CN112630648A (zh) | 一种电池系统的高边并联接触器粘连检测电路 | |
| AU572250B2 (en) | Electronic switch and associated devices | |
| JPS58190131A (ja) | 特に無接触動作する電子スイツチ装置 | |
| JP3239864B2 (ja) | 電源/gnd端子導通試験用テストボード | |
| CN214503820U (zh) | 一种电池系统的低边并联接触器粘连检测电路 | |
| JP3219839B2 (ja) | 電話の加入者線路と主交換局の間の電子インターフェース回路 | |
| CN223193066U (zh) | 故障检测电路和电机驱动装置 | |
| JPH0334595B2 (ja) | ||
| RU1793541C (ru) | Коммутирующее устройство | |
| JP2556899Y2 (ja) | Ic試験装置 | |
| JPH039647A (ja) | ファクシミリ装置 | |
| JP2890261B2 (ja) | 制御回路における無極性被制御部品の試験用回路 | |
| JPH0756502B2 (ja) | 電子デバイス駆動回路 | |
| SU1387064A1 (ru) | Релейное устройство | |
| JP2624349B2 (ja) | 切分器 | |
| JPS60177275A (ja) | 配線導通試験回路 | |
| KR890006527Y1 (ko) | 아날로그 스위치 회로 | |
| JPS5970316A (ja) | バツフア回路 | |
| EP0928533B1 (en) | Arrangement in a subscriber line interface circuit | |
| JPS643080Y2 (ja) |