JPH0334595B2 - - Google Patents
Info
- Publication number
- JPH0334595B2 JPH0334595B2 JP57156154A JP15615482A JPH0334595B2 JP H0334595 B2 JPH0334595 B2 JP H0334595B2 JP 57156154 A JP57156154 A JP 57156154A JP 15615482 A JP15615482 A JP 15615482A JP H0334595 B2 JPH0334595 B2 JP H0334595B2
- Authority
- JP
- Japan
- Prior art keywords
- fixed contact
- common
- changeover switch
- signal
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 description 19
- 230000001681 protective effect Effects 0.000 description 5
- 238000007664 blowing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は特にプロセス入出力装置（以下、PIO
と称する）内実装、デジタル入出力モジユール
（以下、DIOと称する）の試験や保守等を行なう
際に模擬センサとして用いられるデジタル入力／
出力用テスタに関する。
と称する）内実装、デジタル入出力モジユール
（以下、DIOと称する）の試験や保守等を行なう
際に模擬センサとして用いられるデジタル入力／
出力用テスタに関する。
従来、デジタル入力装置（以下、DIと称する）
またはデジタル出力装置（以下、DOと称する）
の試験を行なうためには、被試験装置のタイプに
適合した専用のデジタル入力用テスタまたはデジ
タル出力用テスタを用いる必要があつた。しか
し、一般にDIおよびDOはモジユル化されており
DIOとしてまとめられている場合が多いため、そ
の試験のためには上記２種のテスタが常に必要と
なり、作業性並びに経済性の点で不具合があつ
た。
またはデジタル出力装置（以下、DOと称する）
の試験を行なうためには、被試験装置のタイプに
適合した専用のデジタル入力用テスタまたはデジ
タル出力用テスタを用いる必要があつた。しか
し、一般にDIおよびDOはモジユル化されており
DIOとしてまとめられている場合が多いため、そ
の試験のためには上記２種のテスタが常に必要と
なり、作業性並びに経済性の点で不具合があつ
た。
本発明は上記事情に鑑みてなされたものでその
目的は、DI（デジタル入力装置）およびDO（デジ
タル出力装置）いずれの試験にも共通できる作業
性並びに経済性に優れたデジタル入力／出力用テ
スタを提供することにある。
目的は、DI（デジタル入力装置）およびDO（デジ
タル出力装置）いずれの試験にも共通できる作業
性並びに経済性に優れたデジタル入力／出力用テ
スタを提供することにある。
本発明では、信号端子およびコモン端子の対の
配列が共通なDIおよびDOのいずれにも接続可能
な信号ラインおよびコモンラインの対を有するコ
ネクタ部を設けると共に、第１、第２の固定接点
および可動接点を有し、当該可動接点が上記コモ
ンラインに接続されている切換スイツチを設け、
この切換スイツチが第１の固定接点側に切換えら
れていれば発光素子を介して信号ラインに電源を
供給することによりDOの試験を可能とし、これ
に対し切換スイツチが第２の固定接点側に切換え
られていればコモンラインを当該切換スイツチお
よびビツトスイツチを介して信号ラインに接続す
ることによりDIの試験を可能とするようにして
いる。また、DOの試験のためには、上記第１の
固定接点と接地間が低インピーダンスである必要
があるが、本発明では、上記切換スイツチがDI
に対してDO試験用に誤つて操作された場合には
DIのコモン端子に供給されているDI内の電源に
よつてコモンラインに過電流が流れることを防止
するために、第１の固定接点と接地間のインピー
ダンスが当該第１の固定接点と接地間の電圧値に
応じて低インピーダンスまたは高インピーダンス
のいずれかに切換えられるようにしている。
配列が共通なDIおよびDOのいずれにも接続可能
な信号ラインおよびコモンラインの対を有するコ
ネクタ部を設けると共に、第１、第２の固定接点
および可動接点を有し、当該可動接点が上記コモ
ンラインに接続されている切換スイツチを設け、
この切換スイツチが第１の固定接点側に切換えら
れていれば発光素子を介して信号ラインに電源を
供給することによりDOの試験を可能とし、これ
に対し切換スイツチが第２の固定接点側に切換え
られていればコモンラインを当該切換スイツチお
よびビツトスイツチを介して信号ラインに接続す
ることによりDIの試験を可能とするようにして
いる。また、DOの試験のためには、上記第１の
固定接点と接地間が低インピーダンスである必要
があるが、本発明では、上記切換スイツチがDI
に対してDO試験用に誤つて操作された場合には
DIのコモン端子に供給されているDI内の電源に
よつてコモンラインに過電流が流れることを防止
するために、第１の固定接点と接地間のインピー
ダンスが当該第１の固定接点と接地間の電圧値に
応じて低インピーダンスまたは高インピーダンス
のいずれかに切換えられるようにしている。
以下、本発明の一実施例を図面を参照して説明
する。第１図はデジタル入力／出力用テスタ１０
の構成を示すものである。１１は後述するDI20や
DO30などの被試験装置のコモン端子COMに接続
されるコモンコネクタ端子、１２は同じくシグナ
ル（信号）端子Ｓに接続されるシグナルコネクタ
端子である。１３はコモンコネクタ端子１１およ
びシグナルコネクタ端子１２を有するコネクタ部
であり、コネクタ部１３のコモンコネクタ端子１
１、シグナルコネクタ端子１２にはそれぞれコモ
ンライン１４、シグナルライン１５の一端が接続
されている。このコモンライン１４の他端には切
換スイツチ１６の可動接点１６0が接続されてい
る。また、切換スイツチ１６の固定接点１６1（第
１の固定接点）にはインピーダンス切換回路１７
が接続されている。このインピーダンス切換回路
１７において、R1，R2は抵抗、Vzはツエナーダ
イオード、Tr1，Tr2はトランジスタ、PSTは電
源である。シエナーダイオードVzのシエナー電
圧は、DI２０の内部供給電源をPSIとするとPSI
＞Vz＞PSTを満足するように選ばれる。本実施例
ではPSIとして＋15V，＋24V，＋48Vが用いられ、
PSTとしてPSIより低い電圧である＋5Vが用いら
れている。また、ツエナー電圧（動作点）が＋
6.3VのシエナーダイオードVzが用いられている。
更に、抵抗R1，R2はR1≫R2０（Ω）を満足す
るように選ばれている。
する。第１図はデジタル入力／出力用テスタ１０
の構成を示すものである。１１は後述するDI20や
DO30などの被試験装置のコモン端子COMに接続
されるコモンコネクタ端子、１２は同じくシグナ
ル（信号）端子Ｓに接続されるシグナルコネクタ
端子である。１３はコモンコネクタ端子１１およ
びシグナルコネクタ端子１２を有するコネクタ部
であり、コネクタ部１３のコモンコネクタ端子１
１、シグナルコネクタ端子１２にはそれぞれコモ
ンライン１４、シグナルライン１５の一端が接続
されている。このコモンライン１４の他端には切
換スイツチ１６の可動接点１６0が接続されてい
る。また、切換スイツチ１６の固定接点１６1（第
１の固定接点）にはインピーダンス切換回路１７
が接続されている。このインピーダンス切換回路
１７において、R1，R2は抵抗、Vzはツエナーダ
イオード、Tr1，Tr2はトランジスタ、PSTは電
源である。シエナーダイオードVzのシエナー電
圧は、DI２０の内部供給電源をPSIとするとPSI
＞Vz＞PSTを満足するように選ばれる。本実施例
ではPSIとして＋15V，＋24V，＋48Vが用いられ、
PSTとしてPSIより低い電圧である＋5Vが用いら
れている。また、ツエナー電圧（動作点）が＋
6.3VのシエナーダイオードVzが用いられている。
更に、抵抗R1，R2はR1≫R2０（Ω）を満足す
るように選ばれている。
一方、切換スイツチ１６の固定接点１６2（第２
の固定接点）にはビツトスイツチ１８を介してシ
グナルライン１５の他端が接続されている。また
このシグナルライン１５の他端と電源PSTとの間
には抵抗R3、発光ダイオードDL、スイツチ１９
が介挿されており、スイツチ１９がオン状態とな
ることにより電源PSTが発光ダイオードDLを介し
てシグナルライン１５に供給されるようになつて
いる。このスイツチ１９は切換スイツチ１６の切
換え操作に応動するもので、切換スイツチ１６が
固定接点１６1側に切換えられることによりオン
状態となり、同じく固定接点１６2側に切換えら
れることによりオフ状態となる。なお、DI２０
がDO３０などの被試験装置のコモン端子COMと
シグナル端子Ｓとの対は複数の場合が一般的であ
るが、第１図では便宜上一対のコモン端子COM、
シグナル端子Ｓに対応させた構成となつている。
の固定接点）にはビツトスイツチ１８を介してシ
グナルライン１５の他端が接続されている。また
このシグナルライン１５の他端と電源PSTとの間
には抵抗R3、発光ダイオードDL、スイツチ１９
が介挿されており、スイツチ１９がオン状態とな
ることにより電源PSTが発光ダイオードDLを介し
てシグナルライン１５に供給されるようになつて
いる。このスイツチ１９は切換スイツチ１６の切
換え操作に応動するもので、切換スイツチ１６が
固定接点１６1側に切換えられることによりオン
状態となり、同じく固定接点１６2側に切換えら
れることによりオフ状態となる。なお、DI２０
がDO３０などの被試験装置のコモン端子COMと
シグナル端子Ｓとの対は複数の場合が一般的であ
るが、第１図では便宜上一対のコモン端子COM、
シグナル端子Ｓに対応させた構成となつている。
第２図は第１図のデジタル入力／出力用テスタ
１０をDI２０に接続した場合を示すもので、DI
２０においてPSIは内部供給電源である。２１は
テスタ１０側で短絡した場合のための保護ヒユー
ズであり、電源PSIは保護ヒユーズ２１を介して
コモン端子COMに供給される。２２はフオトカ
プラであり、シグナル端子Ｓに有効な信号が入力
されることにより作動し、内部への入力を行なう
ものである。
１０をDI２０に接続した場合を示すもので、DI
２０においてPSIは内部供給電源である。２１は
テスタ１０側で短絡した場合のための保護ヒユー
ズであり、電源PSIは保護ヒユーズ２１を介して
コモン端子COMに供給される。２２はフオトカ
プラであり、シグナル端子Ｓに有効な信号が入力
されることにより作動し、内部への入力を行なう
ものである。
第３図は第１図のデジタル入力／出力用テスタ
１０をDO３０に接続した場合を示すもので、
DO３０においてTr3は例えばNPN型の出力トラ
ンジスタである。トランジスタTr3のコレクタは
シグナル端子Ｓに接続され、エミツタはコモン端
子COMに接続されている。
１０をDO３０に接続した場合を示すもので、
DO３０においてTr3は例えばNPN型の出力トラ
ンジスタである。トランジスタTr3のコレクタは
シグナル端子Ｓに接続され、エミツタはコモン端
子COMに接続されている。
次に本発明の一実施例の動作を説明する。ま
ず、デジタル入力／出力用テスタ１０をDI２０
に接続してDI２０の試験を行なう場合について
説明する。この場合、切換スイツチ１６（の可動
接点１６0）を第２図に実線で示す如く固定接点
１６2側に切換えておく必要がある。しかして、
保護ヒユーズ２１、コモン端子COM、コネクタ
部１３のコモンコネクタ端子１１、コモンライン
１４、切換スイツチ１６、ビツトスイツチ１８、
シグナルライン１５、コネクタ部１３のシグナル
コネクタ端子１２、およびシグナル端子Ｓからな
る電源（デジタル入力）供給路が形成され、DI
２０の内部供給電源PSIはビツトスイツチ１８が
オン操作されることにより模擬のデジタル入力と
してフオトカプラ２２に供給される。これによ
り、フオトカプラ２２が作動してDI２０の内部
への信号入力が行なわれる。
ず、デジタル入力／出力用テスタ１０をDI２０
に接続してDI２０の試験を行なう場合について
説明する。この場合、切換スイツチ１６（の可動
接点１６0）を第２図に実線で示す如く固定接点
１６2側に切換えておく必要がある。しかして、
保護ヒユーズ２１、コモン端子COM、コネクタ
部１３のコモンコネクタ端子１１、コモンライン
１４、切換スイツチ１６、ビツトスイツチ１８、
シグナルライン１５、コネクタ部１３のシグナル
コネクタ端子１２、およびシグナル端子Ｓからな
る電源（デジタル入力）供給路が形成され、DI
２０の内部供給電源PSIはビツトスイツチ１８が
オン操作されることにより模擬のデジタル入力と
してフオトカプラ２２に供給される。これによ
り、フオトカプラ２２が作動してDI２０の内部
への信号入力が行なわれる。
次にデジタル入力／出力用テスタ１０をDO３
０に接続してDO３０の試験を行なう場合につい
て説明する。この場合、切換スイツチ１６（の可
動接点１６0）を第３図に示される如く固定接点
１６1側に切換えておく必要がある。切換スイツ
チ１６が固定接点１６1側に切換えられると、こ
れに応動してスイツチ１９がオン状態となる。し
かして、テスタ１０内の電源PSTは発光ダイオー
ドDL、抵抗R3、シグナルライン１５、コネクタ
部１３のシグナルコネクタ端子１２、およびDO
３０のシグナル端子Ｓを介してDO３０内の出力
トランジスタTr3のコレクタに供給される。上記
電源PSTは＋5Vであり、したがつて、トランジス
タTr3のエミツタの電位は＋5Vより低い。このと
き、当該エミツタはコモン端子COM、コネクタ
部１３のコモンコネクタ部１１、コモンライン１
４、切換スイツチ１６の可動接点１６0、および
固定接点１６1を介してインピーダンス切換回路
１７に接続されている。上述したようにDO３０
内の出力トランジスタTr3のエミツタの電位は＋
5Vよりも低いため、ツエナー電圧が＋6.3Vであ
る（インピーダンス切換回路１７内の）ツエナー
ダイオードVzは導通しない。このためトランジ
スタTr1にベース電流が供給されず、トランジス
タTr1はオフ状態となつている。そして、トラン
ジスタTr1がオフ状態であることで、電源PSTに
よるトランジスタTr2へのベース電流供給が行な
われ、トランジスタTr2はオン状態となつてい
る。したがつて、トランジスタTr2のオン抵抗を
RpNとすると、コモン端子COMからテスタ１０側
をみたインピーダンスはR2＋RpN＋VCE（SAT）
０（Ω）となり、コモン端子COMすなわちDO３
０内の出力トランジスタTr3のエミツタはほぼ接
地状態となる。これにより、トランジスタTr3は
正常にオン／オフ動作する。そして、トランジス
タTr3のオン動作期間中、テスタ１０内の発光ダ
イオードDLが当該ダイオードDLのアノードに印
加されている電源PSTによつて点灯され、デジタ
ル出力有りが示される。
０に接続してDO３０の試験を行なう場合につい
て説明する。この場合、切換スイツチ１６（の可
動接点１６0）を第３図に示される如く固定接点
１６1側に切換えておく必要がある。切換スイツ
チ１６が固定接点１６1側に切換えられると、こ
れに応動してスイツチ１９がオン状態となる。し
かして、テスタ１０内の電源PSTは発光ダイオー
ドDL、抵抗R3、シグナルライン１５、コネクタ
部１３のシグナルコネクタ端子１２、およびDO
３０のシグナル端子Ｓを介してDO３０内の出力
トランジスタTr3のコレクタに供給される。上記
電源PSTは＋5Vであり、したがつて、トランジス
タTr3のエミツタの電位は＋5Vより低い。このと
き、当該エミツタはコモン端子COM、コネクタ
部１３のコモンコネクタ部１１、コモンライン１
４、切換スイツチ１６の可動接点１６0、および
固定接点１６1を介してインピーダンス切換回路
１７に接続されている。上述したようにDO３０
内の出力トランジスタTr3のエミツタの電位は＋
5Vよりも低いため、ツエナー電圧が＋6.3Vであ
る（インピーダンス切換回路１７内の）ツエナー
ダイオードVzは導通しない。このためトランジ
スタTr1にベース電流が供給されず、トランジス
タTr1はオフ状態となつている。そして、トラン
ジスタTr1がオフ状態であることで、電源PSTに
よるトランジスタTr2へのベース電流供給が行な
われ、トランジスタTr2はオン状態となつてい
る。したがつて、トランジスタTr2のオン抵抗を
RpNとすると、コモン端子COMからテスタ１０側
をみたインピーダンスはR2＋RpN＋VCE（SAT）
０（Ω）となり、コモン端子COMすなわちDO３
０内の出力トランジスタTr3のエミツタはほぼ接
地状態となる。これにより、トランジスタTr3は
正常にオン／オフ動作する。そして、トランジス
タTr3のオン動作期間中、テスタ１０内の発光ダ
イオードDLが当該ダイオードDLのアノードに印
加されている電源PSTによつて点灯され、デジタ
ル出力有りが示される。
次にデジタル入力／出力用テスタ１０を用いて
DI２０の試験を行なう際に、テスタ１０内の切
換スイツチ１６が第２図に破線で示される如く固
定接点１６1側に切換えられている状態、すなわ
ち切換スイツチ１６がDO３０の試験用に切換え
られている状態でコネクタ部１３をDI２０に接
続した場合について説明する。この場合、コネク
タ部１３がDI２０に接続された瞬間にDI２０の
内部供給電源PSIが保護ヒユーズ２１、コモン端
子COM、コネクタ部１３のコモンコネクタ端子
１１、コモンライン１４、切換スイツチ１６の可
動接点１６0、および固定接点１６1を介してイン
ピーダンス切換回路１７に供給される。上記電源
PSIは前述したように＋15V，＋24V，＋48Vなど
テスタ１０内の電源PST（＋5V）より一般に大き
い。また、インピーダンス切換回路１７内のツエ
ナーダイオードVzのツエナー電圧は＋6.3Vであ
り、トランジスタTr1のベース・エミツタ間順方
向電圧VBE（0.7V）を加えても、＋15Vより充分
小さい。このためツエナーダイオードVzは、コ
ネクタ部１３がDI２０に接続された瞬間に導通
し、これによりトランジスタTr1にベース電流が
供給される。この結果、トランジスタTr1がオン
状態となり、トランジスタTr1のオンに伴つてト
ランジスタTr2がオフ状態となる。したがつて、
コモン端子COMからテスタ１０側をみたインピ
ーダンスはDO３０に対する試験のときと異なつ
てR1×｛PSI／（PSI−Vz−VBE）｝≫R2すなわち
ハイインピーダンスとなる。このため、切換スイ
ツチ１６がDO３０の試験用に切換えられている
状態で、DI２０を試験するためにコネクタ部１
３をDI２０に接続するという誤つた操作を行な
つても、コモンライン１４すなわち保護ヒユーズ
２１には過電流は流れず、ヒユーズ断となる恐れ
はない。なお、インピーダンス切換回路１７を設
けず、切換スイツチ１６の固定接点１６1側を固
定的に低インピーダンス状態にしておくと（切換
スイツチ１６の切換操作により前記実施例と同様
に共通のテスタでDI２０とDO３０に対する試験
は行なえるものの）、切換スイツチ操作の誤りや、
接続相手を誤つた場合（前記実施例のように切換
スイツチの切換え状態からみてDO３０に接続す
べきところDI２０に接続した場合）にはコモン
ライン１４に過電流が流れてヒユーズ断等の不都
合が生じることになる。
DI２０の試験を行なう際に、テスタ１０内の切
換スイツチ１６が第２図に破線で示される如く固
定接点１６1側に切換えられている状態、すなわ
ち切換スイツチ１６がDO３０の試験用に切換え
られている状態でコネクタ部１３をDI２０に接
続した場合について説明する。この場合、コネク
タ部１３がDI２０に接続された瞬間にDI２０の
内部供給電源PSIが保護ヒユーズ２１、コモン端
子COM、コネクタ部１３のコモンコネクタ端子
１１、コモンライン１４、切換スイツチ１６の可
動接点１６0、および固定接点１６1を介してイン
ピーダンス切換回路１７に供給される。上記電源
PSIは前述したように＋15V，＋24V，＋48Vなど
テスタ１０内の電源PST（＋5V）より一般に大き
い。また、インピーダンス切換回路１７内のツエ
ナーダイオードVzのツエナー電圧は＋6.3Vであ
り、トランジスタTr1のベース・エミツタ間順方
向電圧VBE（0.7V）を加えても、＋15Vより充分
小さい。このためツエナーダイオードVzは、コ
ネクタ部１３がDI２０に接続された瞬間に導通
し、これによりトランジスタTr1にベース電流が
供給される。この結果、トランジスタTr1がオン
状態となり、トランジスタTr1のオンに伴つてト
ランジスタTr2がオフ状態となる。したがつて、
コモン端子COMからテスタ１０側をみたインピ
ーダンスはDO３０に対する試験のときと異なつ
てR1×｛PSI／（PSI−Vz−VBE）｝≫R2すなわち
ハイインピーダンスとなる。このため、切換スイ
ツチ１６がDO３０の試験用に切換えられている
状態で、DI２０を試験するためにコネクタ部１
３をDI２０に接続するという誤つた操作を行な
つても、コモンライン１４すなわち保護ヒユーズ
２１には過電流は流れず、ヒユーズ断となる恐れ
はない。なお、インピーダンス切換回路１７を設
けず、切換スイツチ１６の固定接点１６1側を固
定的に低インピーダンス状態にしておくと（切換
スイツチ１６の切換操作により前記実施例と同様
に共通のテスタでDI２０とDO３０に対する試験
は行なえるものの）、切換スイツチ操作の誤りや、
接続相手を誤つた場合（前記実施例のように切換
スイツチの切換え状態からみてDO３０に接続す
べきところDI２０に接続した場合）にはコモン
ライン１４に過電流が流れてヒユーズ断等の不都
合が生じることになる。
なお、インピーダンス切換回路は前記実施例に
限定されるものではなく、例えばコンパレータに
よつて切換スイツチ１６の固定接点１６1の電位
と基準電位とを比較し、その比較結果に応じてイ
ンピーダンスを切換えるものでもよい。
限定されるものではなく、例えばコンパレータに
よつて切換スイツチ１６の固定接点１６1の電位
と基準電位とを比較し、その比較結果に応じてイ
ンピーダンスを切換えるものでもよい。
以上詳述したように本発明によれば、１台で
DI（デジタル入力装置）およびDO（デジタル出力
装置）いずれの試験も行なえ、しかも操作誤りに
伴う不都合が発生しない、作業性並びに経済性に
優れたデジタル入力／出力用テスタが提供でき
る。
DI（デジタル入力装置）およびDO（デジタル出力
装置）いずれの試験も行なえ、しかも操作誤りに
伴う不都合が発生しない、作業性並びに経済性に
優れたデジタル入力／出力用テスタが提供でき
る。
第１図は本発明のデジタル入力／出力用テスタ
の一実施例を示す回路構成図、第２図および第３
図は上記実施例のテスタをそれぞれデジタル入力
装置、デジタル出力装置に接続した場合を示す図
である。 １０…デジタル入力／出力用テスタ、１３…コ
ネクタ部、１４…コモンライン、１５…シグナル
ライン、１６…切換スイツチ、１７…インピーダ
ンス切換回路、１８…ビツトスイツチ、２０…デ
ジタル入力装置（DI）、２１…ヒユーズ、３０…
デジタル出力装置（DO）、DL…発光ダイオード。
の一実施例を示す回路構成図、第２図および第３
図は上記実施例のテスタをそれぞれデジタル入力
装置、デジタル出力装置に接続した場合を示す図
である。 １０…デジタル入力／出力用テスタ、１３…コ
ネクタ部、１４…コモンライン、１５…シグナル
ライン、１６…切換スイツチ、１７…インピーダ
ンス切換回路、１８…ビツトスイツチ、２０…デ
ジタル入力装置（DI）、２１…ヒユーズ、３０…
デジタル出力装置（DO）、DL…発光ダイオード。
Claims (1)
- １ 信号端子およびコモン端子の対の配列が共通
なデジタル入力装置およびデジタル出力装置のい
ずれにも接続可能な信号ラインおよびコモンライ
ンの対を有するコネクタ部と、第１および第２の
固定接点、並びに可動接点を有し、当該可動接点
が上記コモンラインに接続されている切換スイツ
チと、この切換スイツチが上記第１の固定接点側
に切換えられている場合に上記信号ラインに発光
素子を介して電源を供給する一方、上記切換スイ
ツチが上記第２の固定接点側に切換えられている
場合に上記コモンラインを当該切換えスイツチ並
びに、ビツトスイツチを介して上記信号ラインに
接続する手段と、上記切換スイツチの上記第１の
固定接点、接地間の電圧に応じて当該第１の固定
接点、接地間のインピーダンスを低インピーダン
スまたは高インピーダンスのいずれか一方に切換
える手段とを具備することを特徴とするデジタル
入力／出力用テスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57156154A JPS5944670A (ja) | 1982-09-08 | 1982-09-08 | デジタル入力／出力用テスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57156154A JPS5944670A (ja) | 1982-09-08 | 1982-09-08 | デジタル入力／出力用テスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5944670A JPS5944670A (ja) | 1984-03-13 |
| JPH0334595B2 true JPH0334595B2 (ja) | 1991-05-23 |
Family
ID=15621525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57156154A Granted JPS5944670A (ja) | 1982-09-08 | 1982-09-08 | デジタル入力／出力用テスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944670A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4735177B2 (ja) * | 2005-10-11 | 2011-07-27 | 三菱電機株式会社 | 溶融金属吐出装置及び溶融金属吐出方法並びにバンプ形成方法 |
| KR20110052619A (ko) | 2008-08-14 | 2011-05-18 | 히타치 긴조쿠 가부시키가이샤 | 용융 금속의 공급 파이프, 그 공급 파이프가 내장된 용융 금속의 공급 장치 및 용융 금속의 공급 방법 |
| CN103983882B (zh) * | 2013-02-08 | 2016-12-28 | 施耐德电器工业公司 | 检测数字输入信号线连通性的装置及方法 |
-
1982
- 1982-09-08 JP JP57156154A patent/JPS5944670A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5944670A (ja) | 1984-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011741B1 (ko) | 네트워크 인터페이스 | |
| JP3332919B2 (ja) | 回線インターフェース回路および回線インターフェース回路のテスト方法 | |
| EP0651513A1 (en) | Integrated circuit with bidirectional pin | |
| JPH0334595B2 (ja) | ||
| CN214122434U (zh) | 具有电路控制装置的电路状态的检测电路及电路系统 | |
| US6680641B1 (en) | Bidirectional bipolar transistor switch arrangement | |
| US4005365A (en) | Voltage comparator and indicating circuit | |
| JP2001128370A (ja) | 電源逆接続保護回路 | |
| JPH0442781Y2 (ja) | ||
| US5936389A (en) | Terminating resistance circuit | |
| JPH06500675A (ja) | 負荷回路の断線を検出する手段を備える回路装置 | |
| CN215009585U (zh) | 一种弹簧式触点保护电路 | |
| AU708184B2 (en) | Probe for fault actuation devices | |
| US20030034771A1 (en) | Low-leakage automatic test equipment active load | |
| KR0183496B1 (ko) | 신호라인 단락 감지회로 | |
| US6204702B1 (en) | Arrangement for supplying circuits with direct currents | |
| JP4102615B2 (ja) | 信号灯断芯検知回路 | |
| JPS60177275A (ja) | 配線導通試験回路 | |
| KR900000468Y1 (ko) | 전원의 극성 점검 및 절환회로 | |
| JPH06350092A (ja) | Ｍｏｓパワーデバイス用高信頼性集積回路構造 | |
| KR200143128Y1 (ko) | 과전류 보호 회로 | |
| KR900006713Y1 (ko) | 뮤팅신호 출력회로 | |
| KR20000034530A (ko) | 반도체 장치를 테스트하기 위한 퍼포먼스 보드 | |
| JPH065241B2 (ja) | 導通／絶縁試験機 | |
| JPH0422313Y2 (ja) |