JPH0442838B2 - - Google Patents
Info
- Publication number
- JPH0442838B2 JPH0442838B2 JP62197726A JP19772687A JPH0442838B2 JP H0442838 B2 JPH0442838 B2 JP H0442838B2 JP 62197726 A JP62197726 A JP 62197726A JP 19772687 A JP19772687 A JP 19772687A JP H0442838 B2 JPH0442838 B2 JP H0442838B2
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- resistance layer
- lands
- solder
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、IC部品のようにリード端子間の間
隔が非常に狭い電子部品を半田付けによつて絶縁
基板に取付けるのに適した電子部品の取付方法に
関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides an electronic component suitable for attaching an electronic component such as an IC component with a very narrow gap between lead terminals to an insulating substrate by soldering. This relates to the installation method.
[従来の技術]
銅箔やメツキ等によつて導電体パターンが形成
された絶縁基板(以下プリント配線板と言う。)
りリード端子間の間隔が狭い電子部品を取付ける
場合、リード端子が半田付けされる導電体パター
ンの半田付けランド間の間隔は非常に狭くなる。
隣接するランド間の間隔(ランド間隔)が狭くな
ると、半田付着を防止するソルダレジストと呼ば
れる半田付抵抗層をランド間に形成しても、半田
付抵抗層を乗り越えて隣接するランドまで延び、
しばしば半田によるランド間の橋絡が発生するよ
うになる。[Prior art] An insulating substrate (hereinafter referred to as a printed wiring board) on which a conductive pattern is formed using copper foil, plating, etc.
When mounting an electronic component with narrow spacing between lead terminals, the spacing between soldering lands of the conductor pattern to which the lead terminals are soldered becomes very narrow.
When the distance between adjacent lands (land spacing) becomes narrower, even if a soldering resistive layer called solder resist is formed between the lands to prevent solder adhesion, the soldering resistive layer will extend over the soldering resistive layer to the adjacent land.
Bridging between lands often occurs due to solder.
そこで従来から、このような半田による橋絡を
防止するための技術が種々提案されている。例え
ば特公昭54−41102号公報に示される技術では、
ランド間に形成されたソルダレジストからなる第
1の半田付抵抗層の上に更に橋絡防止用の第2の
半田付抵抗層を形成して壁を作ることにより、半
田が容易に隣接するランドに延びないようにして
いる。また特開昭62−114293号公報には、ランド
間隔の狭い部分に、ソルダレジストを介さずに直
接橋絡防止用の半田付抵抗層を形成して壁を作る
技術が開示されている。 Therefore, various techniques have been proposed to prevent such bridging caused by solder. For example, in the technology shown in Japanese Patent Publication No. 54-41102,
By forming a wall by forming a second soldering resistance layer for preventing bridging on the first soldering resistance layer made of solder resist formed between the lands, solder can easily connect the adjacent lands. I try not to let it get too long. Further, Japanese Patent Application Laid-open No. 114293/1983 discloses a technique for forming walls by directly forming a soldering resistive layer for preventing bridging, without using a solder resist, in areas where the land spacing is narrow.
第4図には、前者の従来技術を用いて例えば
IC部品のリード端子を半田付けした場合の状態
を示してある。同図において、1は絶縁基板、2
は基板1を貫通するスルーホール、3はIC部品
のリード端子である。4は基板1の一方の上面に
スルーホールの一方の開口部を囲むようにして形
成された環状の半田付けランドである。図示して
いないがこのランド4には印刷配線パターンが接
続されており、ランド4と配線パターンとにより
導電体パターンが形成されている。5はランド4
とランド4との間及び半田付けの不要な部分に形
成された、ソルダレジストからなる第1の半田付
抵抗層であり、6はランド間隔の狭い部分に形成
されて半田の乗り越えを防止する第2の半田付抵
抗層である。そして7は、溶融半田槽や噴流式半
田槽に、導電体パターンが形成された面を浸漬す
ることにより付けられて、リード端子3とランド
4との間を電気的、機械的に結合する半田であ
る。 FIG. 4 shows an example using the former conventional technology.
This shows the state when the lead terminals of IC components are soldered. In the figure, 1 is an insulating substrate, 2
1 is a through hole passing through the board 1, and 3 is a lead terminal of an IC component. Reference numeral 4 denotes an annular soldering land formed on one upper surface of the substrate 1 so as to surround one opening of the through hole. Although not shown, a printed wiring pattern is connected to this land 4, and a conductor pattern is formed by the land 4 and the wiring pattern. 5 is land 4
6 is a first soldering resistance layer made of solder resist formed between the land 4 and the part where soldering is not required, and 6 is a first soldering resistance layer formed in the part where the land interval is narrow to prevent the solder from crossing over. This is the soldering resistance layer of No. 2. 7 is solder that is applied by dipping the surface on which the conductive pattern is formed in a molten solder tank or a jet solder tank, and electrically and mechanically connects the lead terminal 3 and the land 4. It is.
実際に第2の半田付抵抗層6を第1の半田付抵
抗層5上に重ねて正確に印刷することは難しく、
印刷ズレが生じることも多々ある。また半田槽の
半田の量及び粘性並びにフラツクスの性質も常に
一定ではなく、常時第2の半田付抵抗層6で仕切
られた領域内に半田を止めておくことは難しい。
例えば印刷ズレにより第2の半田付抵抗層6がラ
ンド4上に大幅に重なるように印刷されると、半
田付抵抗層6がリード端子3に近付き過ぎて、符
号7′で示すように半田が第2の半田付抵抗層6
の上面まで付着することがある。また半田の粘性
が高すぎる場合にも、符号7″で示すように半田
が第2の半田付抵抗層6の上面まで付着すること
があり、最悪の場合には完全短絡が発生すること
もある。更に半田が第2の半田付抵抗層6で仕切
られた領域内に止まつたとしても、半田付けの際
に発生するフラツクス残査が符号8で示すように
第2の半田付抵抗層6の上まで延びることもあ
る。更に符号9で示すように、抵抗層6上に半田
粒が残ることもある。このように余分な半田7′,
7″,9やフラツクス残査8が第2の半田付抵抗
層6の上に残ると、リード端子間の絶縁距離が短
くなる。余分な半田7′,7″,9が付着した場合
に、絶縁距離が短くなるのは当然のことである
が、フラツクス残査8が残つた場合にも、絶縁距
離が短くなる。これはフラツクス残査は本来非導
電性であるが、フラツクス残査の中にハンダの成
分が残ることがあり、温度が上昇する部分に残つ
たフラツクス残査は、軟化してその範囲が徐々に
拡がる傾向にあるからである。したがつて、製品
の信頼性を向上させるためには、半田付け工程の
後に、不必要な半田やフラツクス残査を洗浄等の
面倒な工程によつて除去する必要があつた。しか
しながら、洗浄液を用いてフラツクス残査を除去
すると、洗浄液によつて導電体パターンと基板と
の間の接着強度を低下させたり、電子部品や絶縁
基板に化学的及び物理的な劣化を与えることが多
いため、一般的には半田付け工程の後に洗浄を行
なうことは希であつた。そのため、長期の使用の
間に絶縁耐力が低下したり、ゴミやホコリが抵抗
層上に付着するとリード端子間の短絡が発生する
こともあり、信頼性に欠けるという問題があつ
た。 In reality, it is difficult to accurately print the second soldering resistance layer 6 on top of the first soldering resistance layer 5.
Printing misalignment often occurs. Further, the amount and viscosity of the solder in the solder tank and the properties of the flux are not always constant, and it is difficult to keep the solder always within the area partitioned by the second soldering resistance layer 6.
For example, if the second soldering resistive layer 6 is printed so as to largely overlap the land 4 due to printing misalignment, the soldering resistive layer 6 will come too close to the lead terminal 3, and the solder will spread as shown at 7'. Second soldering resistance layer 6
It may even adhere to the top surface. Also, if the viscosity of the solder is too high, the solder may adhere to the top surface of the second soldering resistance layer 6 as shown by 7'', and in the worst case, a complete short circuit may occur. Furthermore, even if the solder stays within the area partitioned by the second soldering resistive layer 6, the flux residue generated during soldering will spread over the second soldering resistive layer 6 as shown by reference numeral 8. Furthermore, as shown by reference numeral 9, solder grains may remain on the resistive layer 6. In this way, excess solder 7',
If excess solder 7'', 9 and flux residue 8 remain on the second soldering resistance layer 6, the insulation distance between the lead terminals becomes short. It is a matter of course that the insulation distance is shortened, but the insulation distance is also shortened if the flux residue 8 remains. This is because flux residue is originally non-conductive, but solder components may remain in flux residue, and flux residue remaining in areas where the temperature rises will soften and gradually expand. This is because it tends to spread. Therefore, in order to improve the reliability of the product, it has been necessary to remove unnecessary solder and flux residues by a troublesome process such as cleaning after the soldering process. However, if flux residue is removed using a cleaning solution, the cleaning solution may reduce the adhesive strength between the conductor pattern and the substrate, or cause chemical and physical deterioration to electronic components and insulating substrates. Generally, cleaning is rarely performed after the soldering process. Therefore, during long-term use, the dielectric strength decreases, and if dirt or dust adheres to the resistance layer, short circuits may occur between the lead terminals, resulting in a lack of reliability.
そこでこのような問題を解決するために、特開
昭57−87195号公報に示されるように、前述の第
2の半田付抵抗層に代えて剥離可能な第2の半田
付抵抗層を用い、半田付け後に第2の半田付抵抗
層を剥離する方法が提案された。該公報に示され
た方法では、第1の半田付抵抗層を形成するため
に用いたマスクと同じマスクを用いて剥離可能な
第2の半田付抵抗層を形成する。このように剥離
可能な第2の半田付抵抗層を用いて、半田付け後
に第2の半田付抵抗層を剥離すれば、ランド間の
絶縁距離を短くする不要な物質(半田やフラツク
ス残査)を簡単に除去することができる。 Therefore, in order to solve this problem, as shown in Japanese Patent Application Laid-Open No. 57-87195, a removable second solder resistive layer is used in place of the second solder resistive layer described above, A method has been proposed in which the second soldering resistance layer is peeled off after soldering. In the method disclosed in this publication, a second removable solder resistor layer is formed using the same mask used to form the first solder resistor layer. By using a removable second soldering resistance layer in this way and peeling off the second soldering resistance layer after soldering, unnecessary substances (solder and flux residue) that shorten the insulation distance between lands can be removed. can be easily removed.
[発明が解決しようとする課題]
しかしながら剥離可能な第2の半田付抵抗層を
第1の半田付抵抗層を形成するマスクと同じマス
クを用いて形成すると次のような問題が生じる。[Problems to be Solved by the Invention] However, if the peelable second soldering resistance layer is formed using the same mask as the mask used to form the first soldering resistance layer, the following problem occurs.
同じマスクを用いると実質的に剥離可能な第
2の半田付抵抗層は第1の半田付抵抗層の上に
のみ位置することになる。剥離可能な第2の半
田付抵抗層は剥離しやすい性質を有しているも
のの、銅箔等からなる半田付けランド上に位置
する場合と絶縁樹脂からなる第1の半田付抵抗
層上に位置する場合とでは、第1の半田付抵抗
層上に位置する場合の方が剥がれにくい。この
原因は半田付けランドと第1の半田付抵抗層の
表面粗さを比べると、第1の半田付抵抗層の表
面の方が粗く、第2の半田付抵抗層の密着強度
が高くなることと、両抵抗層の材料に関係があ
るものと推測される。半田付けランド間の間隔
が広い場合には、ランド間に位置する第2の半
田付抵抗層の幅も広くなるため、第1の半田抵
抗層と第2の半田付抵抗層との間の密着力が多
少高くなつても、第2の半田付抵抗層を剥離す
ることは容易である。しかしながらランド間隔
が狭くなると、ランド間に位置する第2の半田
付抵抗層の幅が狭くなり、第1の半田付抵抗層
と第2の半田付抵抗層との間の密着力が大きい
ことが原因となつて、第2の半田付抵抗層をス
ムーズに剥離させることができなくなる問題が
ある。 Using the same mask, the second solder resistive layer, which is substantially removable, will be located only on top of the first solder resistive layer. Although the peelable second soldering resistance layer has the property of being easy to peel, it can be placed on a soldering land made of copper foil or the like, or placed on a first soldering resistance layer made of an insulating resin. It is less likely to peel off when it is located on the first soldering resistance layer. The reason for this is that when comparing the surface roughness of the soldering land and the first soldering resistance layer, the surface of the first soldering resistance layer is rougher, and the adhesion strength of the second soldering resistance layer is higher. It is presumed that this is related to the materials of both resistance layers. When the distance between soldering lands is wide, the width of the second soldering resistive layer located between the lands also becomes wide, so that the close contact between the first soldering resistive layer and the second soldering resistive layer is reduced. Even if the force is somewhat high, it is easy to peel off the second soldering resistance layer. However, when the land spacing becomes narrower, the width of the second soldering resistance layer located between the lands becomes narrower, and the adhesion between the first soldering resistance layer and the second soldering resistance layer becomes larger. As a result, there is a problem in that the second soldering resistance layer cannot be peeled off smoothly.
同じマスクを用いると、ランド間隔が広くて
本来第2の半田付抵抗層が不要な部分にまで第
2の半田付抵抗層を形成することになり、第2
の半田付抵抗層を作るための材料が無駄になる
問題が生じる上、不要な剥離作業が増える問題
が生じる。 If the same mask is used, the second soldering resistive layer will be formed even in areas where the land spacing is wide and the second soldering resistive layer is not required.
There is a problem in that the material for making the soldering resistive layer is wasted, and there is also a problem in that unnecessary peeling operations are increased.
第2の半田付抵抗層を形成する樹脂塗料は、
表面張力との関係から塗着幅が狭くなるほど厚
みが薄くなる性質を有している。したがつてラ
ンド間隔が狭くなると第1の半田付抵抗層の幅
が狭くなり、その結果第2の半田付抵抗体の幅
も狭くなり且つ厚みも薄くなつて、第2の半田
付抵抗体の橋絡防止機能が低下する問題があ
る。 The resin paint forming the second soldering resistance layer is
Due to its relationship with surface tension, it has the property that the narrower the coating width, the thinner the thickness. Therefore, when the land spacing becomes narrower, the width of the first soldering resistor layer becomes narrower, and as a result, the width and thickness of the second soldering resistor become narrower, and the thickness of the second soldering resistor becomes smaller. There is a problem that the bridging prevention function deteriorates.
本発明の目手は、第2の半田付抵抗層を確実に
剥離することができ、しかも材料を無駄にせず且
つ無駄な剥離作業を必要としない電子部品の取付
方法を提供することにある。 The purpose of the present invention is to provide a method for attaching electronic components that can reliably peel off the second soldering resistance layer without wasting material or requiring unnecessary peeling work.
[課題を解決するための手段]
本発明では、剥離可能な第2の半田付抵抗層を
ランド間隔の狭い複数の半田付けランド間に該半
田付けランドの一部と重なるように形成する。[Means for Solving the Problems] In the present invention, a peelable second soldering resistance layer is formed between a plurality of soldering lands having narrow land intervals so as to overlap with a part of the soldering lands.
[作用]
剥離可能な第2の半田付抵抗層が半田付けラン
ドに重なつている部分は、第1の半田付抵抗層と
重なつている部分より容易に第2の半田付抵抗層
が剥離する。そのためランド間隔の狭い半田付け
ランド間に形成される剥離可能な第2の半田付抵
抗層の部分を剥離する場合も、まず半田付けラン
ドの一部と重なつている部分から剥離が始まり、
その剥離が第1の半田付抵抗層と重なつている部
分の剥離を助長し、第2の半田付抵抗層を容易に
剥離できる。したがつて従来と比べて第2の半田
付抵抗層の剥離をスムーズに行える。[Function] The part where the peelable second soldering resistance layer overlaps the soldering land is more easily peeled off than the part where it overlaps with the first soldering resistance layer. do. Therefore, when peeling off the part of the peelable second soldering resistance layer formed between the soldering lands with narrow land spacing, the peeling first starts from the part that overlaps with a part of the soldering land.
The peeling promotes peeling of the portion overlapping with the first soldering resistance layer, and the second soldering resistance layer can be easily peeled off. Therefore, the second soldering resistance layer can be peeled off more smoothly than in the past.
また本発明においては、本来第2の半田付抵抗
層を必要とするランド間隔の狭い複数の半田付け
ランド間に剥離可能な第2の半田付抵抗層を形成
するだけで、第1の半田付抵抗層の上に第2の半
田付抵抗層を全て形成しないため、第2の半田付
抵抗層の材料が無駄にならず、しかも無駄な剥離
作業が不要になる利点がある。 Further, in the present invention, by simply forming a removable second soldering resistance layer between a plurality of soldering lands with narrow land intervals that originally require a second soldering resistance layer, the first soldering resistance layer can be easily removed. Since the second soldering resistance layer is not entirely formed on the resistance layer, there is an advantage that the material of the second soldering resistance layer is not wasted and unnecessary peeling work is not required.
更にランド間隔が狭くなつても、半田付けラン
ドに重なつている分、ランド間の第2の半田付抵
抗層の幅を広くすることができるため、その部分
厚みを厚くして第2の半田付抵抗層の橋絡防止機
能の低下を抑制できる利点がある。 Furthermore, even if the spacing between the lands becomes narrower, the width of the second soldering resistance layer between the lands can be increased by the amount that overlaps with the soldering lands, so the thickness of that part can be increased and the second soldering resistance layer can be made wider. This has the advantage of suppressing deterioration of the bridging prevention function of the resistive layer.
[実施例]
以下図面を参照して、本発明の実施例を詳細に
説明する。[Examples] Examples of the present invention will be described in detail below with reference to the drawings.
第1図には、本発明の方法の一実施例を実施す
る場合の、工程の一態様が示してある。なお第1
図において、第4図に示した従来の技術と異なる
のは、第2の半田付抵抗層6の代わりに剥離可能
な橋絡防止用の第2の半田付抵抗層10を半田付
けランド4の一部と重なるように設けている点で
あり、本発明の方法では半田付け工程の後に半田
付抵抗層10を剥離する。剥離可能な橋絡防止用
の半田付抵抗層10を形成するため材料として
は、公知の剥離可能な樹脂を用いるこができる。
例えば、ビニール型樹脂55wt%にエステル系可
塑材42wt%と顔料3wt%とを混ぜて構成される
「ピルコート」の商標で販売されている熱硬化型
の可剥性ソルダレジストを用いることができる。 FIG. 1 shows one aspect of the process when carrying out an embodiment of the method of the invention. Note that the first
In the figure, the difference from the conventional technique shown in FIG. In the method of the present invention, the soldering resistance layer 10 is peeled off after the soldering process. As a material for forming the peelable soldering resistance layer 10 for preventing bridging, a known peelable resin can be used.
For example, a thermosetting peelable solder resist sold under the trademark "Pillcoat", which is made by mixing 55 wt% of vinyl resin, 42 wt% of ester plasticizer, and 3 wt% of pigment, can be used.
以下第1図を参照して、本発明の一実施例の工
程を説明する。まず、プリント配線板の製造工程
について説明する。片面銅箔の絶縁基板1をエツ
チングして、所定の導電体パターンを形成し、次
にドリル等を用いつてスルーホール2を形成す
る。そしてスクリーン印刷によりソルダ−レジス
トをランド4,4間及び半田が付着してはならな
い部分に塗布して、第1の半田付抵抗層5を形成
する。所定の乾燥工程を経た後、所定の粘性の可
塑性ソルダレジストを100メツシユ以下のスクリ
ーンを用いてランド間隔の狭い部分(例えば0.5
mm以下の間隔の部分)に印刷塗布して、膜厚150
〜200μmの剥離可能な橋絡防止用の半田付抵抗
層10を形成する。そして140°〜150°の恒温槽に
基板を入れて所定時間加熱して半田付抵抗層10
を硬化させる。半田付抵抗層10は、ランド4の
上に一部重なるようにして形成する。これは半田
付抵抗層10の厚みを少しでも厚くすることがで
き、また後の剥離工程において少しでも容易に剥
離できるようにするために、半田付抵抗層10の
幅寸法を大きくするためである。 The steps of an embodiment of the present invention will be described below with reference to FIG. First, the manufacturing process of the printed wiring board will be explained. An insulating substrate 1 made of copper foil on one side is etched to form a predetermined conductor pattern, and then through holes 2 are formed using a drill or the like. Then, by screen printing, a solder resist is applied between the lands 4 and to areas where solder is not to be attached, thereby forming the first soldering resistance layer 5. After passing through a prescribed drying process, apply a plastic solder resist of a prescribed viscosity to areas with narrow land spacing (e.g. 0.5
The film thickness is 150 mm.
A peelable soldering resistance layer 10 for preventing bridging with a thickness of ~200 μm is formed. Then, the board is placed in a constant temperature oven at 140° to 150° and heated for a predetermined time to form a soldered resistor layer 10.
harden. The soldering resistance layer 10 is formed so as to partially overlap the land 4. This is to increase the width of the soldering resistive layer 10 so that the thickness of the soldering resistive layer 10 can be increased as much as possible, and it can be peeled off as easily as possible in the subsequent peeling process. .
プリント配線板への電子部品のリード端子3の
取付けは次のようにして行う。まずプリント配線
板のスルーホール2に電子部品のリード端子3を
挿入し、例えばリフロソルダリングを用いて半田
付けを行い、リード端子3の端部とランド4との
間に半田7を付着させる。この半田付け工程にお
いては、例えば符号7′で示すように半田付抵抗
層10の上まで半田が乗ることもあるし、また符
号9で示すように半田付抵抗層10の上に半田粒
が付着することもある。また符号8で示したよう
にフラツクス残査が大量に残ることもある。 The lead terminals 3 of the electronic components are attached to the printed wiring board in the following manner. First, the lead terminal 3 of the electronic component is inserted into the through hole 2 of the printed wiring board, and soldering is performed using, for example, reflow soldering, so that the solder 7 is attached between the end of the lead terminal 3 and the land 4. In this soldering process, the solder may reach the top of the soldering resistive layer 10 as shown by the symbol 7', or the solder grains may adhere to the soldering resistive layer 10 as shown by the symbol 9. Sometimes I do. Further, as shown by reference numeral 8, a large amount of flux residue may remain.
そこで半田付け工程の後に、本発明の方法では
橋絡防止用の半田付抵抗層10を剥離する工程を
実施する。半田付抵抗層10を剥離する場合に
は、通常はピンセツトまたは手で剥離する。但
し、余分な半田の量が多い場合には、剥離し難い
こともあるが、その場合には半田ごて等を用いて
余分な半田を切断または溶融させながら半田付抵
抗層10を剥離する。 Therefore, after the soldering process, in the method of the present invention, a process of peeling off the soldering resistance layer 10 for preventing bridging is performed. When the soldering resistive layer 10 is peeled off, it is usually peeled off with tweezers or by hand. However, if there is a large amount of excess solder, it may be difficult to peel it off, but in that case, the soldering resistive layer 10 is peeled off while cutting or melting the excess solder using a soldering iron or the like.
第2図には、橋絡防止用の半田付抵抗層10を
形成するにあたつて、その周囲に枠部11を形成
する場合の好ましくない例を示してある。この図
に示すように、半田付けランド4を避けて枠部1
1及び半田付抵抗層10を形成すると本発明の効
果は得られないので、枠部11を形成する場合に
は、図1に示した半田付抵抗層10と同様に、ラ
ンド4の一部と重なるようにするのが好ましい。
この枠部11は、橋絡防止用の抵抗層10の幅寸
法を小さくした場合でも、抵抗層10にある程度
多きな力を加えるこができるようにして、剥離を
容易にするためのものである。特に枠部11を指
でつまめる程度の大きさにすれば、簡単に半田付
抵抗層10を剥離することができる。この例のよ
うに、半田付抵抗層10を直線パターンで形成す
れば、印刷ズレを少なくすることができる。 FIG. 2 shows an undesirable example in which a frame portion 11 is formed around the soldering resistance layer 10 for preventing bridging. As shown in this figure, avoid the soldering land 4 and
1 and the soldering resistance layer 10, the effect of the present invention cannot be obtained. Therefore, when forming the frame portion 11, it is necessary to form a part of the land 4 and the soldering resistance layer 10 as shown in FIG. It is preferable that they overlap.
This frame portion 11 is provided so that even when the width dimension of the resistance layer 10 for preventing bridging is made small, a certain amount of force can be applied to the resistance layer 10 to facilitate peeling. . In particular, if the frame portion 11 is made large enough to be pinched with fingers, the soldering resistance layer 10 can be easily peeled off. If the soldering resistance layer 10 is formed in a linear pattern as in this example, printing misalignment can be reduced.
また第3図は、半田付抵抗層10の他のパター
ンの一例を示している。なおこの図では、半田付
抵抗層10の下に第1の半田付抵抗層5を設けて
おらず、また半田抵抗層10がランド4と重なつ
ていないが、このパターンを本発明に適用する場
合には、半田付抵抗層10の下に第1の半田付抵
抗層5を設け且つ半田抵抗層10の一部をランド
4と重ねる必要がある。 Further, FIG. 3 shows an example of another pattern of the soldering resistance layer 10. In this figure, the first soldering resistive layer 5 is not provided under the soldering resistive layer 10, and the soldering resistive layer 10 does not overlap with the lands 4, but this pattern is applied to the present invention. In this case, it is necessary to provide the first soldering resistive layer 5 under the soldering resistive layer 10 and to overlap a part of the soldering resistive layer 10 with the land 4.
[発明の効果]
本発明のように、剥離可能な第2の半田付抵抗
層をランド間隔の狭い複数の半田付けランド間に
該半田付けランドの一部と重なるように形成する
と下記の優れた効果を得ることができる。[Effects of the Invention] When the peelable second soldering resistance layer is formed between a plurality of soldering lands with narrow land intervals so as to overlap with a part of the soldering lands as in the present invention, the following excellent effects can be achieved. effect can be obtained.
(1) ランド間隔の狭い半田付けランド間に形成さ
れる剥離可能な第2の半田付抵抗層の部分を剥
離する場合も、まず半田付けランドの一部と重
なつている部分から剥離が始まり、その剥離が
第1の半田付抵抗層と重なつている部分の剥離
を助長するため、第2の半田付抵抗層を容易に
剥離でき、従来と比べて第2の半田付抵抗層の
剥離をスムーズに行える。(1) When peeling off the part of the peelable second soldering resistor layer formed between soldering lands with narrow land spacing, peeling first starts from the part that overlaps with a part of the soldering land. Since the peeling promotes peeling of the portion overlapping with the first soldering resistive layer, the second soldering resistive layer can be easily peeled off, and the peeling of the second soldering resistive layer is faster than in the past. can be done smoothly.
(2) 本来第2の半田付抵抗層を必要とするランド
間隔の狭い複数の半田付けランド間に剥離可能
な第2の半田付抵抗層を形成するだけで、第1
の半田付抵抗層の上に第2の半田付抵抗層を全
て形成しないため、第2の半田付抵抗層の材料
が無駄にならず、しかも無駄な剥離作業が不要
になる利点がある。(2) By simply forming a removable second soldering resistance layer between a plurality of soldering lands with narrow land spacing that originally required a second soldering resistance layer, the first
Since the second soldering resistive layer is not entirely formed on the soldering resistive layer, there is an advantage that the material of the second soldering resistive layer is not wasted and unnecessary peeling work is not required.
(3) ランド間隔が狭くなつても、半田付けランド
に重なつている分、ランド間の第2の半田付抵
抗層の幅を広くすることができるため、その部
分の厚みを厚くして第2の半田付抵抗層の橋絡
防止機能の低下を抑制できる利点がある。(3) Even if the spacing between the lands becomes narrower, the width of the second soldering resistance layer between the lands can be increased by the amount that overlaps with the soldering lands, so the thickness of that part can be increased to increase the width of the second soldering resistance layer between the lands. This has the advantage of suppressing the deterioration of the bridging prevention function of the soldering resistance layer No. 2.
第1図は本発明の方法を実施する場合の一工程
の一例を示す断面図、第2図及び第3図は剥離可
能な半田付抵抗層の他のパターンを示す平面図、
第4図は従来の技術を示す断面図である。
1……絶縁基板、2……スルーホール、3……
リード端子、4……ランド、5……第1の半田付
抵抗層、6……第2の半田付抵抗層、7,7′,
7″,9……半田、8……フラツクス残査、10
……剥離可能な第2の半田付抵抗層。
FIG. 1 is a cross-sectional view showing an example of a step when carrying out the method of the present invention, FIGS. 2 and 3 are plan views showing other patterns of a removable solderable resistance layer,
FIG. 4 is a sectional view showing a conventional technique. 1...Insulating board, 2...Through hole, 3...
Lead terminal, 4... Land, 5... First soldering resistance layer, 6... Second soldering resistance layer, 7, 7',
7″, 9…Solder, 8…Flux residue, 10
...Peelable second solder resistive layer.
Claims (1)
ように複数の半田付けランドが形成され且つ各半
田付けランド間に第1の半田付抵抗層が形成され
た絶縁基板の前記半田付抵抗層の上に剥離可能な
橋絡防止用の第2の半田付抵抗層を形成し、 前記絶縁基板の前記半田付けランドが形成され
た面から端部が突出するように電子部品のリード
端子を前記複数のスルーホールに挿入し、 前記リード端子の前記端部を前記半田付けラン
ドに半田付けし、 半田付け後に剥離可能な前記第2の半田付抵抗
層を剥離することにより前記絶縁基板に電子部品
を取付ける方法において、 剥離可能な前記第2の半田付抵抗層をランド間
隔の狭い複数の半田付けランド間に該半田付けラ
ンドの一部と重なるように形成することを特徴と
する電子部品の取付方法。 2 前記第2の半田付抵抗層は前記複数の半田付
けランドの間の部分から外れた位置に面積の大き
な部分を有する特許請求の範囲第1項に記載の電
子部品の取付方法。[Scope of Claims] 1. The solder of the insulating substrate in which a plurality of soldering lands are formed so as to respectively surround the openings of a plurality of through holes, and a first soldering resistance layer is formed between each soldering land. A second soldering resistance layer for bridging prevention that is peelable is formed on the bonding resistance layer, and the leads of the electronic component are arranged so that the ends thereof protrude from the surface of the insulating substrate on which the soldering lands are formed. Inserting terminals into the plurality of through holes, soldering the end portions of the lead terminals to the soldering lands, and peeling off the second soldering resistance layer, which can be peeled off after soldering, to the insulating substrate. A method for attaching an electronic component to an electronic device, characterized in that the second removable soldering resistance layer is formed between a plurality of soldering lands with narrow land intervals so as to overlap with a part of the soldering lands. How to install parts. 2. The method of attaching an electronic component according to claim 1, wherein the second soldering resistance layer has a large area portion located away from a portion between the plurality of soldering lands.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19772687A JPS6441299A (en) | 1987-08-07 | 1987-08-07 | Method of mounting electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19772687A JPS6441299A (en) | 1987-08-07 | 1987-08-07 | Method of mounting electronic component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6441299A JPS6441299A (en) | 1989-02-13 |
| JPH0442838B2 true JPH0442838B2 (en) | 1992-07-14 |
Family
ID=16379324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19772687A Granted JPS6441299A (en) | 1987-08-07 | 1987-08-07 | Method of mounting electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6441299A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787195A (en) * | 1980-11-20 | 1982-05-31 | Kenwood Corp | Printed circuit |
-
1987
- 1987-08-07 JP JP19772687A patent/JPS6441299A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6441299A (en) | 1989-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3786172A (en) | Printed circuit board method and apparatus | |
| CN101431861B (en) | printed circuit board | |
| JPH01300588A (en) | Printed wiring board and method of soldering the same | |
| JPH1093228A (en) | Printed circuit board and its manufacture | |
| JPH0442838B2 (en) | ||
| JPH05129759A (en) | Method for manufacturing printed wiring board | |
| JPH08228066A (en) | Electronic component mounting board and manufacturing method thereof | |
| JPH07235762A (en) | Method for soldering printed wiring board | |
| CA1054259A (en) | Printed circuit board carrying protective mask having improved adhesion | |
| JPS5853890A (en) | Method of soldering electronic part | |
| EP0282638A2 (en) | Printing ink for solder resist in printed circuit board | |
| JP2682118B2 (en) | Manufacturing method of printed wiring board | |
| JPH08213747A (en) | Mounting method for surface mount components | |
| JPH06206303A (en) | Cream solder coating device | |
| JPS61172395A (en) | Mounting of electronic components | |
| JPH11145607A (en) | Method of forming soldered resist film on printed circuit board and printed circuit board manufactured there by | |
| JP2851710B2 (en) | How to mount chip components | |
| JPS5849653Y2 (en) | printed wiring board | |
| JPH04196191A (en) | Printed board | |
| JPH04313294A (en) | Soldering method for printed wiring board | |
| JP2000244104A (en) | Structure for preventing flow of coating agent for board | |
| JPH07304Y2 (en) | Mask for solder paste printing | |
| JPH0430494A (en) | Printed wiring board and manufacture thereof | |
| JP2603863B2 (en) | Printed wiring board | |
| JPS5882596A (en) | Printed circuit board |