JPH0442868B2 - - Google Patents
Info
- Publication number
- JPH0442868B2 JPH0442868B2 JP56196125A JP19612581A JPH0442868B2 JP H0442868 B2 JPH0442868 B2 JP H0442868B2 JP 56196125 A JP56196125 A JP 56196125A JP 19612581 A JP19612581 A JP 19612581A JP H0442868 B2 JPH0442868 B2 JP H0442868B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- output
- microcomputer
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/75—Circuitry for compensating brightness variation in the scene by influencing optical camera components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
この発明は、ビデオカメラ、例えばデイジタル
ビデオカメラに関する。
ビデオカメラに関する。
従来のビデオカメラのオートアイリス調整は、
第１図に示す構成によつて行なわれていた。同図
において、１は例えばCCDからなる撮像素子、
２がアイリス装置であり、撮像素子１からの出力
がアンプ３及びAGC回路４を介して出力端子５
に導かれる。アイリス装置２は、モータなどによ
つて構成され、アイリスコントロール信号に応じ
たアイリスが自動的に設定されるようになされて
いる。これと共に、AGC回路４の出力がゲート
回路６を介してピーク検波回路７に供給され、こ
のピーク検波回路７の出力によつてアイリス装置
２ＡとAGC回路４とが制御される。ゲート回路
６に対してゲートパルス発生器８から第２図に示
すように、１フイールド（1V）期間の1/3程度の
ゲートオフの期間を生じさせるゲートパルスが供
給される。
第１図に示す構成によつて行なわれていた。同図
において、１は例えばCCDからなる撮像素子、
２がアイリス装置であり、撮像素子１からの出力
がアンプ３及びAGC回路４を介して出力端子５
に導かれる。アイリス装置２は、モータなどによ
つて構成され、アイリスコントロール信号に応じ
たアイリスが自動的に設定されるようになされて
いる。これと共に、AGC回路４の出力がゲート
回路６を介してピーク検波回路７に供給され、こ
のピーク検波回路７の出力によつてアイリス装置
２ＡとAGC回路４とが制御される。ゲート回路
６に対してゲートパルス発生器８から第２図に示
すように、１フイールド（1V）期間の1/3程度の
ゲートオフの期間を生じさせるゲートパルスが供
給される。
上述のアイリスコントロールと同様のことは、
デイジタルビデオカメラに対しても適用でき、第
２図に示すゲートパルスに相当するデータとカメ
ラ出力とを乗算し、その出力のピーク値或いは平
均値を求め、これによつてアイリス装置をコント
ロールすれば良い。しかし、そのためには、１画
面分のデータを加算する必要があり、その加算結
果のビツト数が多くなり、ハードウエアが大規模
になる欠点がある。また、マイコンで処理できれ
ば、回路規模を小さくできるが、マイコンのデー
タ処理のスピードがビデオデータの伝送レイトに
比べて遅いので、上述のようなゲート及びピーク
検出（又は平均値検出）の処理は不可能である。
デイジタルビデオカメラに対しても適用でき、第
２図に示すゲートパルスに相当するデータとカメ
ラ出力とを乗算し、その出力のピーク値或いは平
均値を求め、これによつてアイリス装置をコント
ロールすれば良い。しかし、そのためには、１画
面分のデータを加算する必要があり、その加算結
果のビツト数が多くなり、ハードウエアが大規模
になる欠点がある。また、マイコンで処理できれ
ば、回路規模を小さくできるが、マイコンのデー
タ処理のスピードがビデオデータの伝送レイトに
比べて遅いので、上述のようなゲート及びピーク
検出（又は平均値検出）の処理は不可能である。
この発明は、デイジタルビデオカメラの出力を
マイコンのような小規模なハードウエアで処理す
ることによつてアイリスコントロールや、ゲイン
コントロールのための制御信号を発生することが
できるようにしたものである。
マイコンのような小規模なハードウエアで処理す
ることによつてアイリスコントロールや、ゲイン
コントロールのための制御信号を発生することが
できるようにしたものである。
以下、この発明の一実施例について説明する。
この例では、第３図に示すように、撮像される２
次元画像を９Ａ〜９Ｉの９個のブロツクに分割
し、この各ブロツク毎に含まれるビデオデータを
加算し、このブロツク毎のデータをマイコンに送
つて処理している。
この例では、第３図に示すように、撮像される２
次元画像を９Ａ〜９Ｉの９個のブロツクに分割
し、この各ブロツク毎に含まれるビデオデータを
加算し、このブロツク毎のデータをマイコンに送
つて処理している。
第４図は、この発明の一実施例の構成を示し、
撮像素子１の出力はＡ／Ｄコンバータ１０によつ
て、例えば１サンプル８ビツトのビデオデータに
変換され、加算器１１に供給される。この加算器
１１の出力が１サンプル分の遅延量の遅延回路１
２と水平方向の分割数を等しい個数のレジスタ１
３Ａ，１３Ｂ，１３Ｃとに供給される。この遅延
回路１２の出力が加算器１１に供給されると共
に、レジスタ１３Ａ，１３Ｂ，１３Ｃの出力がゲ
ート１４Ａ，１４Ｂ，１４Ｃを介して加算器１１
及びラツチ１５に供給される。このレジスタ１３
Ａは、ブロツク９Ａ，９Ｄ，９Ｇの夫々の中に含
まれるデータの加算出力を発生するためのもの
で、レジスタ１３Ｂは、ブロツク９Ｂ，９Ｅ，９
Ｈに関連するもので、レジスタ１３Ｃは、ブロツ
ク９Ｃ，９Ｆ，９Ｉに関連するものである。ま
た、１６はデコーダを示し、水平方向のカウンタ
１７と垂直方向のカウンタ１８との各出力が供給
される。そして、デコーダ１６から、遅延回路１
２に対するクリアパルス、レジスタ１３Ａ，１３
Ｂ，１３Ｃに対する制御パルス、ゲート１４Ａ，
１４Ｂ，１４Ｃに対するゲートパルス、ラツチ１
５に対するラツチパルスが発生する。
撮像素子１の出力はＡ／Ｄコンバータ１０によつ
て、例えば１サンプル８ビツトのビデオデータに
変換され、加算器１１に供給される。この加算器
１１の出力が１サンプル分の遅延量の遅延回路１
２と水平方向の分割数を等しい個数のレジスタ１
３Ａ，１３Ｂ，１３Ｃとに供給される。この遅延
回路１２の出力が加算器１１に供給されると共
に、レジスタ１３Ａ，１３Ｂ，１３Ｃの出力がゲ
ート１４Ａ，１４Ｂ，１４Ｃを介して加算器１１
及びラツチ１５に供給される。このレジスタ１３
Ａは、ブロツク９Ａ，９Ｄ，９Ｇの夫々の中に含
まれるデータの加算出力を発生するためのもの
で、レジスタ１３Ｂは、ブロツク９Ｂ，９Ｅ，９
Ｈに関連するもので、レジスタ１３Ｃは、ブロツ
ク９Ｃ，９Ｆ，９Ｉに関連するものである。ま
た、１６はデコーダを示し、水平方向のカウンタ
１７と垂直方向のカウンタ１８との各出力が供給
される。そして、デコーダ１６から、遅延回路１
２に対するクリアパルス、レジスタ１３Ａ，１３
Ｂ，１３Ｃに対する制御パルス、ゲート１４Ａ，
１４Ｂ，１４Ｃに対するゲートパルス、ラツチ１
５に対するラツチパルスが発生する。
ラツチ１５から得られる各ブロツク毎の加算出
力即ち平均値データがマイコン１９に供給され、
所定のプログラムに従つたデータ処理が行なわれ
る。ブロツク９Ａ〜９Ｉの各々の平均値データを
Da〜Diとすると、マイコン１９では、これらの
平均値データに対して係数K1〜K9を乗じて加算
することでアイリスコントロール信号を発生す
る。つまり、（K1Da＋K2Db＋K3Dc＋……＋
K9Di）の演算処理を行なう。ここで係数K1，
K2，K3を０とすれば、画面の上部の1/3のデータ
が無関係とされる。また、中央のブロツク９Ｅと
対応する係数K5のみを１とし、その他の係数を
全て０とすれば、中央測光を行なうことになる。
どのような処理をマイコン１９が行なうかは、プ
ログラムにより定まる。このマイコン１９から発
生したコントロール信号がアイリス装置２に供給
され、コントロール信号のレベルに応じたアイリ
スの値に調整される。
力即ち平均値データがマイコン１９に供給され、
所定のプログラムに従つたデータ処理が行なわれ
る。ブロツク９Ａ〜９Ｉの各々の平均値データを
Da〜Diとすると、マイコン１９では、これらの
平均値データに対して係数K1〜K9を乗じて加算
することでアイリスコントロール信号を発生す
る。つまり、（K1Da＋K2Db＋K3Dc＋……＋
K9Di）の演算処理を行なう。ここで係数K1，
K2，K3を０とすれば、画面の上部の1/3のデータ
が無関係とされる。また、中央のブロツク９Ｅと
対応する係数K5のみを１とし、その他の係数を
全て０とすれば、中央測光を行なうことになる。
どのような処理をマイコン１９が行なうかは、プ
ログラムにより定まる。このマイコン１９から発
生したコントロール信号がアイリス装置２に供給
され、コントロール信号のレベルに応じたアイリ
スの値に調整される。
上述のブロツク毎の平均値データの形成につい
て詳述する。Ａ／Ｄコンバータ１０から、水平走
査に従つて第１ライン、第２ライン……と順次ビ
デオデータが現れると、加算器１１によつて累算
が行なわれる。そして、ブロツク９Ａの第１ライ
ンのデータの累算されたものがレジスタ１３Ａに
セツトされ、次に遅延回路１２がクリアされてか
ら、同様の動作によつてブロツク９Ｂの第１ライ
ンのデータの累算されたものがレジスタ１３Ｂに
セツトされ、更にブロツク９Ｃの第１ラインのデ
ータの累算されたものがレジスタ１３Ｃにセツト
される。第２ラインのデータが発生する場合、ゲ
ート１４Ａがオンにされ、レジスタ１３Ａに貯え
られているデータが加算器１１に供給され、ブロ
ツク９Ａの中の第１ラインの累算データに対して
第２ラインのデータが更に累算される。他のブロ
ツク９Ｂ，９Ｃにおける動作も同様であつて、こ
の動作が繰り返されることによつて、所定のタイ
ミングにおいて、遅延回路１２の出力にブロツク
９Ａの全てのデータの累算されたものが現れ、こ
れがラツチ１５に取り込まれ、マイコン１９に送
出される。また、ブロツク９Ｂ，９Ｃの夫々の全
てののデータの累算されたものも、遅延回路１２
の出力に所定のタイミングで発生することにな
り、ラツチ１５を介してマイコン１９に送られ
る。以上のブロツク９Ａ，９Ｂ，９Ｃに関する動
作が終了すると、これと同様の動作がブロツク９
Ｄ，９Ｅ，９Ｆに関して行なわれ、その次にブロ
ツク９Ｇ，９Ｈ，９Ｉに関して同様の動作がなさ
れる。
て詳述する。Ａ／Ｄコンバータ１０から、水平走
査に従つて第１ライン、第２ライン……と順次ビ
デオデータが現れると、加算器１１によつて累算
が行なわれる。そして、ブロツク９Ａの第１ライ
ンのデータの累算されたものがレジスタ１３Ａに
セツトされ、次に遅延回路１２がクリアされてか
ら、同様の動作によつてブロツク９Ｂの第１ライ
ンのデータの累算されたものがレジスタ１３Ｂに
セツトされ、更にブロツク９Ｃの第１ラインのデ
ータの累算されたものがレジスタ１３Ｃにセツト
される。第２ラインのデータが発生する場合、ゲ
ート１４Ａがオンにされ、レジスタ１３Ａに貯え
られているデータが加算器１１に供給され、ブロ
ツク９Ａの中の第１ラインの累算データに対して
第２ラインのデータが更に累算される。他のブロ
ツク９Ｂ，９Ｃにおける動作も同様であつて、こ
の動作が繰り返されることによつて、所定のタイ
ミングにおいて、遅延回路１２の出力にブロツク
９Ａの全てのデータの累算されたものが現れ、こ
れがラツチ１５に取り込まれ、マイコン１９に送
出される。また、ブロツク９Ｂ，９Ｃの夫々の全
てののデータの累算されたものも、遅延回路１２
の出力に所定のタイミングで発生することにな
り、ラツチ１５を介してマイコン１９に送られ
る。以上のブロツク９Ａ，９Ｂ，９Ｃに関する動
作が終了すると、これと同様の動作がブロツク９
Ｄ，９Ｅ，９Ｆに関して行なわれ、その次にブロ
ツク９Ｇ，９Ｈ，９Ｉに関して同様の動作がなさ
れる。
なお、上述の一実施例と異なり、各ブロツク毎
に最大値のデータを検出し、これをマイコンに送
るようにしても良い。
に最大値のデータを検出し、これをマイコンに送
るようにしても良い。
上述のように、この発明では、画面を複数ブロ
ツクに分割し、各ブロツク単位の平均値又は最大
値を形成し、これをマイコン等により演算するの
で、データレートが下がり、ハードウエアが簡単
になると共に、マイコンを用いて処理することが
可能となる。
ツクに分割し、各ブロツク単位の平均値又は最大
値を形成し、これをマイコン等により演算するの
で、データレートが下がり、ハードウエアが簡単
になると共に、マイコンを用いて処理することが
可能となる。
第１図は従来のビデオカメラの説明に用いるブ
ロツク図、第２図はそのゲートパルスの波形図、
第３図はこの発明の一実施例の画面分割を示す略
線図、第４図はこの発明の一実施例のブロツク図
である。 １…撮像素子、２…アイリス装置、９Ａ〜９Ｉ
…ブロツク、１１…加算器、１３Ａ，１３Ｂ，１
３Ｃ…レジスタ、１９…マイコン。
ロツク図、第２図はそのゲートパルスの波形図、
第３図はこの発明の一実施例の画面分割を示す略
線図、第４図はこの発明の一実施例のブロツク図
である。 １…撮像素子、２…アイリス装置、９Ａ〜９Ｉ
…ブロツク、１１…加算器、１３Ａ，１３Ｂ，１
３Ｃ…レジスタ、１９…マイコン。
Claims (1)
- 【特許請求の範囲】 １ 撮像素子によつて得た映像信号をデイジタル
信号に変換するＡ／Ｄ変換手段と、 上記Ａ／Ｄ変換手段によつて得たデイジタル信
号からなる１画面分の画像データを複数のブロツ
クに分割し、各ブロツクの画像データを累算する
ことによつて、ブロツク毎の累算データを形成す
る累算手段と、 上記ブロツク毎の累算データにそれぞれ所望の
係数を乗算し、乗算後の累算データの値に基づい
てアイリスを制御する制御手段とを備えたことを
特徴とするビデオカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196125A JPS5897969A (ja) | 1981-12-05 | 1981-12-05 | ビデオカメラの制御信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196125A JPS5897969A (ja) | 1981-12-05 | 1981-12-05 | ビデオカメラの制御信号発生回路 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2299601A Division JP2611041B2 (ja) | 1990-11-05 | 1990-11-05 | ビデオカメラ |
| JP2299600A Division JP2611040B2 (ja) | 1990-11-05 | 1990-11-05 | ビデオカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897969A JPS5897969A (ja) | 1983-06-10 |
| JPH0442868B2 true JPH0442868B2 (ja) | 1992-07-14 |
Family
ID=16352653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56196125A Granted JPS5897969A (ja) | 1981-12-05 | 1981-12-05 | ビデオカメラの制御信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897969A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60191A (ja) * | 1983-06-15 | 1985-01-05 | Canon Inc | カラ−テレビジヨンカメラの色温度補償装置 |
| JPS6028382A (ja) * | 1983-07-27 | 1985-02-13 | Hitachi Ltd | ビデオカメラ用制御回路 |
| JPS6032483A (ja) * | 1983-08-02 | 1985-02-19 | Canon Inc | 撮像装置 |
| JPS6160082A (ja) * | 1984-08-31 | 1986-03-27 | Sony Corp | 撮像装置 |
| JPS6157759U (ja) * | 1984-09-19 | 1986-04-18 | ||
| JPH042537Y2 (ja) * | 1984-09-28 | 1992-01-28 | ||
| JPS62147872A (ja) * | 1985-12-23 | 1987-07-01 | Matsushita Electric Ind Co Ltd | 撮像装置 |
| JPS62198278A (ja) * | 1986-02-26 | 1987-09-01 | Asahi Optical Co Ltd | 電子カメラ用測光回路 |
| DE3643870C2 (de) * | 1986-12-22 | 1994-11-17 | Broadcast Television Syst | Verfahren und Schaltung zur automatischen Belichtungsregelung einer Fernsehkamera |
| JP2527592B2 (ja) * | 1988-02-25 | 1996-08-28 | 三洋電機株式会社 | 撮像装置 |
| JP3086460B2 (ja) * | 1989-03-07 | 2000-09-11 | ソニー株式会社 | テレビジョン受像機 |
| US8245679B2 (en) | 2008-10-22 | 2012-08-21 | Denso Corporation | Variable valve timing apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5689729A (en) * | 1979-12-21 | 1981-07-21 | Fuji Photo Film Co Ltd | Picture information input device |
-
1981
- 1981-12-05 JP JP56196125A patent/JPS5897969A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5897969A (ja) | 1983-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0442868B2 (ja) | ||
| US4647976A (en) | Apparatus and method for producing a still image video signal using solid-state imaging device | |
| JP3563743B2 (ja) | 撮像装置 | |
| US5253064A (en) | Video camera apparatus with electronic zoom control and method therefor | |
| US4471381A (en) | System for converting number of scanning lines | |
| JP2611040B2 (ja) | ビデオカメラ | |
| JP2611041B2 (ja) | ビデオカメラ | |
| JP3100762B2 (ja) | デジタルカメラ用クランプ回路 | |
| JPH05244490A (ja) | ディジタルカメラ信号処理回路 | |
| JPH0453370A (ja) | ディジタルソフトワイプ信号発生装置 | |
| JPS626387B2 (ja) | ||
| JP3289311B2 (ja) | ノイズ低減装置 | |
| JP3094415B2 (ja) | 自動画質調整装置 | |
| JP2797106B2 (ja) | 最適走査方法判定回路 | |
| SU1647607A1 (ru) | Устройство дл обработки изображений объектов | |
| JP2861273B2 (ja) | 波形歪みの検出回路 | |
| GB2332114A (en) | Variable frequency shutter pulse control | |
| JP3410911B2 (ja) | フリッカ補正機能を有した電子撮像装置 | |
| JP3023976B2 (ja) | 画像信号の並べ換え回路 | |
| JPS63276981A (ja) | オ−トフオ−カス回路 | |
| JPH0651037B2 (ja) | 画像処理装置 | |
| JP2574509B2 (ja) | 映像信号処理装置 | |
| SU1481816A2 (ru) | Устройство дл считывани изображений | |
| JPH08125911A (ja) | 自動焦点整合装置 | |
| JP2000092385A (ja) | 画像補間装置及び方法並びに記憶媒体 |