JPH0442918A - 半導体薄膜の形成方法 - Google Patents
半導体薄膜の形成方法Info
- Publication number
- JPH0442918A JPH0442918A JP14786390A JP14786390A JPH0442918A JP H0442918 A JPH0442918 A JP H0442918A JP 14786390 A JP14786390 A JP 14786390A JP 14786390 A JP14786390 A JP 14786390A JP H0442918 A JPH0442918 A JP H0442918A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous
- interface
- regions
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は3次元集積回路の構成要素、あるいは大面積電
子装置に適用されうる半導体i#膜の形成方ン去に関す
るものである。
子装置に適用されうる半導体i#膜の形成方ン去に関す
るものである。
[従来の技術]
非晶質基板上に結晶薄膜を成長させる結晶形成技術の分
野におけるひとつの方法として基板上に予め形成された
非晶X薄膜を融点以下の低温における熱処理によって固
相成長させる方法が提案されている。
野におけるひとつの方法として基板上に予め形成された
非晶X薄膜を融点以下の低温における熱処理によって固
相成長させる方法が提案されている。
例えば非晶質5i02上に形成された膜厚1100n程
のSiイオン注入によって非晶賀化された5ifiJ膜
をN2雰囲気中において600℃数十時間熱処理するこ
とにより前記非晶質Si薄膜を結晶化し、最大粒径が5
μmにも達する樹枝状大粒径多結晶薄膜が形成されると
の報告がある。 (T、Noguchi、)1.)I
ayashi & H。
のSiイオン注入によって非晶賀化された5ifiJ膜
をN2雰囲気中において600℃数十時間熱処理するこ
とにより前記非晶質Si薄膜を結晶化し、最大粒径が5
μmにも達する樹枝状大粒径多結晶薄膜が形成されると
の報告がある。 (T、Noguchi、)1.)I
ayashi & H。
Ohshima、1987.Materials Re
5earch 5ocietySya+posium
Proceeding vol、106.”Po1ys
iliconand Interfaces 、p、p
、293.EIsevier SciencePubl
ishing、New York、1988 )この方
法により得られる多結晶薄膜は、従来の堆積したまま多
結晶となる薄膜の粒径よりも数百倍も大きいため高性能
の電子素子の作製が可能であった。
5earch 5ocietySya+posium
Proceeding vol、106.”Po1ys
iliconand Interfaces 、p、p
、293.EIsevier SciencePubl
ishing、New York、1988 )この方
法により得られる多結晶薄膜は、従来の堆積したまま多
結晶となる薄膜の粒径よりも数百倍も大きいため高性能
の電子素子の作製が可能であった。
例えば、電界効果トランジスターの電子移動度は堆積さ
れたまま多結晶となる化学気相法で作製された?[のそ
れに比較して十倍程高速に動作する。
れたまま多結晶となる化学気相法で作製された?[のそ
れに比較して十倍程高速に動作する。
しかしながら、この結晶成長方法によって得られた薄膜
には次の2点の問題点が存在する。
には次の2点の問題点が存在する。
■この固相成長膜はその最大粒径こそμmサイズに達し
大きいものの、その粒径分布と、結晶粒界の位置が制御
されていない。なぜなら、非晶質Si薄膜の結晶化は熱
処理によって非晶頁中にランダムに発生した結晶核の固
相成長に基づいているため、結晶粒同士の衝突によって
形成される粒界の位置もまた無秩序となり、その結果、
粒径が広い範囲にわたって分布してしまうからである。
大きいものの、その粒径分布と、結晶粒界の位置が制御
されていない。なぜなら、非晶質Si薄膜の結晶化は熱
処理によって非晶頁中にランダムに発生した結晶核の固
相成長に基づいているため、結晶粒同士の衝突によって
形成される粒界の位置もまた無秩序となり、その結果、
粒径が広い範囲にわたって分布してしまうからである。
粒界にはキャリアトラップが多数密集しており、そこに
はキャリア走行に対して障壁が形成されていることが知
られており、粒界の位置は、そこに作製された電子デバ
イスの諸特性に著しい影響を与える。例えばSiイオン
注入によって非晶賀化された薄膜をN2中で600℃5
0時間熱処理して得られた最大粒径5μmの薄膜を透過
電子顕微鏡によ)て詳細に粒径分布を観察すると1μm
以下の粒径をもつ結晶粒がその大半を占めその粒径は0
.1μmから5μmまで非常に広範に分布していること
が判明した。
はキャリア走行に対して障壁が形成されていることが知
られており、粒界の位置は、そこに作製された電子デバ
イスの諸特性に著しい影響を与える。例えばSiイオン
注入によって非晶賀化された薄膜をN2中で600℃5
0時間熱処理して得られた最大粒径5μmの薄膜を透過
電子顕微鏡によ)て詳細に粒径分布を観察すると1μm
以下の粒径をもつ結晶粒がその大半を占めその粒径は0
.1μmから5μmまで非常に広範に分布していること
が判明した。
この分布は、そこに作製した電界効果トランジスターの
諸特性、特に易動度、しきい値、サブスレッシュ特性の
ウェハー内バラツキに大きな影響を与えることが観測さ
れた。特にチャネル長が最大粒径以下となると、より明
確にその傾向が大きくなる。これは粒径および粒界の無
秩序性がチャネル内のlllmWの数、量の均一性を劣
化させるためである。これは集積回路を組む場合、極め
て深刻な問題である。
諸特性、特に易動度、しきい値、サブスレッシュ特性の
ウェハー内バラツキに大きな影響を与えることが観測さ
れた。特にチャネル長が最大粒径以下となると、より明
確にその傾向が大きくなる。これは粒径および粒界の無
秩序性がチャネル内のlllmWの数、量の均一性を劣
化させるためである。これは集積回路を組む場合、極め
て深刻な問題である。
■第2の問題点は、結晶粒内の結晶欠陥である。前述し
たように、固相成長した結晶は樹枝状結晶であり、双晶
粒界を内部に多数導入して側杖を伸ばしながら成長する
もので側枝間に成長する結晶群を透過電子顕微鏡の高分
解能観察すると格子縞が寸断されていることがわかった
。
たように、固相成長した結晶は樹枝状結晶であり、双晶
粒界を内部に多数導入して側杖を伸ばしながら成長する
もので側枝間に成長する結晶群を透過電子顕微鏡の高分
解能観察すると格子縞が寸断されていることがわかった
。
ここで、低倍率の電子顕微鏡の電子線回折によればμm
サイズの大粒径樹枝状結晶内は全体としては結晶方向の
そろった単結晶である。
サイズの大粒径樹枝状結晶内は全体としては結晶方向の
そろった単結晶である。
この粒内の欠陥群はキャリア移動の阻害要因であること
は論を待たず、最大粒径以下のチャネル長をもつ短チヤ
ネル素子を作製したとしてもバルクSiの性能には到底
及ばない。
は論を待たず、最大粒径以下のチャネル長をもつ短チヤ
ネル素子を作製したとしてもバルクSiの性能には到底
及ばない。
本発明は、上記従来例の有する2つの課題を解決するも
のであり、本発明の目的は固相中における核形成位置を
制御し、粒界位置の決定され、しかも低欠陥単結晶領域
を形成できる結晶の成長方法を提供することにある。
のであり、本発明の目的は固相中における核形成位置を
制御し、粒界位置の決定され、しかも低欠陥単結晶領域
を形成できる結晶の成長方法を提供することにある。
[課題を解決するための手段]
本発明の半導体薄膜の形成方法は、非晶質薄膜を固相成
長によって結晶化させて薄膜結晶とする結晶成長方法に
おいて、非晶質薄膜の予め定められた位置に、優先的に
核発生点となる複数個の微小領域を形成し、次いで加熱
処理を行うことにより、該微小領域から優先的に隼−の
核より固相成長せしめて粒界の位置が指定された結晶半
導体薄膜を形成させ、次いで該結晶半導体薄膜を110
0℃以上の熱処理によって粒内欠陥を減少させることを
特徴とする。
長によって結晶化させて薄膜結晶とする結晶成長方法に
おいて、非晶質薄膜の予め定められた位置に、優先的に
核発生点となる複数個の微小領域を形成し、次いで加熱
処理を行うことにより、該微小領域から優先的に隼−の
核より固相成長せしめて粒界の位置が指定された結晶半
導体薄膜を形成させ、次いで該結晶半導体薄膜を110
0℃以上の熱処理によって粒内欠陥を減少させることを
特徴とする。
[作用コ
以下に本発明の作用を詳細な構成とともに説明する。
本発明でjよ■非晶質薄膜中jζ任意位置「固相におけ
る熱処理により、核を発生させ、樹枝状結晶を固相成長
さぜ粒界体管を決定する8 核発生領域の設置(1す例えば次の方法により成1ッ得
る。
る熱処理により、核を発生させ、樹枝状結晶を固相成長
さぜ粒界体管を決定する8 核発生領域の設置(1す例えば次の方法により成1ッ得
る。
非晶質薄膜内に他の領域よりもイオン注入による損傷の
程度が小さtz微小領誠1が非晶質薄膜ど下地基板との
前面近傍(こ形成されるように該非晶質薄膜の構成物質
のイオンを注入1〕、次いで融点以下の比較的低温(例
えば700℃以下)において熱処理を行うことにより、
該微小領域より優先的に核形成さ1(る。なお、この熱
処理は例えば電気炉等の通常の加熱手段で行スばよい。
程度が小さtz微小領誠1が非晶質薄膜ど下地基板との
前面近傍(こ形成されるように該非晶質薄膜の構成物質
のイオンを注入1〕、次いで融点以下の比較的低温(例
えば700℃以下)において熱処理を行うことにより、
該微小領域より優先的に核形成さ1(る。なお、この熱
処理は例えば電気炉等の通常の加熱手段で行スばよい。
杉は固相中で成長をつづけ、双晶を導入しつつμmサイ
ズまで成長し、予め固相結晶成長の起点が設計された隣
接の大粒径樹枝状結晶と結晶端面を接触させ粒界を形成
し成長を停止する。
ズまで成長し、予め固相結晶成長の起点が設計された隣
接の大粒径樹枝状結晶と結晶端面を接触させ粒界を形成
し成長を停止する。
このように1)で欠陥を含有するμmサイズの結晶粒が
予め定められた位置に形成され、非晶質領域は完全に結
晶化する。その結果、隣接する核発生領域のほぼ中間の
位置に粒訝位ff1711<決定ざかた多結晶薄膜が形
成さiする9 また、粒界を形成せずに単結晶領域のみを成長させるに
は、予め粒界形成領域をある1〕をもって′fii膜を
分断しておけばよい。例えば最大粒径より小さく数ミク
ロン角のSi層を形成する。
予め定められた位置に形成され、非晶質領域は完全に結
晶化する。その結果、隣接する核発生領域のほぼ中間の
位置に粒訝位ff1711<決定ざかた多結晶薄膜が形
成さiする9 また、粒界を形成せずに単結晶領域のみを成長させるに
は、予め粒界形成領域をある1〕をもって′fii膜を
分断しておけばよい。例えば最大粒径より小さく数ミク
ロン角のSi層を形成する。
■上記■の方法で粒着位置、あるいは結晶位置を規定さ
t’+た大量の欠陥(双晶、マイクロ双晶、転位、積層
欠陥、点欠陥)を粒界移動が無く結晶粒内部の欠陥が減
少する温度(1200℃以上)で熱!A埋する。
t’+た大量の欠陥(双晶、マイクロ双晶、転位、積層
欠陥、点欠陥)を粒界移動が無く結晶粒内部の欠陥が減
少する温度(1200℃以上)で熱!A埋する。
この場合、インコヒーレント光による融点以下の加熱が
遺している。その理由は通常の電気炉に比べて簡便に短
時間で高温での昇降温ができること、レーザー等のコヒ
ーレント光のビーム走査に比べて大面積、−括、しかも
波長域を選択することで薄膜のみを選択加熱できること
にある。
遺している。その理由は通常の電気炉に比べて簡便に短
時間で高温での昇降温ができること、レーザー等のコヒ
ーレント光のビーム走査に比べて大面積、−括、しかも
波長域を選択することで薄膜のみを選択加熱できること
にある。
また、インコヒーレント光を用いるため膜厚のわずかな
分布がありても光の干渉による不均一な加熱を防ぎ、光
間射面全面を均一に加熱することができる。
分布がありても光の干渉による不均一な加熱を防ぎ、光
間射面全面を均一に加熱することができる。
なお、E−温速度としては100〜500t:/SeC
が好ましく加熱時間は1−3分が好ましり、) また、インコヒーレント光による加熱は、大気圧、減圧
、加圧のチッ素ガスや不活性ガス雰囲気中等の不活性雰
囲気中で行うことが好ましい。
が好ましく加熱時間は1−3分が好ましり、) また、インコヒーレント光による加熱は、大気圧、減圧
、加圧のチッ素ガスや不活性ガス雰囲気中等の不活性雰
囲気中で行うことが好ましい。
(1)核形成位置制御(固相における)以下に本発明の
より一層の詳細を本発明をなすに際し得た知見とともに
説明する。
より一層の詳細を本発明をなすに際し得た知見とともに
説明する。
本発明のポイントは如何に固相中で結晶体の成長する位
置を制御するかにある。すなわち、非晶質薄膜において
、核を特定位置に優先的に発生させ、他の領域の核発生
を制御するかにある。
置を制御するかにある。すなわち、非晶質薄膜において
、核を特定位置に優先的に発生させ、他の領域の核発生
を制御するかにある。
本発明者は、例えばS i 02等の核形成密度の小さ
い材料からなる下地材料上に多結晶5ifiを堆積さぜ
、その後例えばSiイオン等を注入し多結晶SiNを非
晶質化した後、熱処理する際に、その結晶核発生温度(
結晶化温度)がそのイオン注入エネルギーに強く依存す
るという現象を発見した。
い材料からなる下地材料上に多結晶5ifiを堆積さぜ
、その後例えばSiイオン等を注入し多結晶SiNを非
晶質化した後、熱処理する際に、その結晶核発生温度(
結晶化温度)がそのイオン注入エネルギーに強く依存す
るという現象を発見した。
そこで、結晶核発生温度が如何にイオン注入エネルギー
に依存するかの解明を行ったところ次の事項が判明した
。以下にその詳細を述べる。
に依存するかの解明を行ったところ次の事項が判明した
。以下にその詳細を述べる。
注入エネルギーを変化さゼると、非晶質化した後のSi
層(非晶質Si層)中において、注入されたSiイオン
の分布は変化し、その結果、生成される空孔子の分布、
即ち注入損傷の存在する領域の分布が注入エネルギーに
よって膜厚方向に変化する。
層(非晶質Si層)中において、注入されたSiイオン
の分布は変化し、その結果、生成される空孔子の分布、
即ち注入損傷の存在する領域の分布が注入エネルギーに
よって膜厚方向に変化する。
また、非晶貿物貿内では、表面エネルギー不利を克服し
形成された幼胚がざらに成長1ノ核が生成し、その後、
Si原子の非晶質相から結晶相の相転移が生ずる。
形成された幼胚がざらに成長1ノ核が生成し、その後、
Si原子の非晶質相から結晶相の相転移が生ずる。
ところで、核形成は均一核形成と不均一核形成とがあり
、前者は、均一物質中(例えば非晶質Si膜内部)の核
形成であり、かかる核形成が生じるか否かは主に表面エ
ネルギー不利を克服して形成ざiまた幼胚が犬きくなれ
るか否かにかかっている。一方、後者の不均一核形成で
は、異物との接触によって核発生がうながされるもので
あり、その活性化エネルギーは、後者の方が前者より低
い、即ち、不均一核形成が均一核形成より起こりやすい
、実際、非晶質Si薄膜における核形成は主に下地界面
近傍の不均一核形成に律速されている。
、前者は、均一物質中(例えば非晶質Si膜内部)の核
形成であり、かかる核形成が生じるか否かは主に表面エ
ネルギー不利を克服して形成ざiまた幼胚が犬きくなれ
るか否かにかかっている。一方、後者の不均一核形成で
は、異物との接触によって核発生がうながされるもので
あり、その活性化エネルギーは、後者の方が前者より低
い、即ち、不均一核形成が均一核形成より起こりやすい
、実際、非晶質Si薄膜における核形成は主に下地界面
近傍の不均一核形成に律速されている。
イオン注入の注入量が最大となる深さ(投影飛程)は、
注入量一定の条件下でも、前述した界面における不均一
核形成に重大な影響を与えることを本発明者は発見した
。
注入量一定の条件下でも、前述した界面における不均一
核形成に重大な影響を与えることを本発明者は発見した
。
第1図に、注入エネルギーと結晶化温度の相関を示す。
この時の条件は以下の通りである。注入層は、5i02
基板上に620℃でSiH4の分解による減圧CVDに
て堆積した厚さ1100nの多晶買Si層であり、注入
イオンはSL”である。注入量は臨界注入量(約10
”c m−2)を越えて一定(この場合5 x 101
Sc m−2)であった、注入エネルギーを、40ke
Vから80keVまで変化させ、注入層は、イオン衝突
によりSt原子は格子位置よりノックオン(knock
on)され臨界注入量以上の注入で損傷領域は層厚方
向に損傷の度合いが連続となり、非晶質化される。この
非晶質Si層をN2雰囲気中で、各温度において20時
間熱処理し、固相における再結晶化過程を主に透過電子
顕微鏡を用いて観察し、上記条件下における結晶化温度
を調べた。
基板上に620℃でSiH4の分解による減圧CVDに
て堆積した厚さ1100nの多晶買Si層であり、注入
イオンはSL”である。注入量は臨界注入量(約10
”c m−2)を越えて一定(この場合5 x 101
Sc m−2)であった、注入エネルギーを、40ke
Vから80keVまで変化させ、注入層は、イオン衝突
によりSt原子は格子位置よりノックオン(knock
on)され臨界注入量以上の注入で損傷領域は層厚方
向に損傷の度合いが連続となり、非晶質化される。この
非晶質Si層をN2雰囲気中で、各温度において20時
間熱処理し、固相における再結晶化過程を主に透過電子
顕微鏡を用いて観察し、上記条件下における結晶化温度
を調べた。
例えば40keVの注入エネルギーと、70keVのも
のに注目する。40keVと70keyの注入深さ(投
影飛程)は各々55.2nmと99.7nmであり、こ
れらは、1100nの層内で、膜厚中央近傍と、下地材
料との界面近傍に相応する。そして、それらの結晶化温
度には50℃以上の差異があり、下地界面近傍に注入し
たものの方が結晶化温度が高く結晶化しにくいことを示
しており、これは、損傷領域が界面にまでより大きくお
よびその結果不均一核形成による結晶成長が阻害された
ものと考えられる。さらに、加うるに、膜厚中央近傍に
投影飛程が来るように40keVで注入して非晶質化し
た層や、CVDで堆積した非晶層が1時間以内で結晶化
する温度(即ち600℃)において、70keVで界面
近傍に注入深さが来るようにして非晶質化した層を熱処
理したところ、この層は100時間以上経通しても結晶
化しないことが透過電子顕微鏡に確認された。即ち、イ
オン打込みの加速電圧を変化させることにより結晶化す
る領域と結晶化させない領域とを形成することができた
。熱処理から結晶化開始までの時間(潜伏時間)と注入
深さ(投影飛程)の関係を第2図に示す、第2図に示す
ように、注入深さが界面に向って深くなればなるほど潜
伏時間は伸長し、結晶化しにくい、(投影飛程)/(膜
厚)=1即ち界面近傍が最も損傷を受ける所で潜伏時間
は最大(1,、、)となり極大点をもつ。
のに注目する。40keVと70keyの注入深さ(投
影飛程)は各々55.2nmと99.7nmであり、こ
れらは、1100nの層内で、膜厚中央近傍と、下地材
料との界面近傍に相応する。そして、それらの結晶化温
度には50℃以上の差異があり、下地界面近傍に注入し
たものの方が結晶化温度が高く結晶化しにくいことを示
しており、これは、損傷領域が界面にまでより大きくお
よびその結果不均一核形成による結晶成長が阻害された
ものと考えられる。さらに、加うるに、膜厚中央近傍に
投影飛程が来るように40keVで注入して非晶質化し
た層や、CVDで堆積した非晶層が1時間以内で結晶化
する温度(即ち600℃)において、70keVで界面
近傍に注入深さが来るようにして非晶質化した層を熱処
理したところ、この層は100時間以上経通しても結晶
化しないことが透過電子顕微鏡に確認された。即ち、イ
オン打込みの加速電圧を変化させることにより結晶化す
る領域と結晶化させない領域とを形成することができた
。熱処理から結晶化開始までの時間(潜伏時間)と注入
深さ(投影飛程)の関係を第2図に示す、第2図に示す
ように、注入深さが界面に向って深くなればなるほど潜
伏時間は伸長し、結晶化しにくい、(投影飛程)/(膜
厚)=1即ち界面近傍が最も損傷を受ける所で潜伏時間
は最大(1,、、)となり極大点をもつ。
以上のことより注入エネルギーを変化させることによっ
て結晶化温度と、潜伏時間に差異が出ることが明らかに
され、その原因は、界面近傍の不均一核形成の阻害によ
るものと判断される。
て結晶化温度と、潜伏時間に差異が出ることが明らかに
され、その原因は、界面近傍の不均一核形成の阻害によ
るものと判断される。
非晶質半導体層の厚みは1.注入深さとそれに必要な注
入エネルギー、並びに半導体層自身のもつ容量を鑑みて
、50nm〜200nm程度が好ましく、より好ましく
は80nm〜150nm、最適には80nm〜120n
mである。
入エネルギー、並びに半導体層自身のもつ容量を鑑みて
、50nm〜200nm程度が好ましく、より好ましく
は80nm〜150nm、最適には80nm〜120n
mである。
以上の現象を利用して核形成位置の制御を行う。
第3図(A)に示すように、非晶質Si堆積層の表面に
レジスト等のマスクを用いて、核発生させるfII域を
覆い、核発生させない領域にのみSiイオンを非晶質S
1層と下地界面近傍が損傷を受けるように注入エネルギ
ーを選び注入する。
レジスト等のマスクを用いて、核発生させるfII域を
覆い、核発生させない領域にのみSiイオンを非晶質S
1層と下地界面近傍が損傷を受けるように注入エネルギ
ーを選び注入する。
レジストでマスクしていない部分の主に界面近傍に損傷
が与えられ、その後の熱処理の再核発生が阻害される。
が与えられ、その後の熱処理の再核発生が阻害される。
注入損傷の程度が高い領域(以下界面損傷領域という)
が結晶化せず、注入損傷の程度が低いか注入損傷を受け
ていない領域(以下非界面損傷領域という)が結晶化す
る温度および時間を第1図、第2図から求めて、界面に
Siイオンを注入した非晶質Si層を、N2あるいはN
2中で熱処理する。かかる熱処理により局所的に核が発
生する。非晶質Si[に対しては500℃〜700℃で
10時間〜200時間、より好ましくは550℃〜65
0℃で50時間〜ioo時間、最適には580℃P62
0℃で70時間〜100時間程の熱処理が適当である。
が結晶化せず、注入損傷の程度が低いか注入損傷を受け
ていない領域(以下非界面損傷領域という)が結晶化す
る温度および時間を第1図、第2図から求めて、界面に
Siイオンを注入した非晶質Si層を、N2あるいはN
2中で熱処理する。かかる熱処理により局所的に核が発
生する。非晶質Si[に対しては500℃〜700℃で
10時間〜200時間、より好ましくは550℃〜65
0℃で50時間〜ioo時間、最適には580℃P62
0℃で70時間〜100時間程の熱処理が適当である。
非界面損傷領域は微少面f[(5pm径以下、望ましく
は2μm(径)以下、最適には1μm(径)以下の面積
)にしておくと、熱処理を開始すると微少領域から早期
に核が発生し、しかも単一の結晶が成長するために好ま
しい(第3図(B))。この単一ドメインをもつ結晶相
は、第3図(C)に示すように熱処理を続けると、周囲
に結晶相と非晶質相界面が外側に向って移動する。即ち
非晶質中のSi原子は、界面をジャンプして、結晶相へ
とり込まれてゆく。このようにして結晶の大量さは増大
しつづけるが、この非晶質化から結晶相への相転移は、
表面エネルギー不利の核形成のためのエネルギーより低
エネルギーで起こる。そのため前記相転移は、界面損傷
領域には核形成が行なわれぬうちに非界面損傷領域から
生じた隼−の結晶相へ界面損傷領域の構成原子の再配列
によりどり込まれてゆき、固相にて結晶成長し、最靴的
には隣接する結晶量」二が衝突して、そこに結晶粒界が
形成される。
は2μm(径)以下、最適には1μm(径)以下の面積
)にしておくと、熱処理を開始すると微少領域から早期
に核が発生し、しかも単一の結晶が成長するために好ま
しい(第3図(B))。この単一ドメインをもつ結晶相
は、第3図(C)に示すように熱処理を続けると、周囲
に結晶相と非晶質相界面が外側に向って移動する。即ち
非晶質中のSi原子は、界面をジャンプして、結晶相へ
とり込まれてゆく。このようにして結晶の大量さは増大
しつづけるが、この非晶質化から結晶相への相転移は、
表面エネルギー不利の核形成のためのエネルギーより低
エネルギーで起こる。そのため前記相転移は、界面損傷
領域には核形成が行なわれぬうちに非界面損傷領域から
生じた隼−の結晶相へ界面損傷領域の構成原子の再配列
によりどり込まれてゆき、固相にて結晶成長し、最靴的
には隣接する結晶量」二が衝突して、そこに結晶粒界が
形成される。
この時、結晶粒径は非界面損傷類@(核発生領域)の間
隔にほぼ等しくなり、所望の結晶粒径に決めることがで
きると共にその粒界位置も決定される。核発生領域の間
隔は、好ま1.<は11zm〜10μm、より好ましく
は2μm〜8μm、最適には3μm〜5μmである。
隔にほぼ等しくなり、所望の結晶粒径に決めることがで
きると共にその粒界位置も決定される。核発生領域の間
隔は、好ま1.<は11zm〜10μm、より好ましく
は2μm〜8μm、最適には3μm〜5μmである。
なお、未発明における非晶質薄膜は、多結晶薄膜にイオ
ン注入を行なうことにより多結晶薄膜を非晶質化して形
成したものだけに限らず、堆積時にすでに非晶質構造を
有するものでも良い。
ン注入を行なうことにより多結晶薄膜を非晶質化して形
成したものだけに限らず、堆積時にすでに非晶質構造を
有するものでも良い。
出発材料が多結晶層である場合には、非晶質化のために
、まず、マスクを設けずに、投影飛程が、多結晶薄膜の
中央近傍にくるように1回目のイオン注入を行う、かか
るイオン注入により、多結晶薄膜と下地材料との界面近
傍には注入損傷を与えることなく多結晶薄膜を非晶質化
できる。堆積時に非晶質構造の薄膜を形成する場合には
、前述した1回目のイオン注入は省略してよい。次いで
、微少領域に対応する部分に例えばレジスト等によるマ
スクを設けた状態で、投影飛程が非晶質薄膜と下地基体
との界面近傍にくるように2回目のイオン注入を行う。
、まず、マスクを設けずに、投影飛程が、多結晶薄膜の
中央近傍にくるように1回目のイオン注入を行う、かか
るイオン注入により、多結晶薄膜と下地材料との界面近
傍には注入損傷を与えることなく多結晶薄膜を非晶質化
できる。堆積時に非晶質構造の薄膜を形成する場合には
、前述した1回目のイオン注入は省略してよい。次いで
、微少領域に対応する部分に例えばレジスト等によるマ
スクを設けた状態で、投影飛程が非晶質薄膜と下地基体
との界面近傍にくるように2回目のイオン注入を行う。
かかるイオン注入によりマスクが設けられた部分以外に
おける非晶質薄膜と下地基体との界面近傍には注入損傷
が生じ界面近傍での不均一核形成を防止し得、一方マス
クが設けらt’+注入損傷が生じない部分(非界面損傷
領域)では界面近傍での不均一核形成が起きやすく、こ
の部分が核形成領域となる。
おける非晶質薄膜と下地基体との界面近傍には注入損傷
が生じ界面近傍での不均一核形成を防止し得、一方マス
クが設けらt’+注入損傷が生じない部分(非界面損傷
領域)では界面近傍での不均一核形成が起きやすく、こ
の部分が核形成領域となる。
以上の方法では2回のイオン注入を行うが、マスクの材
料、厚みを適宜選択すわば、微少領域に対応する部分に
おける投影飛程を薄膜中央近傍にくるようにでき、一方
、他の部分における投影飛程は非晶′H,薄膜あるいは
多結晶薄膜と下地基体との界面近傍にくるようにできる
ための注入損傷の程度が小さな微少領域の形成と多結晶
薄膜の非晶質化とを1回のイオン注入で行うことができ
る。
料、厚みを適宜選択すわば、微少領域に対応する部分に
おける投影飛程を薄膜中央近傍にくるようにでき、一方
、他の部分における投影飛程は非晶′H,薄膜あるいは
多結晶薄膜と下地基体との界面近傍にくるようにできる
ための注入損傷の程度が小さな微少領域の形成と多結晶
薄膜の非晶質化とを1回のイオン注入で行うことができ
る。
このようなマスクどしてはイオン注入するイオンを透過
する材料のマスクであることが望ましく、例えば酸化珪
素やヂッ化硅素等の無機材料があげられる。
する材料のマスクであることが望ましく、例えば酸化珪
素やヂッ化硅素等の無機材料があげられる。
(2)欠陥減少化のための熱処理
本発明者は、非晶質Siにランプによるインコヒーレン
ト光を照射する際にその照射前後の結晶構造を透過電子
顕微鏡でたんわんに大量の試料について観察を行った際
に次の重要な知見を得た。
ト光を照射する際にその照射前後の結晶構造を透過電子
顕微鏡でたんわんに大量の試料について観察を行った際
に次の重要な知見を得た。
■非晶質Siに直接タングステンハロゲンランプ光(波
長0.5=3.5μm)を照射し、昇温時間10秒〜6
0秒で1100℃以上融点以下に1〜3分間加熱すると
、結晶化が起こり、ザブミイクロン(〈1μm)の粒径
をもつ多結晶薄膜となり、粒内には良好な結晶性を有す
る薄膜に歪ミカ加わった時のみ透過電子顕微鏡で観察さ
れる干渉縞【Bendcontours)が観察される
程に欠陥が少ないことがわかった。
長0.5=3.5μm)を照射し、昇温時間10秒〜6
0秒で1100℃以上融点以下に1〜3分間加熱すると
、結晶化が起こり、ザブミイクロン(〈1μm)の粒径
をもつ多結晶薄膜となり、粒内には良好な結晶性を有す
る薄膜に歪ミカ加わった時のみ透過電子顕微鏡で観察さ
れる干渉縞【Bendcontours)が観察される
程に欠陥が少ないことがわかった。
■非晶質Siを電気炉により600’eで10時間以上
100時間熱処理することにより固相成長させミクロン
サイズ(〉1μm)の大粒径樹枝状結晶を成長させた後
に1100℃以上融点以下の温度でランプによるインコ
ヒーレント光の照射を行うと粒内の結晶欠陥(積層欠陥
、マイクロ双晶、転位)が■と同様に激減することが確
かめられた。
100時間熱処理することにより固相成長させミクロン
サイズ(〉1μm)の大粒径樹枝状結晶を成長させた後
に1100℃以上融点以下の温度でランプによるインコ
ヒーレント光の照射を行うと粒内の結晶欠陥(積層欠陥
、マイクロ双晶、転位)が■と同様に激減することが確
かめられた。
さらに、この場合には粒界の移動が観察されていないこ
とが特徴であった。
とが特徴であった。
■、■共に1300℃、1400℃(いずれも加熱時間
3m1n)と温度を上昇させるに従い、その欠陥の量が
減少することもわかった。
3m1n)と温度を上昇させるに従い、その欠陥の量が
減少することもわかった。
これらの現象は次のように理解される。
■の場合には非晶買りt層が10秒で一気に1100℃
以上に加熱された結果、固相内の核形成温度が■の場合
より高く、成長径粒同士の衝突によって形成される粒界
によって決定される粒径は微少な1μm以下のものとな
り、さらに欠陥の自由energyの減少を駆動力とし
た欠陥の移動消滅がおきたものと判断される。なお、こ
の時粒界エネルギー減少を駆動力とした粒成長も合わせ
て起きている。
以上に加熱された結果、固相内の核形成温度が■の場合
より高く、成長径粒同士の衝突によって形成される粒界
によって決定される粒径は微少な1μm以下のものとな
り、さらに欠陥の自由energyの減少を駆動力とし
た欠陥の移動消滅がおきたものと判断される。なお、こ
の時粒界エネルギー減少を駆動力とした粒成長も合わせ
て起きている。
■の場合、前述したように固相内での核形成速度が低温
アニールのために低く制限され(例えば700℃以下1
0時間以上の熱処理で1ミクロン以上の粒径となる)大
粒径の樹枝状多結晶が成長し、その後にランプ光照射し
て1100℃以上融点以下の温度の加熱により欠陥エネ
ルギー減少を駆動力として欠陥群が移動、消滅する。
アニールのために低く制限され(例えば700℃以下1
0時間以上の熱処理で1ミクロン以上の粒径となる)大
粒径の樹枝状多結晶が成長し、その後にランプ光照射し
て1100℃以上融点以下の温度の加熱により欠陥エネ
ルギー減少を駆動力として欠陥群が移動、消滅する。
ただし、粒径が1μm以上と大きいため、粒界エネルギ
ーの状態は■の場合より低く、粒界の移動を伴った粒成
長は起こらない。
ーの状態は■の場合より低く、粒界の移動を伴った粒成
長は起こらない。
本発明に使用されるインコヒーレント光の照射強度とし
ては、前述した範囲の昇温速度で半導体薄膜を昇温し得
る強度であり、好ましくは0. 1W/cm2以上が望
ましい。
ては、前述した範囲の昇温速度で半導体薄膜を昇温し得
る強度であり、好ましくは0. 1W/cm2以上が望
ましい。
このようにして作製した大面積均一な結晶構造に変化せ
しめたSi薄膜にトランジスタ(Pチャンネル電界効果
トランジスタ)を作製した。正孔キャリア易動度とサブ
スレッシュホールド特性のランプ加熱温度に対する関係
を第4図に示す。
しめたSi薄膜にトランジスタ(Pチャンネル電界効果
トランジスタ)を作製した。正孔キャリア易動度とサブ
スレッシュホールド特性のランプ加熱温度に対する関係
を第4図に示す。
まず、■の試料、即ち非晶質Siに直接ランプ加熱によ
り高温処理したものにMOS Transistorヲ
作製した結果を、黒丸(・)のプロットで示す。
り高温処理したものにMOS Transistorヲ
作製した結果を、黒丸(・)のプロットで示す。
正孔キャリア易動度は、1100℃の熱処理まではほと
んど変化なく10cm”/V−sec以下であるが12
00℃以上の熱処理したものでは、急に易動度が向上に
10cm27V−seeを越える。サブスレッシュホー
ルド係数は、1000 m V /decade以上で
あり、このグラフにものらない程劣悪である。
んど変化なく10cm”/V−sec以下であるが12
00℃以上の熱処理したものでは、急に易動度が向上に
10cm27V−seeを越える。サブスレッシュホー
ルド係数は、1000 m V /decade以上で
あり、このグラフにものらない程劣悪である。
■の試料、即ち非晶isiを一担低温で固相成長させ、
1μm以上の大粒径化を行った後にランプを照射したも
のに電界効果トランジスタ(IIIO5FET)を作製
したもの結果の正孔キャリア易動度の変化を白丸(O)
、サブスレッシュホールド係数の変化を三角(Δ)で示
す。
1μm以上の大粒径化を行った後にランプを照射したも
のに電界効果トランジスタ(IIIO5FET)を作製
したもの結果の正孔キャリア易動度の変化を白丸(O)
、サブスレッシュホールド係数の変化を三角(Δ)で示
す。
低温固相成長したままのランプ照射を施す前のトランジ
スタでさえ、既にキャリア易動度が40cm2/V−s
ecを越えており、1100℃まではゆるやかな向上が
あり58cm2/■・secとなった。
スタでさえ、既にキャリア易動度が40cm2/V−s
ecを越えており、1100℃まではゆるやかな向上が
あり58cm2/■・secとなった。
さらに1100℃以上の光照射加熱により急激にその特
性は向上し、1300℃では140cm2/V−sec
となり、その特性は飛躍的に改善される。この向上は1
200℃以上で特に著しいことも判明した。同時にサブ
スレッシュホールド特性は1100℃までは700 m
V / decade以上であり1100℃以上の熱
処理により減少がはじまり1200℃以上で特に著しい
向上が観測される。
性は向上し、1300℃では140cm2/V−sec
となり、その特性は飛躍的に改善される。この向上は1
200℃以上で特に著しいことも判明した。同時にサブ
スレッシュホールド特性は1100℃までは700 m
V / decade以上であり1100℃以上の熱
処理により減少がはじまり1200℃以上で特に著しい
向上が観測される。
以上まとめるとランプ光照射の前に固相で熱処理を低温
度で行い、粒径拡大した後に1100℃以上さらにのぞ
ましくは1200℃以上のランプによる熱処理がDev
ice特性向上のために有効であることが判明した。
度で行い、粒径拡大した後に1100℃以上さらにのぞ
ましくは1200℃以上のランプによる熱処理がDev
ice特性向上のために有効であることが判明した。
また、ランプ加熱では、昇温速度が速いため非常に短時
間(数秒)で1100℃以上の温度に達し、下降も極め
て迅速に行われる。さらに波長を選択することム二より
、Si層のみの選択的加熱も可能である。Slの吸収波
長を300nmから11t mまで変化さゼ゛るどその
吸収深さは10nmか61007、+ mまで変化する
。表面層のみを加熱するためには800nm〜900n
mの間に発光波長スペクトルビークをもつXe(キセノ
ン)ランプを用いることがで咎る。この2つの点におい
て般に用いうわている電気炉に対して有利である。どり
わけ、通常の電気炉では数秒で1100℃以上の昇温速
度の加熱は困難である。また、本発明によれば所望の位
置で核発生し、粒径、粒界の位置を制御した半導体薄膜
を形成し得るためデバイス特性を低下させる原因である
粒界を避けて、デバイスの能動領域を形成することがで
きるため、単結晶半導体基体上に作成したデバイスと同
等の特性を有するデバイスを得ることができる。
間(数秒)で1100℃以上の温度に達し、下降も極め
て迅速に行われる。さらに波長を選択することム二より
、Si層のみの選択的加熱も可能である。Slの吸収波
長を300nmから11t mまで変化さゼ゛るどその
吸収深さは10nmか61007、+ mまで変化する
。表面層のみを加熱するためには800nm〜900n
mの間に発光波長スペクトルビークをもつXe(キセノ
ン)ランプを用いることがで咎る。この2つの点におい
て般に用いうわている電気炉に対して有利である。どり
わけ、通常の電気炉では数秒で1100℃以上の昇温速
度の加熱は困難である。また、本発明によれば所望の位
置で核発生し、粒径、粒界の位置を制御した半導体薄膜
を形成し得るためデバイス特性を低下させる原因である
粒界を避けて、デバイスの能動領域を形成することがで
きるため、単結晶半導体基体上に作成したデバイスと同
等の特性を有するデバイスを得ることができる。
以下に、μmサイズに固相成長させた後1350℃のハ
ロゲンランプ加熱を加えた後に作製したPチャンネル電
界効果トランジスタ(サンプルA)の4インチウェハー
内に作製した50個の素子のしきい値(vth)の分散
を第1表に示す、まりこ下IRにトランジスタの動作性
能の指標であるキャリア移動度(μ)を示す。
ロゲンランプ加熱を加えた後に作製したPチャンネル電
界効果トランジスタ(サンプルA)の4インチウェハー
内に作製した50個の素子のしきい値(vth)の分散
を第1表に示す、まりこ下IRにトランジスタの動作性
能の指標であるキャリア移動度(μ)を示す。
第1表
サンプルBは、粒界位置制御した後、1350℃のラン
プ加熱を施し、トランジスタを作製したもの、サンプル
Cは、バルクSiウェハーに作製したものを示す。チャ
ンネル長(L)は10μmと3μmであフな。粒界間隔
は5μmに設計した(サンプルB)。
プ加熱を施し、トランジスタを作製したもの、サンプル
Cは、バルクSiウェハーに作製したものを示す。チャ
ンネル長(L)は10μmと3μmであフな。粒界間隔
は5μmに設計した(サンプルB)。
粒界位置制御されていないサンプルBでは、分散σは短
チャンネルの方が大きく、粒界位置制御ざわ丁いるサン
プルBでは、短チャンネルの方が小さく、しかもキャリ
ア移動度は増加している。
チャンネルの方が大きく、粒界位置制御ざわ丁いるサン
プルBでは、短チャンネルの方が小さく、しかもキャリ
ア移動度は増加している。
以上のように粒界位置制御されている大粒径樹枝状多結
晶に高温熱!A埋を施し欠陥低減を行うと均一性が向上
し、高性能化が達成される。この効果は集積回路を組む
際極めて重要である。
晶に高温熱!A埋を施し欠陥低減を行うと均一性が向上
し、高性能化が達成される。この効果は集積回路を組む
際極めて重要である。
[実施例]
(実施例1)
4インチSiウェハー上に熱酸化s i 02 mを0
.1μm形成し5その上に、通常の減圧CVD法で非晶
質S1膜を1100nの厚みに堆積したい この時ソースガスはSiH4を使用し、550℃圧力0
.3Torrで形成した。
.1μm形成し5その上に、通常の減圧CVD法で非晶
質S1膜を1100nの厚みに堆積したい この時ソースガスはSiH4を使用し、550℃圧力0
.3Torrで形成した。
その後、レジストを塗布lノ、通常のリソグラフィー技
術で1μm径のレジストを5μm間隔に格子点状に残し
た。
術で1μm径のレジストを5μm間隔に格子点状に残し
た。
このレジストをマスクにしてSi”イオンを70keV
で全面に注入した。注入量は3X1015c m””と
1ノだ。70keVの注入エネルギーにおいてその投影
飛程はioonmのSiど下地材料の3102ガラス界
面近傍に来る。これで1μm径のレジスト以外の領域は
全てその界面(Si/5iO2)に損傷が与えられた。
で全面に注入した。注入量は3X1015c m””と
1ノだ。70keVの注入エネルギーにおいてその投影
飛程はioonmのSiど下地材料の3102ガラス界
面近傍に来る。これで1μm径のレジスト以外の領域は
全てその界面(Si/5iO2)に損傷が与えられた。
1ノジストを!!J離した後、N2雰囲気中テロ 30
t:、80時間の電気炉を用いた熱処理を行い、固相で
結晶成長させた。その後、透過電子顕微鏡で観察した結
果、結晶粒界がほぼ初めのパターン間隔に相当する5μ
m間隔に整列し、粒径の分布は各々平均5μmに対して
±1μm以内であった。
t:、80時間の電気炉を用いた熱処理を行い、固相で
結晶成長させた。その後、透過電子顕微鏡で観察した結
果、結晶粒界がほぼ初めのパターン間隔に相当する5μ
m間隔に整列し、粒径の分布は各々平均5μmに対して
±1μm以内であった。
また、雰囲気はN2とした。また、照射中の表面荒れを
防止するためSi薄膜表面に50nmの5iO2層をス
パッターによりキャップ屡として形成した。
防止するためSi薄膜表面に50nmの5iO2層をス
パッターによりキャップ屡として形成した。
さらに、タングステンハロゲンランプを両面より110
0℃、1350℃、1400℃で3分照射した6つのサ
ンプルを形成した。なお、昇温速度ば200℃/ s
e cとした。その後ICプロセスを用いてポリシリコ
ンゲートのPチャンネル電界効果トランジスタを4イン
チウェハーに作製した。チャンネル長は10μmと3μ
mであった。
0℃、1350℃、1400℃で3分照射した6つのサ
ンプルを形成した。なお、昇温速度ば200℃/ s
e cとした。その後ICプロセスを用いてポリシリコ
ンゲートのPチャンネル電界効果トランジスタを4イン
チウェハーに作製した。チャンネル長は10μmと3μ
mであった。
その結果、キャリア移動度が大きく、しきい値の分散の
少ない優れたトランジスタが得られた。
少ない優れたトランジスタが得られた。
また、N2雰囲気中の熱処理をN2雰囲気中の熱処理に
しても同様の効果が得られた。
しても同様の効果が得られた。
(実施例2)
板状のガラスからなる下地材料上に、減圧化学気相法に
よフてSiH4を熱分解し、多結晶Si薄膜を1100
n堆積した。形成温度は620℃、圧力0.3Torr
であり、その粒径は微細であり50nm程度であった。
よフてSiH4を熱分解し、多結晶Si薄膜を1100
n堆積した。形成温度は620℃、圧力0.3Torr
であり、その粒径は微細であり50nm程度であった。
Si注入は2回行った。まず、最初にレジストマスクな
しに全面に40keVの注入エネルギーで3X10”c
m−’の注入量でSiイオンを該多結晶Si層へ注入し
、イオン注入によるノックオン原子に起因する空格子点
が連続となり、非晶質化した。ただし、40kevの投
影飛程は1100nの膜厚中央近傍に位置し、その結果
、Si/5in2下地界面近傍の損傷はほとんどない。
しに全面に40keVの注入エネルギーで3X10”c
m−’の注入量でSiイオンを該多結晶Si層へ注入し
、イオン注入によるノックオン原子に起因する空格子点
が連続となり、非晶質化した。ただし、40kevの投
影飛程は1100nの膜厚中央近傍に位置し、その結果
、Si/5in2下地界面近傍の損傷はほとんどない。
その後、実施例1と同様にレジストマスクを1μm径で
5μm間隔で格子点状に設け、2回目のSt”イオン注
入を今度は70keVで行い、界面近傍に損傷を導入し
た。注入量は1回目の注入と同一とした。レジスト剥離
後N、中で620℃、100時間熱処理した。その結果
、実施例1と同様に粒径が5μm±1μmとなり、しか
も、粒界が格子状に整列していた。
5μm間隔で格子点状に設け、2回目のSt”イオン注
入を今度は70keVで行い、界面近傍に損傷を導入し
た。注入量は1回目の注入と同一とした。レジスト剥離
後N、中で620℃、100時間熱処理した。その結果
、実施例1と同様に粒径が5μm±1μmとなり、しか
も、粒界が格子状に整列していた。
さらに、上記粒界位置制御されたSi薄膜を50nmの
スパッター5ift膜を被覆した後、その上部にSiウ
ェハーを光吸収物として接触させタングステンハロゲン
ランプ光を照射して1100℃、1200℃、1300
℃、1350℃、1400℃で3分間行った5つのサン
プルを形成した。なお、昇温速度は200℃/ s e
c トした。また、雰囲気はN、とした。
スパッター5ift膜を被覆した後、その上部にSiウ
ェハーを光吸収物として接触させタングステンハロゲン
ランプ光を照射して1100℃、1200℃、1300
℃、1350℃、1400℃で3分間行った5つのサン
プルを形成した。なお、昇温速度は200℃/ s e
c トした。また、雰囲気はN、とした。
キャップSin、を除去して後、実施例1と同様に電界
効果トランジスタを作製したところ良好な特性を有する
トランジスタが得られた。
効果トランジスタを作製したところ良好な特性を有する
トランジスタが得られた。
(実施例3)
下地材料としての石英基板上に、超高真空中における電
子ビーム蒸着法によって以下に示す条件の下に、非晶質
Si[を1100nの膜厚で堆積した。
子ビーム蒸着法によって以下に示す条件の下に、非晶質
Si[を1100nの膜厚で堆積した。
到達真空度 lXl0−”Torr蒸着中真空度
5X10−”Torr基板温度 150℃ 堆積速度 〜100 n m / h rこの非
晶質Si薄膜上に、レジストを通常のフォトリソフラフ
ィー工程によって、1μm角の領域を5μm間隔の格子
点状に残るようにバターニングした。
5X10−”Torr基板温度 150℃ 堆積速度 〜100 n m / h rこの非
晶質Si薄膜上に、レジストを通常のフォトリソフラフ
ィー工程によって、1μm角の領域を5μm間隔の格子
点状に残るようにバターニングした。
さらに、この基板全体に、70keVのエネルギーに加
速されたSi+イオンを1×101101s”の注入量
でイオン注入した。この場合、Si中でのSiイオンの
投影飛程は99.7nmであるから、レジストで覆われ
ていない領域の非晶質Si薄膜と石英基板との界面近傍
に最も多くのSiイオンが分布し、界面に多(の損傷が
導入される。
速されたSi+イオンを1×101101s”の注入量
でイオン注入した。この場合、Si中でのSiイオンの
投影飛程は99.7nmであるから、レジストで覆われ
ていない領域の非晶質Si薄膜と石英基板との界面近傍
に最も多くのSiイオンが分布し、界面に多(の損傷が
導入される。
レジストを除去した後、N2雰囲気中で基板温度を59
0℃に保って熱処理した。熱処理開始後15時間はどで
、1μm角の2回目のSfイオンの注入されていない領
域で、結晶核が発生し始めた。この時点で、レジストで
覆われずにSiイオンを注入された領域では何ら核形成
は生じていないので、さらにアニールを続けると、1μ
m角の領域で既に形成されていた結晶核はその領域を越
えて横方向に成長し、樹枝状の大粒径薄膜結晶となった
。そして120時間はどアニールすると、5μm程離れ
た隣接する領域から成長してきた結晶粒と成長端面を接
して粒界をなすに至り、非晶質S1薄膜はほぼ全域にわ
たって結晶化した。結果として、結晶粒界をほぼ5μm
間隔の格子状に配しながら、平均粒径5μmの結晶粒群
からなる薄膜状の結晶が得られた。
0℃に保って熱処理した。熱処理開始後15時間はどで
、1μm角の2回目のSfイオンの注入されていない領
域で、結晶核が発生し始めた。この時点で、レジストで
覆われずにSiイオンを注入された領域では何ら核形成
は生じていないので、さらにアニールを続けると、1μ
m角の領域で既に形成されていた結晶核はその領域を越
えて横方向に成長し、樹枝状の大粒径薄膜結晶となった
。そして120時間はどアニールすると、5μm程離れ
た隣接する領域から成長してきた結晶粒と成長端面を接
して粒界をなすに至り、非晶質S1薄膜はほぼ全域にわ
たって結晶化した。結果として、結晶粒界をほぼ5μm
間隔の格子状に配しながら、平均粒径5μmの結晶粒群
からなる薄膜状の結晶が得られた。
実施例1,2と同様にハロゲンランプにより光加熱し、
次いで電界効果トランジスタを作製した。
次いで電界効果トランジスタを作製した。
全ての実施例において、固相成長により粒界位置制御さ
れたSi薄膜を光により高温熱処理した後に透A電子顕
微鏡によりその粒界位胃を再確認した結果、粒界移動は
無かった。
れたSi薄膜を光により高温熱処理した後に透A電子顕
微鏡によりその粒界位胃を再確認した結果、粒界移動は
無かった。
実施例1.2.3により粒界位置制御されたSi薄膜に
光照射を施し、結晶性を向上させた後、トランジスタを
作製したところ、第4図に示すように光加熱温度により
トランジスタの諸物件は向上し、さらに第1表に示すよ
うに[第1表(B)]、そのバラツキが減少し集積回路
を組む上で非常に有利となフだ。
光照射を施し、結晶性を向上させた後、トランジスタを
作製したところ、第4図に示すように光加熱温度により
トランジスタの諸物件は向上し、さらに第1表に示すよ
うに[第1表(B)]、そのバラツキが減少し集積回路
を組む上で非常に有利となフだ。
[発明の効果]
本発明によれば、粒界位置制御された固相成長大粒径樹
枝状結晶Si薄膜にインコーヒーレント光照射により粒
界移動を伴わずに結晶粒内の結晶欠陥を低減せしめ、そ
こに作製された素子の高性能化と高均一化を同時に達成
される。
枝状結晶Si薄膜にインコーヒーレント光照射により粒
界移動を伴わずに結晶粒内の結晶欠陥を低減せしめ、そ
こに作製された素子の高性能化と高均一化を同時に達成
される。
第1図は、注入エネルギーと結晶化温度との関係を示す
グラフ、第2図は、投影飛程と潜伏時間との関係を示す
グラフ、第3図は非晶質層から結晶質層へ成長工程を示
す工程図、第4図は、熱処理温度と結晶欠陥どの関係を
示すグラフである。 第 1 図 第3図 Si″′ イオン注入 結晶S1 第2図
グラフ、第2図は、投影飛程と潜伏時間との関係を示す
グラフ、第3図は非晶質層から結晶質層へ成長工程を示
す工程図、第4図は、熱処理温度と結晶欠陥どの関係を
示すグラフである。 第 1 図 第3図 Si″′ イオン注入 結晶S1 第2図
Claims (4)
- (1)非晶質薄膜を固相成長によって結晶化させて薄膜
結晶とする結晶成長方法において、非晶質薄膜の予め定
められた位置に、優先的に核発生点となる複数個の微小
領域を形成し、次いで加熱処理を行うことにより、該微
小領域から優先的に単一の核より固相成長せしめて粒界
の位置が指定された結晶半導体薄膜を形成させ、次いで
該結晶半導体薄膜を1100℃以上の熱処理によって粒
内欠陥を減少させることを特徴とする半導体薄膜の形成
方法。 - (2)前記非晶質薄膜は、堆積されたままで非晶質構造
となるもの、堆積非晶質層あるいは多結晶薄膜をイオン
注入を行うことにより非晶質構造となる薄膜である請求
項1記載の半導体薄膜の形成方法。 - (3)前記微小領域の形成は、該領域以外の部分の下地
界面近傍が注入損傷を受けるような注入エネルギーでの
イオン注入により行うことを特徴とする請求項1又は2
記載の半導体薄膜の形成方法。 - (4)前記1100℃以上の熱処理はインコヒーレント
光の照射を用いる請求項1乃至3記載の半導体薄膜の形
成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14786390A JPH0442918A (ja) | 1990-06-06 | 1990-06-06 | 半導体薄膜の形成方法 |
| DE69116202T DE69116202T2 (de) | 1990-04-10 | 1991-04-09 | Verfahren zur Herstellung einer Halbleiterdünnschicht |
| AT91105613T ATE132919T1 (de) | 1990-04-10 | 1991-04-09 | Verfahren zur herstellung einer halbleiterdünnschicht |
| EP91105613A EP0451789B1 (en) | 1990-04-10 | 1991-04-09 | Method of forming semiconductor thin film |
| US08/352,113 US5495824A (en) | 1990-04-10 | 1994-12-01 | Method for forming semiconductor thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14786390A JPH0442918A (ja) | 1990-06-06 | 1990-06-06 | 半導体薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442918A true JPH0442918A (ja) | 1992-02-13 |
Family
ID=15439953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14786390A Pending JPH0442918A (ja) | 1990-04-10 | 1990-06-06 | 半導体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442918A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326020A (ja) * | 1993-05-14 | 1994-11-25 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US5514880A (en) * | 1992-10-28 | 1996-05-07 | Mitsubishi Denki Kabushiki Kaisha | Field effect thin-film transistor for an SRAM with reduced standby current |
-
1990
- 1990-06-06 JP JP14786390A patent/JPH0442918A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514880A (en) * | 1992-10-28 | 1996-05-07 | Mitsubishi Denki Kabushiki Kaisha | Field effect thin-film transistor for an SRAM with reduced standby current |
| US5736438A (en) * | 1992-10-28 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Field effect thin-film transistor and method of manufacturing the same as well as semiconductor device provided with the same |
| JPH06326020A (ja) * | 1993-05-14 | 1994-11-25 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2695488B2 (ja) | 結晶の成長方法 | |
| EP0390608B1 (en) | Method for forming semiconductor thin-film and resulting semiconductor thin-film | |
| US5278093A (en) | Method for forming semiconductor thin film | |
| US5290712A (en) | Process for forming crystalline semiconductor film | |
| EP0472970B1 (en) | Process for growing crystalline thin film | |
| US20020117666A1 (en) | Method of forming thin film transistors on predominantly <100> polycrystalline silicon films | |
| US5495824A (en) | Method for forming semiconductor thin film | |
| JPH02260524A (ja) | 結晶性半導体膜及びその形成方法 | |
| TWI290768B (en) | Method for manufacturing polysilicon film | |
| JPH0442918A (ja) | 半導体薄膜の形成方法 | |
| JP2695466B2 (ja) | 結晶成長方法 | |
| JP2662058B2 (ja) | 半導体膜の製造方法 | |
| JP2800060B2 (ja) | 半導体膜の製造方法 | |
| JPH0329316A (ja) | 半導体薄膜の形成方法 | |
| JPH059099A (ja) | 結晶の成長方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JP2749945B2 (ja) | 固相結晶成長法 | |
| JPH02258690A (ja) | 半導体薄膜の形成方法 | |
| JP2767833B2 (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JPH03109717A (ja) | 半導体薄膜の形成方法 | |
| JPH03120715A (ja) | 結晶成長方法および結晶物品 | |
| JPH04180218A (ja) | 結晶物品及び結晶の成長方法 | |
| JPH04286111A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPH03290923A (ja) | 結晶成長方法及び該方法によって得られた結晶物品 | |
| JPH06263599A (ja) | 基板の加工方法 |