JPH06326020A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH06326020A
JPH06326020A JP13654293A JP13654293A JPH06326020A JP H06326020 A JPH06326020 A JP H06326020A JP 13654293 A JP13654293 A JP 13654293A JP 13654293 A JP13654293 A JP 13654293A JP H06326020 A JPH06326020 A JP H06326020A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor film
film
ions
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13654293A
Other languages
English (en)
Other versions
JP3141909B2 (ja
Inventor
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP05136542A priority Critical patent/JP3141909B2/ja
Publication of JPH06326020A publication Critical patent/JPH06326020A/ja
Application granted granted Critical
Publication of JP3141909B2 publication Critical patent/JP3141909B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 非単結晶半導体を加熱により結晶化させる再
の加熱温度の低温化と加熱時間の短縮を計る。 【構成】 基板上に非単結晶半導体を形成した後、基板
と非単結晶半導体との界面近傍に不活性イオンを注入す
ることによって、この界面近傍を非晶質化し、さらに加
熱を行うことによって結晶化を行う。この結晶化の際、
当該領域が非晶質化されているので、均一な結晶成長を
行うことができ、低温度、短時間での加熱で結晶化を行
うことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁基板上に設けられ
たTFT等の半導体装置、およびその作製方法に関す
る。
【0002】
【従来の技術】ガラス基板上に多数のTFTを形成し、
これらのTFTを画素の駆動に用いるアクティブ型液晶
表示装置やガラス基板上のTFTを用いたイメージセン
サー等が知られている。
【0003】これらの装置に用いられるTFT(薄膜半
導体を用いた絶縁ゲイト型電界効果トランジスタ)に
は、薄膜状の珪素半導体を用いるのが一般的である。薄
膜状の珪素半導体として、気相法で比較的容易に作製す
ることができる非晶質珪素(a-Si)を用いるこが一般的で
あるが、より高速動作を実現するために、結晶性を有す
る珪素半導体薄膜を利用することが有用である。結晶性
を有する珪素半導体薄膜としては、多結晶珪素、微結晶
珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の
中間の状態を有するセミアモルファス珪素等が知られて
いる。
【0004】これら結晶性を有する薄膜状の珪素半導体
を得る方法としては、 (1) 成膜時に結晶性を有する膜を直接成膜する。 (2) 非晶質の半導体膜を成膜しておき、レーザー光のエ
ネルギーにより結晶性を有せしめる。 (3) 非晶質の半導体膜を成膜しておき、熱エネルギーを
加えることにより結晶性を有せしめる。 とった方法が知られている。しかしながら、(1) の方法
は良好な物性を有する膜を均一に成膜することに問題が
あり、また成膜温度が600 ℃以上と高いので、ガラス基
板上に成膜を行うことに問題があった。また、(2) の方
法は、レーザー光の照射面積が小さいので、生産性に問
題があり、また大面積な基板に対応できないという問題
があった。さたに(3) の方法は、大面積に対応できると
いう利点はあるが、加熱温度として600 ℃以上の高温に
することが必要であり、安価なガラス基板を用いること
を考えると、さらに加熱温度を下げる必要があった。さ
らにまた加熱時間が数十時間以上にも及ぶので、さらに
その時間を短くする必要があった。
【0005】
【発明が解決しようとする課題】上記の問題に鑑み、本
発明は、 1.加熱よる結晶化の方法において、加熱温度の低温度
化と加熱時間の短時間化を計る。 2.電気的にも良好な特性を有する結晶性の珪素半導体
薄膜を得る。 といったことを満足した結晶性を有する珪素半導体薄膜
を得ることを目的とする。
【0006】〔発明の背景〕本発明人らは、上記従来の
技術の項で述べた、非晶質の珪素半導体膜をCVD法や
スパッタ法で成膜し、該膜を加熱によって結晶化させる
方法について、以下のような考察を行った。
【0007】まず実験事実として、ガラス基板上に非晶
質珪素膜を成膜し、この膜を加熱により結晶化させるメ
カニズムを調べると、結晶成長はガラス基板と非晶質珪
素との界面から始まり、基板表面に対して垂直な柱状に
進行することが認められる。
【0008】上記現象は、ガラス基板と非晶質珪素膜と
の界面に、結晶成長の基となる結晶核(結晶成長の基と
なる種)が存在していると考察される。このような結晶
核は、基板表面に微量に存在している金属元素やガラス
表面の結晶成分(結晶化ガラスと呼ばれるように、ガラ
ス基板表面には酸化珪素の結晶成分が存在していると考
えられる)であると考えられる。
【0009】一方、基板に結晶核が存在しないように表
面をエッチングし、さらにその表面の汚染に注意した非
晶質酸化珪素の基板を用い、該基板上に結晶核が存在し
ない条件において非晶質珪素を成膜し、該膜を加熱によ
って結晶化させると、普通のガラス基板上の形成した場
合に比較して、短時間または低温で結晶化を行うことが
でき、しかも結晶性及びその均一性が高く、しかも電気
的な特性に優れた結晶性珪素膜を得ることができた。
【0010】なんら処理を行なわない基板上(コーニン
グ9059)にプラズマCVD法で形成された非晶質珪素膜
を窒素雰囲気中での加熱によって、結晶化する場合、そ
の加熱温度として600 ℃とした場合、加熱時間として10
時間以上の時間を必要としたが、上記処理を行なった非
晶質酸化珪素の基板を用いた場合には、4時間程度の加
熱において同様な結晶化状態を得るこができた。尚この
際の結晶化の判断はラマン分光スペクトルを利用した。
【0011】また、加熱時間を10時間としてガラス基板
を用いた場合には、580 ℃では変化は殆ど見られなかっ
たが、上記非晶質珪素の基板を用いた場合には、10時間
の加熱で結晶化をさせることができた。しかし、上記非
晶質酸化珪素の基板を用いた実験は、その表面に不純物
が存在しないように細心の注意を払って行ったものであ
り実用的ではない。
【0012】上記実験事実について考察すると、基板中
さらに半導体膜の界面近傍に存在している基板材料の結
晶成分や半導体膜中の結晶成分は、結晶成長の核となり
得るが、良好な結晶成長を行うためにはかえって負の要
因として作用していると考えることができる。換言すれ
ば、結晶化にあったっては、結晶成分が予め存在してい
ることは好ましくない、と考察することができる。
【0013】本発明は上記実験事実に基づき、基板上の
非晶質珪素半導体膜を加熱によって結晶化を行う場合に
は、基板と非晶質珪素膜との界面に結晶核となる成分、
特に基板表面近傍の結晶成分や基板との界面近傍の非晶
質珪素膜中に結晶成分(非晶質といっても程度の問題で
あり、詳細に観察すれば結晶成分が認められる場合があ
る)が存在していないことが必要である、との考察結果
に基づき行われたものである。
【0014】
【課題を解決するための手段】〔第1の発明〕第1の発
明は、請求項1に記載されているように、基板上に非単
結晶半導体膜を形成する工程と、前記半導体膜に対し
て、不活性な元素のイオンを注入し、前記基板と前記半
導体膜との界面近傍を非晶質化する工程と、加熱を行
い、前記半導体膜を結晶化させる工程と、を有するこ
と、を要旨とする半導体装置作製方法である。
【0015】上記第1の発明において、基板としては、
絶縁性基板であるガラス基板や石英基板、さらには半導
体基板を挙げることができる。また、非単結晶半導体膜
としては、珪素に代表される半導体の非晶質、微結晶、
多結晶、セミアモルファス等々の半導体を挙げることが
できる。さらにまた、他の半導体材料を用いることもで
きる。
【0016】不活性な元素というのは、イオン注入が行
われる非単結晶半導体膜に対して悪影響を与えない元素
のことをいう。例えば、非単結晶半導体膜として、非晶
質珪素半導体膜を採用した場合、この不活性な元素とし
て、珪素やゲルマニウム、さらに半導体膜が一導電型に
なることを許容するならリンやボロンの珪素に対し、一
導電型を有せしめる元素を用いることができる。
【0017】基板と半導体膜との界面近傍というのは、
基板と基板上の半導体膜との界面を境にして、その両
側、即ちその界面を境にした基板側と半導体膜側の近傍
領域ということである。
【0018】半導体膜に対して、不活性な元素のイオン
注入を行うことによって、半導体膜を非晶質化するとい
うのは、一般に良く知られているように、イオン注入に
よって、当該半導体が非晶質化してしまう現象を利用し
たものである。この非晶質化は、より非晶質化を助長す
るという意味もあるので、非晶質半導体膜に対して行う
ことによって、該非晶質半導体膜中の結晶成分を非晶質
化するという作用を有す。(一般に非晶質半導体膜とし
て気相法等で成膜された膜中には、結晶成分やマイクロ
クリスタル構造が存在している)
【0019】加熱を行い、半導体膜を結晶化させる、と
いうのは、非晶質状態の半導体膜に熱エネルギーを加え
ることによって、結晶化を助長させ、結晶成分または結
晶性を有する半導体膜を作製することをいう。一般の非
晶質珪素を加熱によって結晶化させる場合には、最低60
0 ℃程度の温度で24時間〜48時間の加熱が必要であるこ
とが実験的に判明している。しかし本発明において、非
単結晶半導体として非晶質珪素を用いた場合には、550
℃、5時間の加熱によって上記従来の場合と同様な結晶
化を行うことができる。
【0020】〔第2の発明〕第2の発明は、請求項2に
記載されているように、第1の発明において、不活性な
元素のイオンは、基板内を中心に注入されており、その
ドーズ量は、3×1014cm-2〜3×1015cm-2であること、
を要旨とするものである。
【0021】上記第2の発明において、不活性な元素の
イオンが基板内を中心に注入されるという意味を以下に
説明する。一般に当該材料中にイオン打ち込みによっ
て、イオンを注入すると、注入されたイオンは、その深
さ方向にある分布でもって存在する。この分布を飛程分
布という。上記「イオンが基板内を中心に注入される」
というのは、注入されたイオンの分布の最大値が、基板
内に存在しているということである。
【0022】この一例を図2に示す。図2において、点
線より左側が基板側であり、点線より右側がイオンが注
入される半導体膜側である。そして、点線の両側付近が
基板と半導体膜との界面近傍となる。この場合、注入イ
オンの飛程分布の最大値(最も多くの注入イオンが存在
する領域)が基板内にあることを示している。即ち、基
板内を中心にイオンが注入されている状態を示してい
る。
【0023】〔第4の発明〕第4の発明は、請求項4に
記載されているように、基板上に非単結晶半導体膜を形
成する工程と、前記半導体膜に対して、選択的に不活性
な元素のイオンを注入し、前記基板と前記半導体膜との
界面近傍を非晶質化する工程と、加熱を行い、前記不活
性な元素のイオンが注入されていない領域の非単結晶半
導体から前記不活性な元素のイオンが注入された領域の
非単結晶半導体へと結晶成長を行わす工程と、を有する
こと、を要旨とする半導体装置作製方法である。
【0024】上記第4の発明は、非単結晶半導体膜に対
し、選択的に不活性なイオンを注入することによって、
該イオン注入領域を非晶質化した場合、加熱処理を行う
ことによって、前記非晶質化されていない領域(非晶質
半導体膜として成膜されたものであっても、イオン注入
による非晶質化を行わなければ、結晶成分が残存してい
る)からの結晶成長が前記非晶質化された領域に向かっ
て起こり、膜の平面方向に結晶成長した結晶性半導体膜
を得ることができるものである。
【0025】〔第6の発明〕第6の発明は、請求項6に
記載されているように、基板上に設けられた結晶性を有
する半導体膜を有し、前記基板の表面近傍を中心に、不
活性な元素のイオンが注入されていること、を要旨とす
る半導体装置である。
【0026】上記第6の発明は、前記第1の発明または
第4の発明において、作製された半導体装置において
は、不活性な元素のイオンが注入されている領域が、基
板中のその表面近傍であることを定めたものである。こ
のような構成の例としては、図3に示す、不活性な元素
のイオンの飛程分布を挙げることができる。図3には、
基板の表面近傍にイオンが注入されており、そのイオン
が主に基板表面に集中して打ち込まれていることを示し
ている。即ち、図3に示すような不活性な元素のイオン
が注入されている構成は、第3の発明を満たす構成であ
るといえる。
【0027】なお本発明は、基板と半導体膜との界面近
傍における結晶成分を排除することによって、加熱によ
る結晶化の効果を高めるものであるが、人為的に結晶成
長核となる材料を導入し、該材料を核として結晶成長を
させる方法をとってもよい。
【0028】
【作用】ガラス基板表面を非晶質化することで、均一な
結晶成長を阻害する結晶成分を排除することができ、加
熱による結晶化によって、電気的特性においても満足す
る結晶性の半導体薄膜を得るとができる。さらに、結晶
化を行う際の加熱温度を低くすることができ、また加熱
時間を短くすることができる。
【0029】
【実施例】〔実施例1〕本実施例は、ガラス基板(コー
ニング7059)上にNチャネル型TFT、またはPチャネ
ル型TFTを形成した場合の例である。本実施例は、ガ
ラス基板上に形成されたTFTを用いた液晶表示装置や
イメージセンサ、さらには絶縁基板上に形成された集積
回路に利用することができる。
【0030】本実施例の作製工程を図1を用いて説明す
る。図1において、(11)が絶縁基板であるコーニング70
59ガラス基板である。まずガラス基板上に下地酸化膜と
して酸化珪素膜(12)を3000Åの厚さにスパッタ法によっ
て形成する。勿論この下地の酸化珪素膜(12)はなくても
よい。次に、非晶質珪素膜(13)を公知のプラズマCVD
法によって、1500Åの厚さに成膜する。成膜方法は、熱
CVD法やスパッタ法によるものであってもよい。また
この非晶質珪素膜(13)として、結晶性を有する膜、例え
ば微結晶珪素膜や多結晶珪素膜を成膜するのでもよい。
【0031】この非晶質珪素膜(13)は、後に加熱によっ
て結晶化させるので、結晶化を阻害する元素である酸素
元素の混入が、成膜時に極力ないようにすることが重要
である。
【0032】次に、珪素半導体に対しては、電気的に不
活性な元素である珪素イオン(Si +) をイオン打ち込み
法によりイオン注入し、非晶質珪素半導体膜(13)を非晶
質化(非晶質化を助長するということもできる)する。
この際、珪素イオンを打ち込む加速電圧やドーズ量を以
下のようにして定める。
【0033】まず、この珪素イオンの打ち込みは、ガラ
ス基板(11)の表面近傍さらには下地酸化珪素膜(12)を非
晶質化し、これらの領域に結晶化を阻害すると考えられ
る結晶成分が存在しないようにするものである。即ち、
加熱による結晶成長が、基板(この場合は、下地酸化珪
素膜をも含めて考える)と結晶化させる半導体膜との界
面から起こることに着目し、一様で電気的特性の優れた
結晶性の半導体膜を得るために、結晶化に当たって、負
の要因として作用するこの界面近傍の結晶成分を除去す
るものである。上記結晶化を阻害する結晶成分は、ガラ
ス基板(11)中に存在する酸化珪素の結晶成分や、下地酸
化珪素膜(12)中に存在する酸化珪素の結晶成分や、非晶
質半導体膜(13)中に存在している結晶成分のことをい
う。
【0034】珪素イオンの打ち込み条件は、図2に示す
ようなドーズ量で行われるようにした。図2に示されて
いるのは、縦軸にドーズ量を、横軸に注入イオンの位置
(注入表面からのイオンの深さ方向の位置)をとったも
のであり、点線より左側が基板(11)側(酸化珪素膜(12)
も含めて考える)であり、点線より右側が出発膜である
非晶質珪素膜(13)側である。本実施例においては、ドー
ズ量を5×1014cm-2としたが、3×1014cm-2〜3×1015
cm-2の範囲で可能である。勿論他の値でも可能であると
思われる。
【0035】ここで重要なことは、珪素イオンが打ち込
まれる領域が(21)で示される非晶質珪素膜側にもあるこ
とである。これは前述のように、基板と結晶結晶化させ
る半導体との界面近傍を非晶質することが、良好な結晶
成長のために必要であるからである。また、上記珪素イ
オンの打ち込みの結果、非晶質珪素膜(13)の厚さ方向全
体にわたって結晶成分は認められず、膜全体が非晶質化
していることが確認された。
【0036】次に、大気圧の窒素雰囲気中で550 ℃、5
時間の加熱を行い非晶質珪素膜(13)の結晶化を行った。
この結晶化工程によって結晶性珪素半導体膜を得ること
ができた。なお上記結晶化の工程の加熱温度は、一般の
非晶質珪素の結晶化温度(実験によれば10時間程度の加
熱時間で行う場合には、600 ℃以上が必要であることが
判明している)以下の温度で行うことができ、しかも加
熱時間は短くすることができる。
【0037】以上のようにして作製したガラス基板上の
結晶性珪素半導体膜を利用して、Nチャネル型TFTと
Pチャネル型TFTを作製した。作製方法は、従来より
行われている方法に依った。Nチャネル型TFTでは移
動度が70cm2/Vs以上のものを得るこができ、Pチャネル
型TFTの場合でも30cm2/Vs以上のものを得るこができ
た。これは、珪素イオンによる非晶質化の処理を行わず
に、600 ℃、24時間の加熱によって結晶化された結晶性
珪素半導体膜を用いた場合と同様な結果であった。即
ち、600 ℃, 24時間の加熱によって得られる効果が、55
0 ℃、5時間の加熱によって得ることができた。
【0038】〔実施例2〕本実施例は、ガラス基板上に
形成される結晶化させた半導体材料において、結晶の成
長方向を基板と平行な方向とすることによって、基板と
平行な方向に対する電気的な特性を改善せんとする構成
を提案するものである。
【0039】図3に本実施例の作製工程を示す。図3に
おいて、図1と符号が同じものは特に断らないかぎり、
実施例1において説明したものと同様である。まずガラ
ス基板(コーニング7059)上に実施例1と同様に下地酸
化珪素膜を形成し、しかる後に結晶性を有する珪素半導
体膜(13)を形成する。本実施例においては、550 ℃の温
度の熱CVD法によって微結晶珪素半導体膜(13)を1500
Åの厚さに成膜する。この結晶性を有する珪素半導体膜
の成膜方法は、公知のプラズマCVD法を利用すること
もできる。
【0040】上記構成において、微結晶珪素半導体膜(1
3)を形成するのは、この膜中の結晶成分を結晶核とし
て、後に結晶成長を行うためである。勿論、普通の非晶
質珪素半導体膜であっても、程度の問題として結晶成分
(秩序性が認められる微小領域)が存在していると考え
られるので、ここで半導体膜(13)として公知の非晶質半
導体膜を用いるのでもよい。
【0041】以上のようにして、図3(A)に示す構成
を得た後、図3(B)に示す様に、メタルマスク(15)を
設ける。次に、実施例1と同様な工程により、珪素イオ
ン(14)の打ち込みを行い、メタルマスクで覆われていな
い部分に珪素イオンの注入を行う。この結果、珪素イオ
ンが注入された領域は、半導体膜(13)と基板(ここで
は、下地酸化珪素膜(12)と基板(11)との合わせてものを
いう)との界面近傍を中心にして、非晶質化される。
【0042】その後、実施例1と同様に窒素雰囲気中に
おいて、550 ℃、5時間の加熱を行い、非晶質化された
領域(6) の半導体膜(13)を結晶化させる。この際、結晶
化は珪素イオンの打ち込まれていない領域((16)以外の
領域)においても行われるが、この領域での結晶化の速
度は小さいので、選択的に(16)の領域において結晶化が
行われることになる。ここで重要なのは、珪素イオン(1
4)の注入による非晶質化が行われていない領域から矢印
(17)で示されるように結晶成長が進行し、基板表面に平
行な方向に結晶性が助長されることである。
【0043】上記の現象は、基板表面の結晶成分を結晶
核として、基板表面に垂直方向に非晶質半導体膜の結晶
成長が生じる現象と同じ原理による。
【0044】本実施例の構成をとることで、結晶性珪素
半導体膜の平面方向(図3の(17)の方向に一致する)へ
のキャリアの伝導を用いるTFT等の半導体装置の電気
的特性を改善することができる。
【0045】
【効果】基板表面と非単結晶半導体との界面近傍を、不
活性のイオンの注入によって非晶質化することによっ
て、従来よりも低温でしかも短時間の加熱によって、結
晶化をすることでき、従来の方式によって得られていた
結晶性半導体膜に比較して遜色のない電気的特性を有す
る結晶性半導体膜を得ることができた。
【図面の簡単な説明】
【図1】 実施例の概要を示す。
【図2】 実施例における、珪素イオンの注入の状態を
示す。
【図3】 実施例の概要を示す。
【符号の説明】
11 ガラス基板 12 下地酸化珪素膜 13 半導体膜 14 珪素イオン 15 メタルマスク 16 珪素イオンが注入された領域 17 結晶成長の方向

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板上に非単結晶半導体膜を形成する工
    程と、 前記半導体膜に対して、不活性な元素のイオンを注入
    し、前記基板と前記半導体膜との界面近傍を非晶質化す
    る工程と、 加熱を行い、前記半導体膜を結晶化させる工程と、 を有することを特徴とする半導体装置作製方法。
  2. 【請求項2】 請求項1において、不活性な元素のイオ
    ンは、基板内を中心に注入されており、そのドーズ量
    は、3×1014cm-2〜3×1015cm-2であることを特徴とす
    る半導体装置作製方法。
  3. 【請求項3】 請求項1において、不活性な元素のイオ
    ンは、非単結晶半導体膜を構成する材料の元素であるこ
    とを特徴とする半導体装置作製方法。
  4. 【請求項4】 基板上に非単結晶半導体膜を形成する工
    程と、 前記半導体膜に対して、選択的に不活性な元素のイオン
    を注入し、前記基板と前記半導体膜との界面近傍を非晶
    質化する工程と、 加熱を行い、前記不活性な元素のイオンが注入されてい
    ない領域の非単結晶半導体から前記不活性な元素のイオ
    ンが注入された領域の非単結晶半導体へと結晶成長を行
    わす工程と、 を有することを特徴とする半導体装置作製方法。
  5. 【請求項5】 請求項4において、不活性な元素のイオ
    ンは、基板内を中心に注入されており、そのドーズ量
    は、3×1014cm-2〜3×1015cm-2であることを特徴とす
    る半導体装置作製方法。
  6. 【請求項6】 基板上に設けられた結晶性を有する半導
    体膜を有し、 前記基板の表面近傍を中心に、不活性な元素のイオンが
    注入されていることを特徴とする半導体装置。
  7. 【請求項7】 請求項6において、不活性な元素のイオ
    ンが注入されている中心の領域において、そのドーズ量
    は、3×1014cm-2〜3×1015cm-2であることを特徴とす
    る半導体装置。
JP05136542A 1993-05-14 1993-05-14 半導体装置作製方法 Expired - Fee Related JP3141909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05136542A JP3141909B2 (ja) 1993-05-14 1993-05-14 半導体装置作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05136542A JP3141909B2 (ja) 1993-05-14 1993-05-14 半導体装置作製方法

Publications (2)

Publication Number Publication Date
JPH06326020A true JPH06326020A (ja) 1994-11-25
JP3141909B2 JP3141909B2 (ja) 2001-03-07

Family

ID=15177636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05136542A Expired - Fee Related JP3141909B2 (ja) 1993-05-14 1993-05-14 半導体装置作製方法

Country Status (1)

Country Link
JP (1) JP3141909B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024946A (ja) * 2004-07-08 2006-01-26 Samsung Electronics Co Ltd 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法
KR101225347B1 (ko) * 2005-12-30 2013-01-23 엘지디스플레이 주식회사 폴리실리콘막 제조 방법, 그를 이용한 박막트랜지스터 및유기전계발광표시장치 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178119A (ja) * 1984-09-25 1986-04-21 Sony Corp 半導体の製造方法
JPH02288328A (ja) * 1989-04-28 1990-11-28 Canon Inc 結晶成長方法
JPH03125422A (ja) * 1989-10-09 1991-05-28 Canon Inc 結晶の成長方法
JPH0442918A (ja) * 1990-06-06 1992-02-13 Canon Inc 半導体薄膜の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178119A (ja) * 1984-09-25 1986-04-21 Sony Corp 半導体の製造方法
JPH02288328A (ja) * 1989-04-28 1990-11-28 Canon Inc 結晶成長方法
JPH03125422A (ja) * 1989-10-09 1991-05-28 Canon Inc 結晶の成長方法
JPH0442918A (ja) * 1990-06-06 1992-02-13 Canon Inc 半導体薄膜の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024946A (ja) * 2004-07-08 2006-01-26 Samsung Electronics Co Ltd 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法
KR101225347B1 (ko) * 2005-12-30 2013-01-23 엘지디스플레이 주식회사 폴리실리콘막 제조 방법, 그를 이용한 박막트랜지스터 및유기전계발광표시장치 제조 방법

Also Published As

Publication number Publication date
JP3141909B2 (ja) 2001-03-07

Similar Documents

Publication Publication Date Title
JP3503427B2 (ja) 薄膜トランジスタの製造方法
KR100227439B1 (ko) 다결정 박막 및 박막 반도체 장치 제작 방법
JP3254072B2 (ja) 半導体装置の作製方法
JP3411408B2 (ja) 半導体装置の作製方法
JPS6178119A (ja) 半導体の製造方法
JP2961375B2 (ja) 半導体装置の製造方法
KR930010978B1 (ko) 박막트랜지스터의 제조방법
JP3890270B2 (ja) 薄膜トランジスタの製造方法
JP3389448B2 (ja) アモルファス半導体状態の物質を多結晶半導体状態の物質に変換する方法
JP3141909B2 (ja) 半導体装置作製方法
JPH04340725A (ja) 薄膜トランジスタの製造方法
JP3949639B2 (ja) 半導体装置の作製方法
JP2811763B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPH11261078A (ja) 半導体装置の製造方法
JP3093762B2 (ja) 半導体装置の製造方法
JPH08293464A (ja) 半導体基板及び半導体装置の製造方法
JP2773203B2 (ja) 半導体装置の製造方法
JP2822394B2 (ja) 半導体装置の製造方法
JPH11186552A (ja) 薄膜トランジスタの製造方法
JP3185757B2 (ja) 半導体膜の製造方法
JPH11102863A (ja) 多結晶半導体膜の製造方法
JPH0982639A (ja) 半導体装置およびその製造方法
JP2933081B2 (ja) 半導体装置の製造方法
JP2910752B2 (ja) 半導体装置の製造方法
JPS61116821A (ja) 単結晶薄膜の形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071222

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20091222

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20091222

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20101222

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20111222

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees