JPH0442969A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0442969A
JPH0442969A JP2148997A JP14899790A JPH0442969A JP H0442969 A JPH0442969 A JP H0442969A JP 2148997 A JP2148997 A JP 2148997A JP 14899790 A JP14899790 A JP 14899790A JP H0442969 A JPH0442969 A JP H0442969A
Authority
JP
Japan
Prior art keywords
semiconductor crystal
forming
pattern
film
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2148997A
Other languages
Japanese (ja)
Other versions
JP2633061B2 (en
Inventor
Kazuhiko Tsuji
和彦 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2148997A priority Critical patent/JP2633061B2/en
Publication of JPH0442969A publication Critical patent/JPH0442969A/en
Application granted granted Critical
Publication of JP2633061B2 publication Critical patent/JP2633061B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高密度で積層構造が容易な半導体装!およびそ
の製造方法に関するものである。
[Detailed Description of the Invention] Industrial Application Field The present invention is a semiconductor device with high density and easy lamination structure! and its manufacturing method.

従来の技術 従来のMO3型半導体装置は、第6図に示すように、−
導電型半導体基板31にソース・ドレイン領域32.3
3を形成し、前記半導体基板上にゲート酸化膜34およ
びゲート電極35を形成していた。また、第7図に示す
ように、基板との容量を低減するために、絶縁膜36上
に一導電型半導体結晶膜37を形成し、この半導体結晶
膜37にソース・ドレイン領域38.39を形成し、さ
らに、半導体結晶膜37上にゲート酸化膜40およびゲ
ート電極41を形成していた。その後、上記いずれの構
造においても、全面に絶縁膜を形成し、ソース・ドレイ
ン領域およびゲート電極上に開孔部を形成した後金属配
線層を形成し、半導体装置を成していた。
BACKGROUND OF THE INVENTION A conventional MO3 type semiconductor device, as shown in FIG.
Source/drain regions 32.3 are formed on the conductive semiconductor substrate 31.
3 was formed, and a gate oxide film 34 and a gate electrode 35 were formed on the semiconductor substrate. Further, as shown in FIG. 7, in order to reduce the capacitance with the substrate, a one-conductivity type semiconductor crystal film 37 is formed on the insulating film 36, and source/drain regions 38 and 39 are formed in this semiconductor crystal film 37. Further, a gate oxide film 40 and a gate electrode 41 were formed on the semiconductor crystal film 37. After that, in any of the above structures, an insulating film is formed over the entire surface, openings are formed on the source/drain regions and the gate electrode, and then a metal wiring layer is formed to form a semiconductor device.

発明が解決しようとする課題 かかる従来の構成では、半導体基板あるいは絶縁膜上に
ゲート酸化膜およびゲート電極を縦方向に形成するため
表面の段差が大きく、配線層が断線しやすいという欠点
があった。また、特に、相補型MOS型を構成する場合
は一導電型半導体基板上に反対導電型不純物領域を形成
した後、両者にソース・ドレインおよびゲート酸化膜お
よびゲートti#1を形成し、相互のゲートisを接続
しているため、面積が大きくなり、高密度化の妨げとな
っていた。
Problems to be Solved by the Invention In this conventional structure, the gate oxide film and gate electrode are formed vertically on the semiconductor substrate or insulating film, so the surface level difference is large and the wiring layer is easily disconnected. . In particular, when configuring a complementary MOS type, after forming an impurity region of an opposite conductivity type on one conductivity type semiconductor substrate, a source/drain, a gate oxide film, and a gate ti#1 are formed on both, and mutual contact is made. Since the gate is connected, the area becomes large, which hinders high density.

本発明は上記問題を解決するもので、半導体基板上ある
いは絶縁膜上に横方向にゲート酸化膜およびゲート電極
を形成することにより、表面段差を小さくでき、特に、
相補型MO3型半導体装置の製造に適した半導体装置お
よびその製造方法を提供することを目的とするものであ
る。
The present invention solves the above problem, and by forming a gate oxide film and a gate electrode laterally on a semiconductor substrate or an insulating film, surface steps can be reduced, and in particular,
It is an object of the present invention to provide a semiconductor device suitable for manufacturing a complementary MO3 type semiconductor device and a method for manufacturing the same.

課題を解決するための手段 上記課題を解決するために、本発明の半導体装置は、同
一絶縁体膜上に横方向にゲート電極、ゲート酸化膜とチ
ャネル領域およびソース・ドレイン領域を形成し、かつ
ゲート電極の両側面に同一導電型のチャネル領域あるい
は異なる導電型のチャネル領域を形成したものである。
Means for Solving the Problems In order to solve the above problems, a semiconductor device of the present invention has a gate electrode, a gate oxide film, a channel region, and a source/drain region formed laterally on the same insulating film, and Channel regions of the same conductivity type or channel regions of different conductivity types are formed on both sides of the gate electrode.

また、本発明の半導体装置の製造方法は、絶縁膜上に第
1の半導体結晶膜を形成し、これに、所定の第1のパタ
ーンを形成した後、前記第1のパターン全面にゲート酸
化膜を形成する工程と、全面に第2の半導体結晶膜を形
成した後、これに所定の第2のパターンを形成し、前記
第1の半導体結晶パターンの両側壁のゲート酸化膜に接
する第2の半導体結晶パターンを形成する工程と、前記
第2の半導体結晶パターンに選択的に不純物イオンを注
入してソース・ドレインを形成する工程とを有する構成
を有するものである。
Further, in the method for manufacturing a semiconductor device of the present invention, a first semiconductor crystal film is formed on an insulating film, a predetermined first pattern is formed thereon, and then a gate oxide film is formed on the entire surface of the first pattern. After forming a second semiconductor crystal film on the entire surface, a predetermined second pattern is formed thereon, and a second semiconductor crystal film is formed in contact with the gate oxide film on both side walls of the first semiconductor crystal pattern. The method includes a step of forming a semiconductor crystal pattern, and a step of selectively implanting impurity ions into the second semiconductor crystal pattern to form a source/drain.

さらに、本発明の製造方法は、絶縁膜上に第1の半導体
結晶膜を形成し、これに所定の第1のパターンを形成し
た後、前記第1のパターン全面に第1のゲート酸化膜を
形成する工程と、全面に第2の半導体結晶膜を形成した
徒、これに所定の第2のパターンを形成17、前記第1
の半導体結晶パターンの一側壁の動1のゲート・酸化膜
に接する第2の半導体結晶パターンを形成する工程と、
前記第2の半導体結晶パターンに選択的に不純物イオン
を注入!−てソース・ドレイン領域を形成する工程と、
全面に絶縁膜を形成l〜た後選択的に開孔部を形成し、
前記第1の半導体結晶パターンの他の側壁を露出する工
程と、前記露出表面に第2のゲート酸化膜を形成する工
程と、全面に前記第1の半導体結晶膜と反対導電型の第
3の半導体結晶膜を形成した後、これに前記開孔部内で
所定の第3のパターンを形成し、前記第1の半導体結晶
パターンの他の側壁の第2のゲート酸化膜に接する第3
の半導体結晶パターンを形成する工程と、前記第3の半
導体結晶パターンに選択的に不純物イオンを注入してソ
ース・ドレイン領域を形成する工程とを有する構成にし
たものである。
Furthermore, in the manufacturing method of the present invention, a first semiconductor crystal film is formed on the insulating film, a predetermined first pattern is formed thereon, and then a first gate oxide film is formed on the entire surface of the first pattern. forming a second semiconductor crystal film on the entire surface, forming a predetermined second pattern thereon;
forming a second semiconductor crystal pattern in contact with the first gate/oxide film on one side wall of the semiconductor crystal pattern;
Selectively implanting impurity ions into the second semiconductor crystal pattern! - forming source/drain regions;
After forming an insulating film on the entire surface, selectively forming openings,
exposing another sidewall of the first semiconductor crystal pattern; forming a second gate oxide film on the exposed surface; and forming a third gate oxide film of the opposite conductivity type to the first semiconductor crystal pattern over the entire surface. After forming the semiconductor crystal film, a predetermined third pattern is formed within the opening, and a third pattern is formed on the other side wall of the first semiconductor crystal pattern in contact with the second gate oxide film.
and a step of selectively implanting impurity ions into the third semiconductor crystal pattern to form source/drain regions.

さらに、本発明の[遣方法は、絶縁膜上に形成した第1
の半導体結晶膜に所定の複数のパターンを形成した後、
前記複数の第1の半導体結晶パターンに選択的に不純物
イオンを注入してソース・ドレイン領域を形成する工程
と、前記複数の第1の半導体結晶パターンの表面にゲー
ト酸化膜を形成する工程と、前記複数の第1の半導体結
晶パターンに前記ゲート酸化膜を介して接触する第2の
半導体結晶パターンを形成し、ターl−電極とする工程
とを有する構成にしたものである。
Furthermore, the method of the present invention includes a first method formed on an insulating film.
After forming a plurality of predetermined patterns on the semiconductor crystal film,
selectively implanting impurity ions into the plurality of first semiconductor crystal patterns to form source/drain regions; forming a gate oxide film on the surface of the plurality of first semiconductor crystal patterns; A second semiconductor crystal pattern is formed in contact with the plurality of first semiconductor crystal patterns via the gate oxide film to form a tar-electrode.

作用 上記構成により、同一平面上にゲート電極ニゲ−I−酸
化膜とチャネル領域およびソース・ドレイン領球を形成
するため表面の段差が少なく、配線層が容易に形成する
ことができる。またゲート電極の両側面にチャネル領域
を形成するため同一電極で複数のMOS型半導体素子を
駆動することができ、高密度な半導体装置を形成するこ
とができる。
Operation With the above structure, since the gate electrode Ni-I-oxide film, the channel region, and the source/drain regions are formed on the same plane, there are few steps on the surface, and the wiring layer can be easily formed. Furthermore, since channel regions are formed on both sides of the gate electrode, a plurality of MOS type semiconductor elements can be driven by the same electrode, and a high-density semiconductor device can be formed.

実施例 以下本発明の一実施例を図面に基づいて説明する。Example An embodiment of the present invention will be described below based on the drawings.

第1図および第2図は本発明の第1の実施例の半導体装
置の製造方法を説明する断面図および平面図である。第
1図において、絶縁膜1の」二に第1の半導体結晶膜を
形成し、これに所定の第1のパターン2を形成してゲー
ト電極とする。次に熱酸化法により、前記半導体結晶膜
の側壁および表面にゲート酸化膜3を形成する(第1図
(A))。
1 and 2 are a sectional view and a plan view illustrating a method of manufacturing a semiconductor device according to a first embodiment of the present invention. In FIG. 1, a first semiconductor crystal film is formed on the second side of an insulating film 1, and a predetermined first pattern 2 is formed thereon to form a gate electrode. Next, a gate oxide film 3 is formed on the sidewalls and surface of the semiconductor crystal film by a thermal oxidation method (FIG. 1(A)).

次に全面に第2の−WA電型半導体結晶膜4を形成した
後(第1図(B))、第1のパターン2の両側壁に接し
て半導体結晶膜4よりなる所定の第2のパターン5を形
成する(第1図(C))。
Next, after forming a second −WA type semiconductor crystal film 4 on the entire surface (FIG. 1(B)), a predetermined second semiconductor crystal film 4 made of the semiconductor crystal film 4 is formed in contact with both side walls of the first pattern 2. A pattern 5 is formed (FIG. 1(C)).

次に第2図において、前記第2の両パターン5」−にわ
たってゲート電極である第1のパターン2と交差するパ
ターンを有する感光性樹脂!I6を形成12、この感光
性樹脂膜6をイオン注入用マスクとして、第2の一導電
型半導体結晶膜4よりなる第2のパターン5の所定の領
域に反対導電型不純物イオンを注入してソース・ドレイ
ン領域7,8を形成する(第2図fD))、次に、感光
性樹脂膜6を除去した後、全面に絶縁膜を形成し、前記
ゲート電極およびソース・ドレイン領域上に開孔部9を
形成する。さらに、全面に金属層を形成した後、所定の
パターンを形成し、ゲート電極配線層10およびソース
・ドレイン配線層11.12を形成する(第2図(E)
)。
Next, in FIG. 2, the photosensitive resin has a pattern that crosses the first pattern 2, which is the gate electrode, across both the second patterns 5''. I6 is formed 12, and using this photosensitive resin film 6 as a mask for ion implantation, impurity ions of the opposite conductivity type are implanted into a predetermined region of the second pattern 5 made of the second one conductivity type semiconductor crystal film 4 to form a source.・Drain regions 7 and 8 are formed (FIG. 2 fD)). Next, after removing the photosensitive resin film 6, an insulating film is formed on the entire surface, and holes are formed on the gate electrode and the source/drain regions. Section 9 is formed. Furthermore, after forming a metal layer on the entire surface, a predetermined pattern is formed, and a gate electrode wiring layer 10 and source/drain wiring layers 11 and 12 are formed (FIG. 2(E)).
).

第3図および第4図は本発明の第2の実施例の半導体装
置の製造方法を説明する断面図および平面図である。第
3図において、絶縁膜1の上に第1の半導体結晶膜を形
成l〜、これに所定の第1のパターン2を形成してゲー
1へ電極とする。次に、ゲート電極である第1のパター
ン2の表面に熱酸化法などによりゲート酸化[lI3を
形成する(第3図(A))。次に、全面に−S電型半導
体結晶膜4を形成しく第3図(b))、ターl−電極で
ある第1のパターン2の一側u 2 aにゲート酸化膜
3を介して接!−て半導体結晶WA4よりなる第2のパ
ターン5を形成する(第3図(C))。
3 and 4 are a sectional view and a plan view illustrating a method of manufacturing a semiconductor device according to a second embodiment of the present invention. In FIG. 3, a first semiconductor crystal film is formed on an insulating film 1, and a predetermined first pattern 2 is formed thereon to serve as an electrode for a gate 1. Next, gate oxidation [lI3] is formed on the surface of the first pattern 2, which is the gate electrode, by a thermal oxidation method or the like (FIG. 3(A)). Next, a -S type semiconductor crystal film 4 is formed on the entire surface (FIG. 3(b)), and is connected to one side u2a of the first pattern 2, which is a tar-electrode, via a gate oxide film 3. ! - to form a second pattern 5 made of semiconductor crystal WA4 (FIG. 3(C)).

次に第4図において、ゲートを極である第1のパターン
2と交差するパターンを有する感光性樹脂膜6を形成し
た後、この感光性樹脂膜6をイオン注入用マスクとして
一導電型半導体結晶膜4よりなる第2のパターン5の所
定の領域に反対導電型不純物イオンを注入してソース・
ドレイン領域7.8を形成する(第4図(D))、次に
感光性樹脂膜6を除去した後、全面に絶縁膜13を形成
し、さらに、選択的に開孔部14を形成し、ゲート電極
である第1のパターン2の他の側壁2bを露出する(第
4図(E) ) 、次に前記露出したゲート電極側壁に
ゲート酸化膜を形成する0次に全面に反対導電型半導体
結晶膜を形成した後、少くとも前記開孔部14内で前記
ゲート電極側壁と前記ゲート酸化膜を介して接続された
第3のパターン15を形成する6次にゲートtSである
第1のパターン2と交差するパターンを有する感光性樹
脂膜16を形成し、この感光性樹脂膜6をイオン注入用
マスクとして、前記反対導電型半導体結晶膜よりなる第
3のパターン15の所定の領域に導電型の興なる不純物
イオンを注入してソース・ドレイン領域17.18を形
成する。(第4図(F))、次に、感光性樹脂膜16を
除去した後、第1の実施例と同様に、全面に絶縁膜を形
成し、選択的に開孔部を形成し、さらに、全面に金属膜
を形成した後、配線パターンを形成する。
Next, in FIG. 4, after forming a photosensitive resin film 6 having a pattern that intersects with the first pattern 2 whose gate is the pole, a semiconductor crystal of one conductivity type is formed using this photosensitive resin film 6 as a mask for ion implantation. Impurity ions of the opposite conductivity type are implanted into a predetermined region of the second pattern 5 made of the film 4 to form a source.
A drain region 7.8 is formed (FIG. 4(D)). Next, after removing the photosensitive resin film 6, an insulating film 13 is formed on the entire surface, and furthermore, openings 14 are selectively formed. , expose the other sidewall 2b of the first pattern 2, which is the gate electrode (FIG. 4(E)), and then form a gate oxide film on the exposed sidewall of the gate electrode. After forming the semiconductor crystal film, a first gate tS, which is a sixth-order gate tS, is formed to form a third pattern 15 connected to the side wall of the gate electrode through the gate oxide film at least within the opening 14. A photosensitive resin film 16 having a pattern intersecting with the pattern 2 is formed, and using this photosensitive resin film 6 as a mask for ion implantation, conductivity is applied to a predetermined region of the third pattern 15 made of the opposite conductivity type semiconductor crystal film. Source/drain regions 17 and 18 are formed by implanting impurity ions of a suitable type. (FIG. 4(F)) Next, after removing the photosensitive resin film 16, an insulating film is formed on the entire surface as in the first embodiment, and openings are selectively formed. After forming a metal film on the entire surface, a wiring pattern is formed.

第5図は本発明の第3の実施例の半導体装!の製造方法
を説明する平面図である。第5図において、絶縁膜1の
上に半導体結晶膜を形成し、これに所定のパターン20
.21を形成する0次にパターン20.21に交差する
パターンを有する感光性樹脂膜22を形成し、この感光
性樹脂膜22をイオン注入用マスクとして、前記半導体
結晶膜よりなるパターン20.21の所定の領域に選択
的に不純物イオンを注入してソース・ドレイン領域′う
、8を形成する(第5図(A))、次に感光性樹脂膜2
2を除去した後、前記半導体結晶膜よりなるパターン2
0.21の表面にゲート酸化膜23を形成する0次に前
記半導体結晶膜よりなる両パターン20.21にゲート
酸化膜23を介して接触する第2の半導体結晶膜24を
形成してゲート電極とする(第5図(B))、次に全面
に絶縁WA25を形成し第1の実施例と同様に、選択的
に前記ソース・ドレイン領域およびゲート電極上に開孔
部9を形成し、選択的に金属配線層を形成する。
FIG. 5 shows a semiconductor device according to a third embodiment of the present invention! FIG. 2 is a plan view illustrating a manufacturing method. In FIG. 5, a semiconductor crystal film is formed on an insulating film 1, and a predetermined pattern 20 is formed on the semiconductor crystal film.
.. A photosensitive resin film 22 having a pattern intersecting the pattern 20.21 is formed on the 0th order forming the semiconductor crystal film 21, and using this photosensitive resin film 22 as a mask for ion implantation, the pattern 20.21 made of the semiconductor crystal film is formed. Impurity ions are selectively implanted into predetermined regions to form source/drain regions 8 (FIG. 5(A)), and then a photosensitive resin film 2 is formed.
2, the pattern 2 made of the semiconductor crystal film is removed.
A second semiconductor crystal film 24 is formed in contact with both patterns 20 and 21 made of the semiconductor crystal film through the gate oxide film 23 to form a gate electrode. (FIG. 5(B)), then an insulating WA 25 is formed on the entire surface, and as in the first embodiment, openings 9 are selectively formed on the source/drain regions and the gate electrode, A metal wiring layer is selectively formed.

発明の効果 以上のように、本発明の半導体装置および製造方法によ
れば、同一絶縁膜上に横方向にゲート電極・ゲート酸化
膜とチャネル領域およびソース・ドレイン領域を形成す
るため、表面の段差が少なく、半導体素子間の接続が容
易であり、また、積層構造を容易に構成できる。また、
同一ゲート電極の両側壁にチャネル領域およびソース・
ドレイン領域を形成するため、同一ゲートで複数の素子
を動作できるとともに、高密度な半導体装置を形成する
ことができる。特に、相補型MOS型を構成する場合に
有利である。
Effects of the Invention As described above, according to the semiconductor device and manufacturing method of the present invention, since the gate electrode/gate oxide film, the channel region, and the source/drain region are formed laterally on the same insulating film, the surface level difference is eliminated. It is easy to connect semiconductor elements, and it is easy to form a laminated structure. Also,
A channel region and a source region are formed on both side walls of the same gate electrode.
Since the drain region is formed, a plurality of elements can be operated with the same gate, and a high-density semiconductor device can be formed. This is particularly advantageous when configuring a complementary MOS type.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は本発明の第1の実施例の半導体装
置の製造方法を説明するための構造断面図および平面図
、第3図および第4図は本発明の第2の実施例の半導体
装置の製造方法を説明するための構造断面図および平面
図、第5図は本発明の第3の実施例の半導体装置の製造
方法を説明するための平面図、第6図および第7図は従
来例の半導体装置の製造方法を説明するための構造断面
図である。 1・・・絶縁膜、2 、24.・、ゲート′r!fh@
、3 、23中ゲート酸化膜、5.15.20.21・
・・半導体結晶膜、6゜22・・・感光性樹脂膜、7.
8.17.18・・・ソース・ドレイン領域、9・・・
開孔部、1o・・・ゲート電極配線層、11、12・・
・ソース・ドレイン配線層。 代理人   森  本  義  弘 iゞ寸( \ 覧 N Z5 e珠改 吊5図 第6図
1 and 2 are structural cross-sectional views and plan views for explaining a method of manufacturing a semiconductor device according to a first embodiment of the present invention, and FIGS. 3 and 4 are a structural cross-sectional view and a plan view for explaining a method of manufacturing a semiconductor device according to a first embodiment of the present invention. 5 is a structural cross-sectional view and a plan view for explaining the method of manufacturing a semiconductor device according to the third embodiment of the present invention; FIGS. The figure is a structural cross-sectional view for explaining a conventional method of manufacturing a semiconductor device. 1... Insulating film, 2, 24.・、Gate'r! fh@
, 3 , 23 Medium gate oxide film, 5.15.20.21・
...Semiconductor crystal film, 6°22...Photosensitive resin film, 7.
8.17.18... Source/drain region, 9...
Opening part, 1o... Gate electrode wiring layer, 11, 12...
・Source/drain wiring layer. Agent Yoshihiro Morimoto

Claims (1)

【特許請求の範囲】 1、絶縁膜上に形成したゲート電極の両側面にゲート酸
化膜を有し、前記ゲート電極の両側面にそれぞれ前記ゲ
ート酸化膜を介して接する半導体結晶からなるチャネル
領域およびソース・ドレイン領域を有する半導体装置。 2、絶縁膜上に形成したゲート電極の両側面にゲート酸
化膜を有し、前記ゲート電極の一側面に前記ゲート酸化
膜を介して接する一導電型半導体結晶からなるチャネル
領域およびソース・ドレイン領域を有し、前記ゲート電
極の他の側面に前記ゲート酸化膜を介して接する反対導
電型半導体結晶からなるチャネル領域およびソース・ド
レイン領域を有する半導体装置。 3、絶縁膜上に第1の半導体結晶膜を形成し、これに、
所定の第1のパターンを形成した後、前記第1のパター
ン全面にゲート酸化膜を形成する工程と、全面に第2の
半導体結晶膜を形成した後、これに所定の第2のパター
ンを形成し、前記第1の半導体結晶パターンの両側壁の
ゲート酸化膜に接する第2の半導体結晶パターンを形成
する工程と、前記第2の半導体結晶パターンに選択的に
不純物イオンを注入してソース・ドレインを形成する工
程とを有する半導体装置の製造方法。 4、絶縁膜上に第1の半導体結晶膜を形成し、これに所
定の第1のパターンを形成した後、前記第1のパターン
全面に第1のゲート酸化膜を形成する工程と、全面に第
2の半導体結晶膜を形成した後、これに所定の第2のパ
ターンを形成し、前記第1の半導体結晶パターンの一側
壁の第1のゲート酸化膜に接する第2の半導体結晶パタ
ーンを形成する工程と、前記第2の半導体結晶パターン
に選択的に不純物イオンを注入してソース・ドレイン領
域を形成する工程と、全面に絶縁膜を形成した後選択的
に開孔部を形成し、前記第1の半導体結晶パターンの他
の側壁を露出する工程と、前記露出表面に第2のゲート
酸化膜を形成する工程と、全面に前記第1の半導体結晶
膜と反対導電型の第3の半導体結晶膜を形成した後、こ
れに前記開孔部内で所定の第3のパターンを形成し、前
記第1の半導体結晶パターンの他の側壁の第2のゲート
酸化膜に接する第3の半導体結晶パターンを形成する工
程と、前記第3の半導体結晶パターンに選択的に不純物
イオンを注入してソース・ドレイン領域を形成する工程
とを有する半導体装置の製造方法。 5、絶縁膜上に形成した第1の半導体結晶膜に所定の複
数のパターンを形成した後、前記複数の第1の半導体結
晶パターンに選択的に不純物イオンを注入してソース・
ドレイン領域を形成する工程と、前記複数の第1の半導
体結晶パターンの表面にゲート酸化膜を形成する工程と
、前記複数の第1の半導体結晶パターンに前記ゲート酸
化膜を介して接触する第2の半導体結晶パターンを形成
し、ゲート電極とする工程とを有する半導体装置の製造
方法。
[Claims] 1. A channel region made of a semiconductor crystal, which has a gate oxide film on both sides of a gate electrode formed on an insulating film, and is in contact with both sides of the gate electrode through the gate oxide film, respectively; A semiconductor device having source and drain regions. 2. A channel region and a source/drain region made of a semiconductor crystal of one conductivity type, which have gate oxide films on both sides of a gate electrode formed on an insulating film, and are in contact with one side of the gate electrode via the gate oxide film. and a channel region and a source/drain region made of a semiconductor crystal of an opposite conductivity type and in contact with the other side surface of the gate electrode via the gate oxide film. 3. Form a first semiconductor crystal film on the insulating film, and
After forming a predetermined first pattern, forming a gate oxide film on the entire surface of the first pattern; and after forming a second semiconductor crystal film on the entire surface, forming a predetermined second pattern thereon. a step of forming a second semiconductor crystal pattern in contact with the gate oxide film on both side walls of the first semiconductor crystal pattern; and a step of selectively implanting impurity ions into the second semiconductor crystal pattern to form a source/drain region. A method for manufacturing a semiconductor device, comprising: forming a semiconductor device. 4. After forming a first semiconductor crystal film on the insulating film and forming a predetermined first pattern thereon, forming a first gate oxide film on the entire surface of the first pattern; After forming a second semiconductor crystal film, a predetermined second pattern is formed thereon to form a second semiconductor crystal pattern in contact with the first gate oxide film on one side wall of the first semiconductor crystal pattern. a step of selectively implanting impurity ions into the second semiconductor crystal pattern to form a source/drain region; and a step of selectively forming an opening after forming an insulating film on the entire surface; a step of exposing another sidewall of the first semiconductor crystal pattern; a step of forming a second gate oxide film on the exposed surface; and a step of forming a third semiconductor of a conductivity type opposite to that of the first semiconductor crystal film over the entire surface. After forming the crystal film, a predetermined third pattern is formed therein within the opening, and the third semiconductor crystal pattern is in contact with the second gate oxide film on the other side wall of the first semiconductor crystal pattern. A method for manufacturing a semiconductor device comprising the steps of forming a source/drain region by selectively implanting impurity ions into the third semiconductor crystal pattern. 5. After forming a plurality of predetermined patterns in the first semiconductor crystal film formed on the insulating film, impurity ions are selectively implanted into the plurality of first semiconductor crystal patterns to form a source.
a step of forming a drain region, a step of forming a gate oxide film on the surface of the plurality of first semiconductor crystal patterns, and a step of forming a second semiconductor crystal pattern in contact with the plurality of first semiconductor crystal patterns via the gate oxide film. A method for manufacturing a semiconductor device, comprising: forming a semiconductor crystal pattern to form a gate electrode.
JP2148997A 1990-06-06 1990-06-06 Method for manufacturing semiconductor device Expired - Fee Related JP2633061B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2148997A JP2633061B2 (en) 1990-06-06 1990-06-06 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2148997A JP2633061B2 (en) 1990-06-06 1990-06-06 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0442969A true JPH0442969A (en) 1992-02-13
JP2633061B2 JP2633061B2 (en) 1997-07-23

Family

ID=15465398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2148997A Expired - Fee Related JP2633061B2 (en) 1990-06-06 1990-06-06 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2633061B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315143A (en) * 1992-04-28 1994-05-24 Matsushita Electric Industrial Co., Ltd. High density integrated semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206121A (en) * 1982-05-27 1983-12-01 Toshiba Corp Manufacture of thin-film semiconductor device
JPS62242352A (en) * 1986-04-14 1987-10-22 Seiko Epson Corp Semiconductor device
JPS63168052A (en) * 1986-12-29 1988-07-12 Nec Corp Thin film transistor and manufacture thereof
JPH02114670A (en) * 1988-10-25 1990-04-26 Seiko Epson Corp field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206121A (en) * 1982-05-27 1983-12-01 Toshiba Corp Manufacture of thin-film semiconductor device
JPS62242352A (en) * 1986-04-14 1987-10-22 Seiko Epson Corp Semiconductor device
JPS63168052A (en) * 1986-12-29 1988-07-12 Nec Corp Thin film transistor and manufacture thereof
JPH02114670A (en) * 1988-10-25 1990-04-26 Seiko Epson Corp field effect transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315143A (en) * 1992-04-28 1994-05-24 Matsushita Electric Industrial Co., Ltd. High density integrated semiconductor device
US5409850A (en) * 1992-04-28 1995-04-25 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a high density semiconductor device

Also Published As

Publication number Publication date
JP2633061B2 (en) 1997-07-23

Similar Documents

Publication Publication Date Title
US5858841A (en) ROM device having memory units arranged in three dimensions, and a method of making the same
US5550071A (en) Method for forming micro contacts of semiconductor device
JPS6158265A (en) Method of producing integrated circuit
JPH0442969A (en) Semiconductor device and manufacture thereof
JPH08274166A (en) Semiconductor device and manufacturing method thereof
JP2001351992A (en) Method for manufacturing semiconductor device
US5773310A (en) Method for fabricating a MOS transistor
JPH0319362A (en) Semiconductor memory and its manufacturing method
JP2004214682A (en) Manufacturing method for and-type flash memory cell
JPH0239429A (en) Manufacture of semiconductor device
JPH0442970A (en) Semiconductor device and manufacture thereof
KR100558540B1 (en) Semiconductor device manufacturing method
JPS603157A (en) Manufacture of semiconductor device
JPS5821861A (en) Semiconductor memory device
JP2516429B2 (en) Method for manufacturing semiconductor device
JPS5832502B2 (en) Manufacturing method of semiconductor device
JP3209209B2 (en) Method for manufacturing semiconductor device having capacitance contact hole
JP2556619B2 (en) Method for manufacturing semiconductor device
JPH0482271A (en) Semiconductor device and manufacture thereof
JPH021942A (en) Semiconductor device and its manufacture
JPH0394464A (en) Semiconductor device
JPS5856356A (en) Manufacture of semiconductor device
JPH01162358A (en) Formation of laminar-structure mis semiconductor device
JPH03272174A (en) Manufacture of semiconductor device
JPH01165114A (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees