JPH044339U - - Google Patents
Info
- Publication number
- JPH044339U JPH044339U JP4443690U JP4443690U JPH044339U JP H044339 U JPH044339 U JP H044339U JP 4443690 U JP4443690 U JP 4443690U JP 4443690 U JP4443690 U JP 4443690U JP H044339 U JPH044339 U JP H044339U
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- processing unit
- computer
- memories
- loads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Description
第１図はこの考案によるコンピユータの演算処
理装置の一実施例を示すブロツク図、第２図は従
来の演算処理装置を示すブロツク図である。図に
おいて、１はＣＰＵ、２はＤＲＡＭ、３はデイス
クインタフエース、４はデイスク装置、５はバス
、６，７はＲＯＭ、８はＲＯＭの切換器である。
なお、図中同一符号は同一、または相当部分を示
す。
理装置の一実施例を示すブロツク図、第２図は従
来の演算処理装置を示すブロツク図である。図に
おいて、１はＣＰＵ、２はＤＲＡＭ、３はデイス
クインタフエース、４はデイスク装置、５はバス
、６，７はＲＯＭ、８はＲＯＭの切換器である。
なお、図中同一符号は同一、または相当部分を示
す。
Claims (1)
- 電源投入時にプログラムをローデイングしてく
るコンピユータの演算処理装置において、数種の
リードオンリイメモリとその切換装置を持つたこ
とを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4443690U JPH044339U (ja) | 1990-04-25 | 1990-04-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4443690U JPH044339U (ja) | 1990-04-25 | 1990-04-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH044339U true JPH044339U (ja) | 1992-01-16 |
Family
ID=31557738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4443690U Pending JPH044339U (ja) | 1990-04-25 | 1990-04-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH044339U (ja) |
-
1990
- 1990-04-25 JP JP4443690U patent/JPH044339U/ja active Pending