JPS60165737A - 絶縁分離基板 - Google Patents
絶縁分離基板Info
- Publication number
- JPS60165737A JPS60165737A JP59019947A JP1994784A JPS60165737A JP S60165737 A JPS60165737 A JP S60165737A JP 59019947 A JP59019947 A JP 59019947A JP 1994784 A JP1994784 A JP 1994784A JP S60165737 A JPS60165737 A JP S60165737A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- substrate
- layer
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体集積回路、特に、モノリシック半導体集
積回路に用いられる絶縁分離基板に関す(1) る。
積回路に用いられる絶縁分離基板に関す(1) る。
一般にモノリシック半導体集積回路では、一つのチップ
あるいは絶縁分離基板(以下、基板と略記する。)の中
に各種、多数の集積回路素子(トランジスタ、ダイオー
ド、サイリスタ、抵抗、容1等)が形成されるので、こ
れらを電気的に絶縁分離しなければならない。
あるいは絶縁分離基板(以下、基板と略記する。)の中
に各種、多数の集積回路素子(トランジスタ、ダイオー
ド、サイリスタ、抵抗、容1等)が形成されるので、こ
れらを電気的に絶縁分離しなければならない。
この分離の一方法として誘電体絶縁分離がある。
この方式の基板および製法を第1図に従って説明する。
まず、(、)に示すように、一つの導電型であるn型の
シリコン(…結晶ウェハlを用意し、この片側面に所要
の数および形状の分離溝2をエツチングなどにより形成
する。
シリコン(…結晶ウェハlを用意し、この片側面に所要
の数および形状の分離溝2をエツチングなどにより形成
する。
この分離溝2を形成した面にシリコン酸化膜などの絶縁
膜3を被着形成し、さらに、その上に気相成長反応等に
より支持領域としてのシリコン多結晶層4を成長させる
。その後、シリコン単結晶ウェハ1の表面を基準として
、シリコン多結晶層(2) 持体層4を研磨して平坦面を作り、次に、この平坦面を
基準にして反対側のシリコン昨結晶ウェハ面より分離溝
2の底部に達する位置までシリコン単結晶ウェハ1を研
磨、あるいは、エツチングで除去する。この工程を終え
ること、第1図(h)に示すような基板5を得る。
膜3を被着形成し、さらに、その上に気相成長反応等に
より支持領域としてのシリコン多結晶層4を成長させる
。その後、シリコン単結晶ウェハ1の表面を基準として
、シリコン多結晶層(2) 持体層4を研磨して平坦面を作り、次に、この平坦面を
基準にして反対側のシリコン昨結晶ウェハ面より分離溝
2の底部に達する位置までシリコン単結晶ウェハ1を研
磨、あるいは、エツチングで除去する。この工程を終え
ること、第1図(h)に示すような基板5を得る。
このようにして得た基板5には互いに絶縁被模3により
電気的に分離された複数のシリコンm結晶島領域6が構
成されており、全体はシリコン多結晶支持体層4で支持
されている。これらのシリコン単結晶島領域6にそれぞ
れ所定のパターンをもって所定の不純物を拡散すること
により望むところの集積回路素子を形成する。
電気的に分離された複数のシリコンm結晶島領域6が構
成されており、全体はシリコン多結晶支持体層4で支持
されている。これらのシリコン単結晶島領域6にそれぞ
れ所定のパターンをもって所定の不純物を拡散すること
により望むところの集積回路素子を形成する。
しかし、このような基板5では
(1)分離溝を形成したシリコン単結晶ウェハ1」ユに
絶縁膜3を介してシリコン多結晶支持体層4を形成した
後に基板5はシリコン多結晶支持体層4側が凹面となる
方向に湾曲する。
絶縁膜3を介してシリコン多結晶支持体層4を形成した
後に基板5はシリコン多結晶支持体層4側が凹面となる
方向に湾曲する。
(2)単結晶島領域6に集積回路素子を形成する後の熱
処理工程では逆にシリコン多結晶支持体層(3) 4側が凸面となる方向に基板5全体が湾曲する。
処理工程では逆にシリコン多結晶支持体層(3) 4側が凸面となる方向に基板5全体が湾曲する。
という重大な問題がある。
即ち、(1)の湾曲は不要なシリコン単結晶ウェハの研
磨の精度を著しくそこなう原因となったり、基板5の湾
曲がシリコン単結晶島領域6への結晶欠陥導入の要因と
なるなどの理由により製品歩留りの低下を招く。
磨の精度を著しくそこなう原因となったり、基板5の湾
曲がシリコン単結晶島領域6への結晶欠陥導入の要因と
なるなどの理由により製品歩留りの低下を招く。
また、(2)の湾曲は集積回路素子を形成する場合のホ
トエツチング処理の精度や均一性を阻害したり、(1)
の湾曲と同様にシリコン単結晶島領域6への結晶欠陥導
入の原因となり、やはり製品歩留りを悪くする。
トエツチング処理の精度や均一性を阻害したり、(1)
の湾曲と同様にシリコン単結晶島領域6への結晶欠陥導
入の原因となり、やはり製品歩留りを悪くする。
このように、異種の物質を積層する誘電体絶縁分離方式
の基板が高温度(約800〜1300℃)の熱処理中に
湾曲する問題は本質的なものであり、この問題を解決す
ることは重要である。
の基板が高温度(約800〜1300℃)の熱処理中に
湾曲する問題は本質的なものであり、この問題を解決す
ることは重要である。
近年、高集積化、基板の大口径化が進むにつれ、これら
の湾曲の問題の解決は増々大きな課題となっている。
の湾曲の問題の解決は増々大きな課題となっている。
ところで、(1)に示すシリコン多結晶支持体層(4)
成長工程で発生する湾曲を防+hする方策として、多結
晶成長の原料ガスであるHllとSiHnXm(Xは通
常ハロゲン元素、n及びmは0〜4の数値)との混合物
に不純物を添加し多結晶シリコンの微粒子を変性結晶構
造とする技術(特公昭45−32731 号公報)があ
る。
晶成長の原料ガスであるHllとSiHnXm(Xは通
常ハロゲン元素、n及びmは0〜4の数値)との混合物
に不純物を添加し多結晶シリコンの微粒子を変性結晶構
造とする技術(特公昭45−32731 号公報)があ
る。
この方法によれば、1−記原料ガス中にOgもしくは(
’:O,,N、Oなどの不純物を添加すると非常に効果
のあることが実験により確認された。
’:O,,N、Oなどの不純物を添加すると非常に効果
のあることが実験により確認された。
しかし、このような方策を施こして変性結晶構造のシリ
コン多結晶支持体層成長後に湾曲の少ない基板を実現し
ても、シリコンm結晶島領域に集積回路素子を形成する
ための後の熱処理工程で。
コン多結晶支持体層成長後に湾曲の少ない基板を実現し
ても、シリコンm結晶島領域に集積回路素子を形成する
ための後の熱処理工程で。
今度は(2)のシリコン多結晶支持体層側が凸面となる
基板湾曲が生じてしまう。このことがらシリコン多結晶
支持体層形成中に原料ガスの他に不純物を添加し湾曲を
制御する方法のみでは誘電体絶縁分離方式の基板の湾曲
の問題を完全に解決する手段とはならないことがわかる
。
基板湾曲が生じてしまう。このことがらシリコン多結晶
支持体層形成中に原料ガスの他に不純物を添加し湾曲を
制御する方法のみでは誘電体絶縁分離方式の基板の湾曲
の問題を完全に解決する手段とはならないことがわかる
。
一方、(2)の集積回路素子形成時の湾曲の問題(5)
に関して1発明者等は実験により調べた結果、次の(イ
)〜(ホ)の事柄を明らかにした。
)〜(ホ)の事柄を明らかにした。
(イ)すなわち、集積回路素子形成時の高温熱処理で生
じる湾曲はシリコン多結晶支持体層側が凸面(シリコン
東結晶島領域側が凹面)となる方向である。
じる湾曲はシリコン多結晶支持体層側が凸面(シリコン
東結晶島領域側が凹面)となる方向である。
(ロ) N+a l A r + ■19等のガス雰囲
気中の熱処理では湾曲は起こらず、酸素ガス雰囲気中の
熱処理によってのみ生じる。
気中の熱処理では湾曲は起こらず、酸素ガス雰囲気中の
熱処理によってのみ生じる。
(ハ)熱処理温度が高い(5900℃)はど、また、熱
処理時間が長い程湾曲の度合は大きい。
処理時間が長い程湾曲の度合は大きい。
(ニ)酸素ガス雰囲気中の熱処理によって湾曲した基板
のシリコン多結晶支持体層表面を数μmないし50μm
エツチング等により除去すると湾曲は熱処理前の状態に
復帰する。
のシリコン多結晶支持体層表面を数μmないし50μm
エツチング等により除去すると湾曲は熱処理前の状態に
復帰する。
(ボ)シリコン−jl結晶支持体層表面をT M A
(Ion旧era Analyzer)分析した結果、
多量の酸素が検出された。
(Ion旧era Analyzer)分析した結果、
多量の酸素が検出された。
以」二の実験結果よ11、集積回路素子を形成する場合
のJ:うに、酸素ガス雰囲気中での高温熱処理(6) によって生じる湾曲の原因は、基板のシリコン多結晶支
持体層の表面で、シリコン多結晶粒の境界に沿って楔状
に食込むような酸化、もしくは、著しい高濃度の酸素の
拡散、あるいは、析出が起こり、これによる膨張歪がシ
リコン多結晶支持体層表面部に存在しているためである
と思われる。尚、シリコン単結晶ウェハ側表面部には多
結晶側表面に比べて酸素が侵入し難いため膨張歪は生じ
ない。
のJ:うに、酸素ガス雰囲気中での高温熱処理(6) によって生じる湾曲の原因は、基板のシリコン多結晶支
持体層の表面で、シリコン多結晶粒の境界に沿って楔状
に食込むような酸化、もしくは、著しい高濃度の酸素の
拡散、あるいは、析出が起こり、これによる膨張歪がシ
リコン多結晶支持体層表面部に存在しているためである
と思われる。尚、シリコン単結晶ウェハ側表面部には多
結晶側表面に比べて酸素が侵入し難いため膨張歪は生じ
ない。
このような原因によって生じる湾曲に対する有効な方策
の一つとして、発明者らは第2図(a)あるいは(b)
に示すようにシリコン多結晶支持体層側表面からの酸素
の侵入を防止する膜、例えば。
の一つとして、発明者らは第2図(a)あるいは(b)
に示すようにシリコン多結晶支持体層側表面からの酸素
の侵入を防止する膜、例えば。
シリコン酸化膜(S i O,J) 、シリコン窒化膜
(Si3N4)等の被11A7をシリコン多結晶支持体
層表面または、表面近傍に埋設し形成する支持領域の構
成を提案(特願昭50−95824号)した。
(Si3N4)等の被11A7をシリコン多結晶支持体
層表面または、表面近傍に埋設し形成する支持領域の構
成を提案(特願昭50−95824号)した。
すなわち、この提案は、シリコン単結晶支持体層を形成
する工程で発生する(1)の湾曲を気相成長の原料ガス
中に不純物を添加し、多結晶微粒子を変性結晶構造とす
ることにより防1にし、(2)の(7) 集積回路素子形成工程の酸化、拡散熱処理で発生する湾
曲はシリコン多結晶支持体層側表面近傍に酸素侵入防1
1−膜7を設けて防ぎ、モノリシック半導体集積回路の
製造工程の全体を通して湾曲のない基板を得るものであ
る。
する工程で発生する(1)の湾曲を気相成長の原料ガス
中に不純物を添加し、多結晶微粒子を変性結晶構造とす
ることにより防1にし、(2)の(7) 集積回路素子形成工程の酸化、拡散熱処理で発生する湾
曲はシリコン多結晶支持体層側表面近傍に酸素侵入防1
1−膜7を設けて防ぎ、モノリシック半導体集積回路の
製造工程の全体を通して湾曲のない基板を得るものであ
る。
尚、第2図(a)あるいは(b)に示す基板の製造工程
は第1図に示す基板の製造工程ど類似しているため、そ
の説明は省略する。
は第1図に示す基板の製造工程ど類似しているため、そ
の説明は省略する。
8はシリコン多結晶薄層である。
しかし、発明者等は前述の提案を支持領域構成の基板に
ついて更に詳細に実験を重ね、以下の事柄を見い出した
。
ついて更に詳細に実験を重ね、以下の事柄を見い出した
。
(八)第2図(、)の構造の場合、酸素雰囲気中の熱処
理条件(′IA度1度量時間よっては、従来と逆にシリ
コン多結晶支持体層4側表面が凹面となる方向に湾曲す
る。
理条件(′IA度1度量時間よっては、従来と逆にシリ
コン多結晶支持体層4側表面が凹面となる方向に湾曲す
る。
(R)第2図(b)の構成の場合、酸素雰囲気中で同一
熱処理条件(温度9時間)を施こしても、酸′素侵入防
止膜7のシリコン多結晶支持体層表面側に残存するシリ
コン多結晶薄層8の厚さの大。
熱処理条件(温度9時間)を施こしても、酸′素侵入防
止膜7のシリコン多結晶支持体層表面側に残存するシリ
コン多結晶薄層8の厚さの大。
(8)
小により湾曲の大きさが変わる。
(C)同一熱処理条件でも不純物を添加し、形成した変
性構造のシリコン多結晶支持体層4の厚さの大、小によ
り湾曲の大きさが変わる。このことは(a) 、 (b
)いずれの構造にも生じる。
性構造のシリコン多結晶支持体層4の厚さの大、小によ
り湾曲の大きさが変わる。このことは(a) 、 (b
)いずれの構造にも生じる。
以−ヒの実験結果から、第2図(a)、 (b)に示し
た前述提案の基板湾曲は■変性構造のシリコン多結晶支
持体層4の熱処理による収縮により生じるシリコン多結
晶支持体層4側表面を凹面とする湾曲と■酸素侵入防止
膜7の表面上に存在するシリコン多結晶薄層8中に酸素
が侵入し生じる膨張歪によるシリコン多結晶支持体層4
側表面を凸面とする上記■と逆方向の湾極の相殺関係に
よって決まっていることがわかった。
た前述提案の基板湾曲は■変性構造のシリコン多結晶支
持体層4の熱処理による収縮により生じるシリコン多結
晶支持体層4側表面を凹面とする湾曲と■酸素侵入防止
膜7の表面上に存在するシリコン多結晶薄層8中に酸素
が侵入し生じる膨張歪によるシリコン多結晶支持体層4
側表面を凸面とする上記■と逆方向の湾極の相殺関係に
よって決まっていることがわかった。
このように第2図の基板湾曲を小さくするには素子形成
時の熱処理条件を考慮し■シリコン多結晶層厚み、■酸
素侵入防止膜7上に残存するシリコン多結晶層8の厚み
を制御する必要がある。特に、■に関しては、シリコン
多結晶層8の厚さを数μmオーダーで正確に制御する必
要がある。
時の熱処理条件を考慮し■シリコン多結晶層厚み、■酸
素侵入防止膜7上に残存するシリコン多結晶層8の厚み
を制御する必要がある。特に、■に関しては、シリコン
多結晶層8の厚さを数μmオーダーで正確に制御する必
要がある。
(9)
この問題を解決するために、発明者等は第3図に示すよ
うな新たな基板構造を提案した(特開昭57−1o2o
44号)。即ち、変性シリコン多結晶支持体層4を形成
の後、同一反応炉内で酸化侵入防止膜7とシリコン多結
晶層8を一定間隔で数層積層した層を形成することによ
って、次の研摩工程で、単結晶1側研摩の基準面Aがど
の位置に形成されても、常にほぼ一定量のシリコン多結
晶層8が露出するように工夫したものである。
うな新たな基板構造を提案した(特開昭57−1o2o
44号)。即ち、変性シリコン多結晶支持体層4を形成
の後、同一反応炉内で酸化侵入防止膜7とシリコン多結
晶層8を一定間隔で数層積層した層を形成することによ
って、次の研摩工程で、単結晶1側研摩の基準面Aがど
の位置に形成されても、常にほぼ一定量のシリコン多結
晶層8が露出するように工夫したものである。
しかし、第3図の41ff造の基板を製作するには同一
炉内で、気相成長法によってシリコン多結晶層8と酸素
侵入防止膜7を形成する工程を付加する必要があり、工
程時間が増える。気相成長作業が繁雑になる、反応炉の
メンテナンス作業が増えるなどの難点を生じる。
炉内で、気相成長法によってシリコン多結晶層8と酸素
侵入防止膜7を形成する工程を付加する必要があり、工
程時間が増える。気相成長作業が繁雑になる、反応炉の
メンテナンス作業が増えるなどの難点を生じる。
本発明の目的は製造工程における湾曲を自由に制御する
ことが可能で、結束的に基板湾曲がなく、製品歩留りを
大幅に向上できる基板を提供するにある。
ことが可能で、結束的に基板湾曲がなく、製品歩留りを
大幅に向上できる基板を提供するにある。
(10)
〔発明の概要〕
本発明の特徴は、シリコン多結晶支持体層表面に一定割
合の開11領域髪もつ酸素侵入防+1−膜を・形成し、
侵入する酸素の駄を調節す?)ことによって基板湾曲を
低減するにΔ)る。
合の開11領域髪もつ酸素侵入防+1−膜を・形成し、
侵入する酸素の駄を調節す?)ことによって基板湾曲を
低減するにΔ)る。
以下、本発明を第4図に従−〕こ詳細に説明する。
まず、第4UiI(s’)に示釘ように、例えば、「1
型シリコン頃結晶ウエハ1を出光材料として選枦エツチ
ング等の方法で分M溝2を形成した後、絶縁用被膜3(
fFIIえばSin、膜)を全面に形成する。
型シリコン頃結晶ウエハ1を出光材料として選枦エツチ
ング等の方法で分M溝2を形成した後、絶縁用被膜3(
fFIIえばSin、膜)を全面に形成する。
次いで、(b)のように−℃相化学反応によってシリコ
ン多結晶の支持体層11を形成する。この場合、成長時
には微斌のCO2ガスを混入する方法で変性シリコン多
結晶層どし、形成時に生じる湾曲を低減する。次に、星
結晶側表面を基準面とし、線Aまで研摩し単結晶側研摩
の基準面を作成しへ−後、破線Bまで研摩し、昨結晶島
領域6を分離する。
ン多結晶の支持体層11を形成する。この場合、成長時
には微斌のCO2ガスを混入する方法で変性シリコン多
結晶層どし、形成時に生じる湾曲を低減する。次に、星
結晶側表面を基準面とし、線Aまで研摩し単結晶側研摩
の基準面を作成しへ−後、破線Bまで研摩し、昨結晶島
領域6を分離する。
この研摩工程ではC02ドープ法によって支持体層形成
後の基板湾曲を低減し精度の高い研摩が可(11) 能である。
後の基板湾曲を低減し精度の高い研摩が可(11) 能である。
次に、(c)のように、支持体層4側表面に酸素侵入防
11ユ膜9を形成する。膜質には、例えば、窒化シリコ
ン膜5j3N4のような酸素を含まない膜とする。これ
は以下の理由による。通常、単結晶島領域にp−n接合
を作り、回路素子を形成する場合には、最初に、P壁領
域、r1型領域を選択的に形成するためのマスクとして
用いる酸化膜(S i O,)を形成する。この熱処理
工程は通常1200℃との高温度の酸素雰囲気中で行な
われるので支持体層の収縮や酸素侵入による膨張を生じ
る。
11ユ膜9を形成する。膜質には、例えば、窒化シリコ
ン膜5j3N4のような酸素を含まない膜とする。これ
は以下の理由による。通常、単結晶島領域にp−n接合
を作り、回路素子を形成する場合には、最初に、P壁領
域、r1型領域を選択的に形成するためのマスクとして
用いる酸化膜(S i O,)を形成する。この熱処理
工程は通常1200℃との高温度の酸素雰囲気中で行な
われるので支持体層の収縮や酸素侵入による膨張を生じ
る。
基板の湾曲はこの工程でほぼ飽和値に達し、以後の拡散
工程等の熱処理における変化は小さい。この傾向は、酸
化膜を厚< L/ p −n接合保護膜に併用する場合
には熱処理条件(特に時間)が苛酷になるため顕著であ
る(高耐圧分離を目的どし、誘電体構造とするので、必
然的に酸化膜厚は厚い)。
工程等の熱処理における変化は小さい。この傾向は、酸
化膜を厚< L/ p −n接合保護膜に併用する場合
には熱処理条件(特に時間)が苛酷になるため顕著であ
る(高耐圧分離を目的どし、誘電体構造とするので、必
然的に酸化膜厚は厚い)。
酸化工程における熱処理条件下で酸素の侵入を防ぐため
には、膜自身が酸素侵入の防止壁になり、酸素の供給源
とならないことが必要で、このため、(12) Si3N4のような酸素化合物でない膜質を選ぶ必要が
ある。
には、膜自身が酸素侵入の防止壁になり、酸素の供給源
とならないことが必要で、このため、(12) Si3N4のような酸素化合物でない膜質を選ぶ必要が
ある。
次に9本発明によ−)で、(d)のようにl!l!m侵
入防止lI9の一部をホl−1,1ソグラソとエツチン
グによって選択的に除去(71間1−1領域IOを設け
る。
入防止lI9の一部をホl−1,1ソグラソとエツチン
グによって選択的に除去(71間1−1領域IOを設け
る。
この場合、膜の開口率は多結晶支持体層4のP/さと、
後工程の熱処理条件を考慮し実験的にめる。
後工程の熱処理条件を考慮し実験的にめる。
また、除去のパターンは第5図に示すように開11部分
が連続配[(b)されていても、点状(a)であっても
どちらでも良い。また、基板裏面全面均一・分布とする
必要もない。
が連続配[(b)されていても、点状(a)であっても
どちらでも良い。また、基板裏面全面均一・分布とする
必要もない。
この構造とすることによって酸化熱処理中に基板裏面に
適度な酸素が侵入し、裏面側には膨張力が働く。この力
は、前述のように、(1)熱処理中にシリコン多結晶層
4内のグレインが再結晶し、収縮すること、及び、(8
)基板表面側のill結晶島領域6に主に形成されるS
in、1層++(基板裏面のほとんどはSi3N4膜の
ため、St□Q層は開口領域のみに形成される)の方が
多結晶層4に比べて熱膨張係数が小さいために生じる基
板裏面を(+3) 凹面とするような力を打ち消す。
適度な酸素が侵入し、裏面側には膨張力が働く。この力
は、前述のように、(1)熱処理中にシリコン多結晶層
4内のグレインが再結晶し、収縮すること、及び、(8
)基板表面側のill結晶島領域6に主に形成されるS
in、1層++(基板裏面のほとんどはSi3N4膜の
ため、St□Q層は開口領域のみに形成される)の方が
多結晶層4に比べて熱膨張係数が小さいために生じる基
板裏面を(+3) 凹面とするような力を打ち消す。
この理由によって、熱酸化後の基板湾曲を最少限に保つ
ことができる。
ことができる。
もちろん、酸化工程以後の湾曲の大きさや方向を考慮し
最適な基板湾曲に調節することも可能である。
最適な基板湾曲に調節することも可能である。
酸化膜11の所定箇所をホ1−リソグラフによる開口、
不純物の選択拡散の工程を数回繰り返し。
不純物の選択拡散の工程を数回繰り返し。
第4図(e)のように必要な素子右形成する。
本発明は誘電体絶縁分離方式の基板だけでなく、他の絶
縁分離方式の11:、仮にbia用できろ。
縁分離方式の11:、仮にbia用できろ。
第6図はpn接合絶縁分離方式の基板に適用し7た例を
示す。
示す。
先ず、n型のシリ:1ン甲、結晶ウェハ1が用意され、
分離溝を作ることなく、絶縁膜3が設けられる。その後
、変性構造のシリコン多結晶支持体層4が形成された後
、不要なqt結晶部分は研摩除去される。次いで、支持
体層4側面に開「1領域を持つ酸素侵入防■]―膜が形
成される。その後、酸化膜形成、ホトリソニ[、程を経
て、シリコン甲結晶にiJ領(14) 域6には、■)型不純物をシリコン甲結晶ウェハ1に分
離溝のパターンに拡散し、P型分離領域12を設ける。
分離溝を作ることなく、絶縁膜3が設けられる。その後
、変性構造のシリコン多結晶支持体層4が形成された後
、不要なqt結晶部分は研摩除去される。次いで、支持
体層4側面に開「1領域を持つ酸素侵入防■]―膜が形
成される。その後、酸化膜形成、ホトリソニ[、程を経
て、シリコン甲結晶にiJ領(14) 域6には、■)型不純物をシリコン甲結晶ウェハ1に分
離溝のパターンに拡散し、P型分離領域12を設ける。
各シリコン中結晶領域6とp型分離領域12が作るp
n接合が各シリコン多結晶領域6を絶縁分離することに
なる。
n接合が各シリコン多結晶領域6を絶縁分離することに
なる。
第7図は空気分離絶縁分離方式の基板に適用した例を示
す。
す。
この基板5は、第6図に示した基板5とほぼ同じ工程を
もって作られる。異なるところは、P型分離領域12が
形成される代りに、分離溝2が設けられることにある。
もって作られる。異なるところは、P型分離領域12が
形成される代りに、分離溝2が設けられることにある。
この分離溝2はp型分離領域12を形成する工程の代り
に、エツチングにより設けても良いが、各シリコン多結
晶島領域6に相当する部分にp型あるいはn型不純物を
拡散して集積回路素子を形成した後に形成すると、不純
物拡散時に、ホトエツチング作業やマスく形成等が精度
良く行なえる。
に、エツチングにより設けても良いが、各シリコン多結
晶島領域6に相当する部分にp型あるいはn型不純物を
拡散して集積回路素子を形成した後に形成すると、不純
物拡散時に、ホトエツチング作業やマスく形成等が精度
良く行なえる。
第8図は第4図に示した基板5と同じ誘電体絶縁分離方
式の基板5を示す。
式の基板5を示す。
第4図のものと異なるところは、各シリコン皐(15)
結晶島領域6の絶縁膜3と接する部分にn型高不純物濃
度領域13が形成されていることにある。
度領域13が形成されていることにある。
このn型高不純物濃度領域13は第4図(a)で、分離
溝2を形成した後で■l型不純物を高濃度に形成し、そ
の後、絶縁膜3を形成することにより容易に設けること
ができる。
溝2を形成した後で■l型不純物を高濃度に形成し、そ
の後、絶縁膜3を形成することにより容易に設けること
ができる。
n型高不純物濃度領域13はチャネルストッパ等として
利用される。
利用される。
もちろん、第6図、第7図に示す実施例でも、このIl
型高不純物濃度領域を設けることは容易である。
型高不純物濃度領域を設けることは容易である。
第6図ないし第8図に示す各実施例でも、第4図に示し
た基板と同様、基板の湾曲を正確に制御することができ
る。
た基板と同様、基板の湾曲を正確に制御することができ
る。
本発明によれば、多結晶成長工程における湾曲11変性
構造のシリコン多結晶支持体層により制御され、また集
積回路素子形成時の熱処理工程で生じる湾曲は、酸素侵
入防止膜の一部に設けた開口部を通して侵入する酸素に
よる膨張歪と、変性構(16) 造のシリコン多結晶ヅ持体層の収縮歪並びに11結晶島
領域に形成される酸化膜によって生じる歪との相殺関係
で制御され、全てのC程で基板湾曲を最少とすることが
できる。
構造のシリコン多結晶支持体層により制御され、また集
積回路素子形成時の熱処理工程で生じる湾曲は、酸素侵
入防止膜の一部に設けた開口部を通して侵入する酸素に
よる膨張歪と、変性構(16) 造のシリコン多結晶ヅ持体層の収縮歪並びに11結晶島
領域に形成される酸化膜によって生じる歪との相殺関係
で制御され、全てのC程で基板湾曲を最少とすることが
できる。
第1図(a)、 (b)は従来の基板を製造工程順に示
す概略断面図、第2図(a)、 (b)、第3図はそれ
ぞれ従来の改良された基板を示す概略断面図、第4図(
a)〜(e)は本発明の一実施例の基板を製造工程順に
示す概略断面図、第5図〜第8図はそれぞれ本発明の異
なる実施例を示す基板の概略断面図である。 1・・・シリコン嘔結晶ウェハ、2・・・分離溝、3・
・・絶縁膜、4・・・シリコン多結晶支持体層、5・・
・基板、6・・・シリコン駄結晶島領域、7・・・酸素
侵入防止膜−膜、8・・・シリコン多結晶層、9・・・
酸素侵入防11−膜、(17) も1区 宅2霞 も3図 21 千4図 (e ) 隼5図 (b) 槽6霧 率四図 11 1C冒
す概略断面図、第2図(a)、 (b)、第3図はそれ
ぞれ従来の改良された基板を示す概略断面図、第4図(
a)〜(e)は本発明の一実施例の基板を製造工程順に
示す概略断面図、第5図〜第8図はそれぞれ本発明の異
なる実施例を示す基板の概略断面図である。 1・・・シリコン嘔結晶ウェハ、2・・・分離溝、3・
・・絶縁膜、4・・・シリコン多結晶支持体層、5・・
・基板、6・・・シリコン駄結晶島領域、7・・・酸素
侵入防止膜−膜、8・・・シリコン多結晶層、9・・・
酸素侵入防11−膜、(17) も1区 宅2霞 も3図 21 千4図 (e ) 隼5図 (b) 槽6霧 率四図 11 1C冒
Claims (1)
- 【特許請求の範囲】 1、相互に電気的に絶縁され、各々に集積回路素子が形
成される複数個の半導体単結晶島領域と、この各半導体
単結晶島領域を支持する支持領域とからなる復縁分離基
板において。 前記支持領域は変性構造の多結晶支持体層からなり、且
つその一方の面は前記半導体単結晶島領域に接し、他方
の面は開口領域をもつ酸14侵入防止膜に接する構造で
あることを特徴とする絶縁分離基板。 2、特許請求の範囲第1項において、前記単結晶島領域
、前記多結晶支持領域はシリコン、前記酸素侵入防止膜
は窒化シリコン膜であることを特徴とする絶縁分離基板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59019947A JPS60165737A (ja) | 1984-02-08 | 1984-02-08 | 絶縁分離基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59019947A JPS60165737A (ja) | 1984-02-08 | 1984-02-08 | 絶縁分離基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60165737A true JPS60165737A (ja) | 1985-08-28 |
| JPH0443419B2 JPH0443419B2 (ja) | 1992-07-16 |
Family
ID=12013394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59019947A Granted JPS60165737A (ja) | 1984-02-08 | 1984-02-08 | 絶縁分離基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60165737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4892842A (en) * | 1987-10-29 | 1990-01-09 | Tektronix, Inc. | Method of treating an integrated circuit |
-
1984
- 1984-02-08 JP JP59019947A patent/JPS60165737A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4892842A (en) * | 1987-10-29 | 1990-01-09 | Tektronix, Inc. | Method of treating an integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0443419B2 (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4508757A (en) | Method of manufacturing a minimum bird's beak recessed oxide isolation structure | |
| US4147584A (en) | Method for providing low cost wafers for use as substrates for integrated circuits | |
| US4344985A (en) | Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer | |
| US3492174A (en) | Method of making a semiconductor device | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPS60165737A (ja) | 絶縁分離基板 | |
| JPH0411722A (ja) | 半導体結晶化膜の形成方法 | |
| US4173674A (en) | Dielectric insulator separated substrate for semiconductor integrated circuits | |
| JPH01184957A (ja) | Mosトランジスタの製造方法 | |
| JPH05275666A (ja) | Soi構造体の製造方法 | |
| JPH01298726A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
| JPH0137851B2 (ja) | ||
| CA1059647A (en) | Method of preparing dielectric insulator separated substrate for semiconductor integrated circuits | |
| US4391658A (en) | Method for manufacturing semiconductor substrate | |
| KR950006339B1 (ko) | 표면결정성 석출물 발생방지를 위한 bpsg층 형성방법 | |
| JPS6056291B2 (ja) | 誘電体絶縁分離基板の製造法 | |
| JPS6155250B2 (ja) | ||
| JPS5939042A (ja) | 半導体装置の製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPS5853824A (ja) | 半導体装置の製造方法 | |
| KR100207470B1 (ko) | 필드절연막의 형성방법 | |
| US3641406A (en) | Semiconductor heterojunction device | |
| JPS5810854B2 (ja) | 半導体集積回路用基板の製法 | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JPS6132441A (ja) | 誘電体分離領域の形成方法 |