JPH0443431A - Method for storing microprogram into control storage - Google Patents
Method for storing microprogram into control storageInfo
- Publication number
- JPH0443431A JPH0443431A JP15109490A JP15109490A JPH0443431A JP H0443431 A JPH0443431 A JP H0443431A JP 15109490 A JP15109490 A JP 15109490A JP 15109490 A JP15109490 A JP 15109490A JP H0443431 A JPH0443431 A JP H0443431A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- command
- bus
- data
- special
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000010365 information processing Effects 0.000 claims description 5
- 238000011068 loading method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野)
本発明は情報処理装置に関し、特にソフトウェアの命令
、ソフトウェアとのインタフェース制御等の実行を制御
記憶に格納されたマイクロプログラムにより行なう情報
処理装置に関し、特に、制御記憶へのマイクロプログラ
ム格納方法に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an information processing device, and particularly to an information processing device in which software instructions, interface control with software, etc. are executed by a microprogram stored in a control memory. In particular, it relates to a method of storing microprograms in control memory.
(従来の技術)
従来、この神の制御記憶(以′FC3と呼ぶ)はマイク
ロプログラムの設計およびその変更の容易性を考慮して
吉込み・読出し可能なメモリで構成される。C8へのマ
イクロプログラムの格納(以lCSロートと呼ぶ)は、
システム全体の立上げ制御および運転状態の監視をする
診断プロセッサ(以下DGPと呼ぶ)により制御され、
−数的に次の二つの方法がある。(Prior Art) Conventionally, this divine control memory (hereinafter referred to as FC3) is constructed of memory that can be programmed and read out in consideration of the ease of designing and changing the microprogram. Storing the microprogram in C8 (hereinafter referred to as CS rotor) is as follows:
It is controlled by a diagnostic processor (hereinafter referred to as DGP) that controls the start-up of the entire system and monitors the operating status.
-There are two numerical methods:
第1の方法は、外部記憶装置に格納されたCSへの格納
データ(マイクロプログラム)を−旦主記憶に展開し、
次に主記憶よりDGP内の記憶回路に取込み、そしてD
GPからC5への書込み専用バスあるいは各プロセッサ
間に設けられた診断用のバスを介してC8へ書込む方法
である。The first method is to expand the data (microprogram) stored in the CS stored in the external storage device into the main memory,
Next, it is imported from the main memory to the memory circuit in the DGP, and then the D
This is a method of writing to the C8 from the GP via a write-only bus to the C5 or a diagnostic bus provided between each processor.
第2の方法は、主記憶からC3への格納データを読出し
、その読出されたデータをC5に書込む一連の動作を制
御する・回路(CSローダと呼ぶ)をCPUに設け、C
8への格納データを一旦主記憶に展開した後、DGPか
らCSローダを起動して主記憶から格納データを読出し
、C5へ書込む方法である。The second method is to provide a circuit (called a CS loader) in the CPU that controls a series of operations of reading stored data from main memory to C3 and writing the read data to C5.
In this method, after the data stored in C.8 is expanded to the main memory, the CS loader is started from the DGP, the stored data is read from the main memory, and written to the C5.
上述した従来のCSロード方法は、DGP等からCSへ
の書込み専用バスあるいは各プロセッサ間の診断バスを
介してC5八マイクロプログラムを格納する方法、また
はCPUにCSローダを設け、DGPからの起動により
CPU自身で主記憶からデータを読出してC3へ書込む
方法により実現しているが、いずれも、−旦主記憶にC
8への格納データ(マイクロプログラム)を展開した後
でなければ実行できず、このためCSロードが遅いとい
う欠点がある。The conventional CS loading method described above is a method of storing the C58 microprogram from the DGP etc. to the CS via a write-only bus or a diagnostic bus between each processor, or a method of installing a CS loader in the CPU and loading it by starting from the DGP. This is achieved by a method in which the CPU itself reads data from the main memory and writes it to the C3, but in both cases, the data is written to the main memory once
It can only be executed after the data (microprogram) stored in 8 is expanded, and this has the disadvantage that CS loading is slow.
本発明の目的は、C3へのマイクロプログラムの格納時
間が短縮された5C8へのマイクロプログラム格納方法
を提供することである。An object of the present invention is to provide a method for storing a microprogram in a 5C8 in which the time required to store a microprogram in a C3 is shortened.
(課題を解決するための手段)
本発明のC8へのマイクロプログラム格納方法は、外部
記憶装置に格納されているマイクロプログラムを主記憶
と制御記憶の双方に書込むための特殊コマンドを定義し
ておき、外部記憶装置から主記憶へのバス上のコマンド
を判別し、該コマンドが前記特殊コマンドであれば、該
コマンドに続くデータであるマイクロプログラムをバス
から取込み、マイクロプログラムを制御記憶へ書込む。(Means for Solving the Problems) A method for storing a microprogram in a C8 according to the present invention defines a special command for writing a microprogram stored in an external storage device into both main memory and control memory. , determines the command on the bus from the external storage device to the main memory, and if the command is the special command, fetches the microprogram that is the data following the command from the bus, and writes the microprogram to the control memory. .
マイクロプログラムの主記憶への展開と同時にマイクロ
プログラムをC3へ書込むので、マイクロプログラムの
ロード時間が大幅に短縮される。Since the microprogram is written to the C3 at the same time as the microprogram is expanded to the main memory, the loading time of the microprogram is significantly shortened.
(実施例)
次に1本発明の実施例について図面を参照して説明する
。(Example) Next, an example of the present invention will be described with reference to the drawings.
第1図は本発明のマイクロプログラム格納方法を示す情
報処理装置の一実施例の要部のブロック図である。FIG. 1 is a block diagram of the main parts of an embodiment of an information processing apparatus showing the microprogram storage method of the present invention.
C3Iにはマイクロプログラムが格納される。A microprogram is stored in the C3I.
バス2にはマイクロプログラムが格納されている外部記
憶装置(図示せず)と主記憶(図示せず)とか接続され
ており、外部記憶装置あるいはCPUと主記憶との間で
主記憶読出し・古込みコマンド(総称して主記憶アクセ
スコマンドと叫ぶ)およびデータの送受か行なわれる。The bus 2 is connected to an external storage device (not shown) in which microprograms are stored and a main memory (not shown). Input commands (collectively referred to as main memory access commands) and data are sent and received.
コマンドレジスタ3.データレジスタ4はバス2−Lの
主記憶アクセスコマンド、データを取込む。書込み回路
5は制御回路7からの書込みタイミング18号によりデ
ータレジスタ4に保持されているデータおよび書込み信
号をC3Iに送出し、該データなC5Iに書込む。アド
レスカウンタ6はC3Iのアドレスを出力する。制御回
路7はコマンドレジスタ3に、マイクロプログラムを主
記憶とC5Iの双方に書込むために定義された特殊コマ
ンドがバス2からセットされると、書込み回路5に書込
みタイミング信号を出力するとともに、アドレスカウン
タ6の更新を行なう。Command register 3. Data register 4 takes in main memory access commands and data from bus 2-L. The write circuit 5 sends the data held in the data register 4 and a write signal to C3I at write timing No. 18 from the control circuit 7, and writes the data to C5I. Address counter 6 outputs the address of C3I. When a special command defined for writing a microprogram to both the main memory and the C5I is set in the command register 3 from the bus 2, the control circuit 7 outputs a write timing signal to the write circuit 5, and also outputs a write timing signal to the write circuit 5. The counter 6 is updated.
次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
CSロート開始にあたり、DGP (図示せず)からC
Sロード開始情報を制御回路7に送出し、アドレスカウ
ンタ6を初期化する。DGPから外部記憶装置に対し、
CSIへの格納データを主記憶へM開するように実行か
指示されると、外部記憶装置は、特殊コマンドとデータ
(マイクロプログラム)をバス2に出力し、ト記憶への
展開を行う。このとき、ト記憶への前記特殊コマンドお
よびデータの出力と同時に、該コマンドはコマンドレジ
スタ3に、データはデータレジスタ4にそれぞれセット
される。コマンドレジスタ3にセットされたコマンドは
制御回路7で解析(デコート)され、?lF込み回路5
に対し書込みタイミング信号が出力される。C3Iの1
ワードのビット数とバス2のデータビット数との関係に
より、C8lの1ワードのビット数かバス2のデータビ
ット数より大きい場合には、書込み回路5はバス2のビ
ット数ごとにC5Iにデータレジスタ4の内容を書込む
か、あるいはC3Iの1ワ一ド分のビット数のレジスタ
を設け、C81の1ワ一ド分のビットが揃うタイミング
でC31に書込む。いずれの場合においても、制御回路
7はC31の1ワード分の書込み後アドレスカウンタ6
の更新を行い、次の1ワードの書込みアドレスにする。To start the CS rotation, from the DGP (not shown)
The S load start information is sent to the control circuit 7, and the address counter 6 is initialized. From DGP to external storage device,
When instructed to open the data stored in the CSI to the main memory, the external storage device outputs a special command and data (microprogram) to the bus 2 and expands it to the main memory. At this time, simultaneously with the output of the special command and data to the storage, the command is set in the command register 3, and the data is set in the data register 4, respectively. The command set in the command register 3 is analyzed (decoded) by the control circuit 7, and the command is ? IF-included circuit 5
A write timing signal is output for. C3I 1
Due to the relationship between the number of bits of a word and the number of data bits of bus 2, if the number of bits of one word of C8l is larger than the number of data bits of bus 2, the write circuit 5 writes data to C5I for each number of bits of bus 2. The contents of register 4 are written, or a register with the number of bits equivalent to one word of C3I is provided, and the contents are written to C31 at the timing when the bits of one word of C81 are aligned. In either case, the control circuit 7 registers the address counter 6 after writing one word of C31.
is updated and becomes the write address for the next 1 word.
以上の処理を連続して行うことにより、外部記憶装置が
主記憶にC3Iへのマイクロプログラムを展開すると同
時にCSロードが実行される。By performing the above processing continuously, the external storage device expands the microprogram to the C3I in the main memory and simultaneously executes the CS load.
(発明の効果)
以ト説明したように本発明は、特殊コマンドを定義し、
制御記憶への格納データ(マイクロプログラム)を主記
憶に展開する時にコマンドおよびデータをバスから取込
み、該コマンドが特殊コマンドであれば、主記憶への展
開と同時にマイクロプログラムをC5に書込むことによ
り、C8へのマイクロプログラムロート時間を短縮でき
る効果がある。(Effects of the Invention) As explained above, the present invention defines special commands,
When the data (microprogram) stored in the control memory is expanded to the main memory, the command and data are fetched from the bus, and if the command is a special command, the microprogram is written to C5 at the same time as the data (microprogram) stored in the control memory is expanded to the main memory. , has the effect of shortening the microprogram loading time to C8.
第1図は本発明のマイクロプログラム格納方法を示す情
報処理装置の一実施例の要部のブロック図である。
1・・・制御記憶、
2・・・バス、
3・・・コマンドレジスタ、
4・・・データレジスタ、
5・・・書込み回路、
6・・・アドレスカウンタ、
7・・・制御回路。
特許出願人 茨城日本電気株式会社
代 理 人 弁理士 内 原 晋FIG. 1 is a block diagram of the main parts of an embodiment of an information processing apparatus showing the microprogram storage method of the present invention. DESCRIPTION OF SYMBOLS 1... Control memory, 2... Bus, 3... Command register, 4... Data register, 5... Write circuit, 6... Address counter, 7... Control circuit. Patent applicant: Ibaraki NEC Co., Ltd. Representative: Susumu Uchihara, patent attorney
Claims (1)
マイクロプログラムにより行なう情報処理装置において
、 外部記憶装置に格納されているマイクロプログラムを主
記憶と制御記憶の双方に書込むための特殊コマンドを定
義しておき、外部記憶装置から主記憶へのバス上のコマ
ンドを判別し、該コマンドが前記特殊コマンドであれば
該コマンドに続くバス上のデータであるマイクロプログ
ラムをバスから取込み、マイクロプログラムを制御記憶
へ書込む、制御記憶へのマイクロプログラム格納方法。[Claims] 1. In an information processing device that executes software instructions using microprograms stored in a control memory, a microprogram stored in an external storage device is written to both the main memory and the control memory. A special command is defined for the command, the command on the bus from the external storage device to the main memory is determined, and if the command is the special command, the microprogram that is the data on the bus following the command is transferred from the bus. A method for storing microprograms in control memory by importing and writing microprograms into control memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15109490A JPH0443431A (en) | 1990-06-08 | 1990-06-08 | Method for storing microprogram into control storage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15109490A JPH0443431A (en) | 1990-06-08 | 1990-06-08 | Method for storing microprogram into control storage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0443431A true JPH0443431A (en) | 1992-02-13 |
Family
ID=15511206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15109490A Pending JPH0443431A (en) | 1990-06-08 | 1990-06-08 | Method for storing microprogram into control storage |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0443431A (en) |
-
1990
- 1990-06-08 JP JP15109490A patent/JPH0443431A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539199B2 (en) | Digital processor controller | |
| US9032185B2 (en) | Active memory command engine and method | |
| US6925522B2 (en) | Device and method capable of changing codes of micro-controller | |
| JP3579843B2 (en) | Digital signal processor | |
| JPH05342084A (en) | Device and method for storing data | |
| EP0870237B1 (en) | Processing system and method for reading and restoring information in a ram configuration | |
| US6704858B1 (en) | Information processor and method for switching those register files | |
| JP2812630B2 (en) | Test method and test apparatus for buffer storage device | |
| JPH0443431A (en) | Method for storing microprogram into control storage | |
| JP4471947B2 (en) | Data processing apparatus and data processing method | |
| JP2007094986A (en) | Simulation apparatus and simulation method | |
| JP2000029690A (en) | Method and device for data processing | |
| JP2906958B2 (en) | User program loading method | |
| JPH0954694A (en) | Pipeline processor and its processing method | |
| JPS6148735B2 (en) | ||
| JP2000029508A (en) | Programmable controller | |
| JP3144979B2 (en) | Program processing device and processing method | |
| JPH04365133A (en) | Preload instruction executing device and program correcting device | |
| JP2622026B2 (en) | Register writing control method in central processing unit | |
| JP3853309B2 (en) | Microprocessor and compiling device for a program executed by the microprocessor | |
| KR20080044652A (en) | Debugging method using stack in CPU | |
| JPH0158522B2 (en) | ||
| JPH05334074A (en) | Microprocessor | |
| JPH01199231A (en) | Microprogram changing device | |
| JPS6014335A (en) | information processing equipment |