JPH0443833Y2

JPH0443833Y2 -

Info

Publication number: JPH0443833Y2
Application number: JP15085587U
Authority: JP
Priority date: 1987-09-30
Filing date: 1987-09-30
Publication date: 1992-10-15
Also published as: JPS6455489U

Description

【考案の詳細な説明】（産業上の利用分野）本考案は、設定時刻にアラーム音を発生するア
ラーム機能付時計に関する。

（従来技術）従来から、使用者をより確実に目覚めさせる方
法として、特開昭61−213788号に示すように睡眠
時間の長さに応じてアラーム音、特に音量を制御
することが考えられている。これによると睡眠時
間が長いときは音量を小さく、短いときは音量を
大きくして、さわやかに確実に起こすことができ
る。

（考案が解決しようとする問題点）しかしながら、各人の睡眠時間というものはま
ちまちであり、従来のように基準の睡眠時間が予
め決められていて、それと実際の睡眠時間の差に
よりアラーム音の音量を制御することは、人によ
つてはアラームの音量が大きすぎたり、逆に小さ
すぎたりして使いにくい場合が生じる恐れがあつ
た。

（問題点を解決するための手段）本考案は、上記問題点を解決するために、基準
となる睡眠時間を、使用者の平均睡眠時間とした
ことを特徴とする。この平均睡眠時間を算出する
ために、本考案においては、予め設定された回数
の睡眠時間の総計をカウントする総計睡眠時間カ
ウンタと、その時間を設定回数で除算するための
シフトレジスタとシフトパルス発生回路を設けて
いる。そしてさらにこの平均睡眠時間が算出され
る前は設定時間が平均睡眠時間の代わりに前記シ
フトレジスタにプリセツトされて実際の睡眠時間
と比較するように初期クリア回路と初期値設定回
路を有する。

（実施例）図面は本考案の一実施例に係るアラーム付時計
の回路図である。

発振回路２は基準信号を出力し、分周回路４は
この基準信号を分周する。時刻表示部６は分周回
路４からの分周出力信号により時刻を表示させる
ものであり、波形整形回路８・ドライバ１０・モ
ータ１２・輪列１４を有する。

アラーム回路１６は、輪列１４内に組み込まれ
た目安１８と、この目安１８からの信号とアラー
ムスイツチ２０からの操作信号の入力したアンド
ゲート２２およびこのアンドゲート２２と分周回
路４からの可聴周波数信号φ₂が入力するアンド
ゲート２４とから成る。したがつてアラームスイ
ツチ２０がセツト、つまりオンした状態で設定時
刻が到来し目安１８からの出力信号がＨレベルに
なるとアンドゲート２４からアラーム報知信号と
して可聴周波数信号φ₂が出力される。

実際の睡眠時間をカウントするための睡眠時間
カウンタ２６は、カウンタ２８と、このカウンタ
２８のクロツク入力φにアラームスイツチ２０が
オンのときのみ分周回路４からの一定周期信号
φ₁を入力させるためのアンドゲート３０と、カ
ウンタ２８のリセツト入力Ｒとアラームスイツチ
２０との間に接続されたインバータ３２およびワ
ンシヨツトマルチバイブレータ３４とから成る。
このため、アラームスイツチ２０をオンにする
と、カウンタ２８は分周回路２からの一定周期信
号φ₁のカウントを開始し、アラームスイツチ２
０をオフすることによつてワンシヨツトマルチバ
イブレータ３４からのシングルパルスにより、そ
のカウント値をクリアする。つまり、アラームが
セツトされてからアラームを鳴り止めるまでの時
間を睡眠時間としてカウントするのである。

アンドゲート３０からの一定周期信号φ₁は、
総計睡眠時間カウンタ３６のクロツク入力φにも
入力する。この総計睡眠時間カウンタ３６のリセ
ツト入力Ｒには遅延回路３８を介した操作回数カ
ウンタ４０の桁上げ出力が入力している。このカ
ウンタ４０は４進カウンタであり、クロツク入力
φにはワンシヨツトマルチバイブレータ３４の出
力が入力している。このカウンタ４０は、アラー
ムスイツチ２０がオフされる毎にカウントを歩進
し、そのカウント値が「４」になつたとき、つま
り４日分の睡眠時間の総計が総計睡眠時間カウン
タ３６にカウントされたときにそのカウント値を
クリアするように構成されている。

総計睡眠時間カウンタ３６のカウント値はシフ
トレジスタ４２のデータ入力に供給される。この
シフトレジスタ４２のPE入力にはオアゲート４
４を介して操作回数カウンタ４０の桁上げ出力が
直接入力している。したがつて総計睡眠時間カウ
ンタ３６に４日分の睡眠時間がカウントされ、こ
のカウント値がクリアされる直前に、PE入力に
入力する桁上げ出力によりシフトレジスタ４２に
カウント値がプリセツトされる。

このシフトレジスタ４２のダウンクロツク入力
φにはシフトパルス発生回路４６のアンドゲート
４８の出力が入力している。このアンドゲート４
８には、分周回路４からの一定周期信号φ₁とFF
５０のＱ出力信号が入力し、FF５０のセツト入
力Ｓには遅延回路３８を介した４進カウンタ４０
の桁上げ信号が入力し、さらにリセツト入力Ｒに
はカウンタ５２の桁上げ信号が入力している。こ
のカウンタ５２は、カウント値が「２」になつた
とき桁上げ信号が出力されるように構成されてい
る。このカウンタ５２のリセツト入力ＲにはFF
５０の出力が接続されており、したがつてカウ
ンタ５２は４進カウンタ４０の桁上げ信号発生か
らカウントを開始して桁上げ信号発生と同時にリ
セツトされるように構成されている。このカウン
タ５２とカウンタ４０の最終カウント値は、カウ
ンタ４０のカウント値が「2ⁿ」であるなら、カウ
ンタ５２は「ｎ」の関係にあり、本実施例におい
てはｎ＝２となつている。またカウンタ５２のク
ロツク入力φにはアンドゲート４８と同様の分周
回路４からの一定周期信号φ₁が入力しており、
アンドゲート４８からシフトレジスタ４２へは、
カウンタ５２のカウント値と同数の２個のパルス
が供給されることになる。

シフトレジスタ４２は、このアンドゲート４８
からのパルスが入力する毎に、プリセツトされた
値を下位方向に１ビツトシフトするように構成さ
れており、下位方向に１ビツト移行することはプ
リセツト値が1/2になることを意味し、本実施例
においては、２個のパルス発生によつて1/4にさ
れる。これは、総計睡眠時間の1/4、つまり１日
あたりの平均睡眠時間がシフトレジスタの出力値
となることを意味している。

このシフトレジスタ４２の平均睡眠時間と睡眠
時間カウンタ２６内のカウンタ２８でカウントさ
れた実際の睡眠時間から減算回路５４で減算し
て、その差の値が出力される。この差の信号はア
ラーム回路１６と発音回路５６の間に接続された
音量制御回路５８に入力する。この回路５８は差
信号の大きさに対応して発音回路５６に流れる電
流を制御する。つまり差信号が大きいきはアラー
ム音量を増大し、差信号が小さいときはアラーム
音量が減少される。

このように、本実施例によれば、４日間の睡眠
時間の平均値をシフトレジスタ４２に記憶してお
き、この平均値をこれ以降の実際の睡眠時間から
減算し、その減算値に対応した音量でアラーム音
が発生する。

さらに本実施例では、最初に平均睡眠時間が算
出されるまで４日間を要するため、この間は、特
定の睡眠時間をシフトレジスタ４２にプリセツト
するように構成されている。このために、電源投
入時にパルスを発生する初期クリア回路６４と、
このパルスに応答してシフトレジスタ４２に初期
値をプリセツトする初期値設定回路６６を有す
る。この回路６６は、初期値の記憶された初期値
メモリ６８と、セツト入力Ｓに４進カウンタ４０
の桁上げ信号が入力し、リセツト入力Ｒに初期ク
リア回路６４のパルスが入力するFF７０と、FF
７０の出力によつて初期値メモリ６８からの初
期値がシフトレジスタ４２に供給されるのを制御
するアンドゲート７２と、から成る。したがつて
電源が投入されると、初期クリア回路６４からの
パルスにより、FF７０の出力はＨレベルとな
つてアンドゲート７２を開状態とし、初期値メモ
リ６８からの初期値をシフトレジスタ４２に供給
する。このパルスはこれと同時にシフトレジスタ
４２をプリセツト可能とするため、シフトレジス
タ４２には初期値がプリセツトされる。そして総
計睡眠時間カウンタ３６に４日間の睡眠時間がカ
ウントされると、４進カウンタ４０から桁上げ信
号が出力されてFF７０の出力をＬレベルとし、
代わりに総計睡眠時間カウンタ３６のカウント値
がプリセツトされ1/4に除算される。

このようにして、最初の４日間のみは特定の睡
眠時間との差時間の大きさによつてアラーム音量
は制御される。

（考案の効果）以上のように本考案によれば、音量制御の基準
となる睡眠時間を使用者の平均睡眠時間を用いて
いるため、その使用者に最も適した音量でアラー
ム音が発生でき、無駄なくしかも確実に使用者を
起こすことができる。

【図面の簡単な説明】

図面は本考案の一実施例に係るアラーム付時計
の回路図。１６……アラーム回路、２６……睡眠時間カウ
ンタ、３６……総計睡眠時間カウンタ、４０……
操作回数カウンタ、４２……シフトレジスタ、４
６……シフトパルス回路、５４……減算回路、５
８……音量制御回路。

Claims

【実用新案登録請求の範囲】発振回路と、この発振回路からの信号を分周す
る分周回路と、この分周回路からの分周出力信号
により時刻を表示する時刻表示部と、アラームセ
ツト・非セツトを設定するアラームスイツチと、
このアラームスイツチがセツト状態のときに前記
時刻表示部にて表示された時刻が予め設定された
時刻になつたときにアラーム報知信号を出力する
アラーム回路と、このアラーム回路からのアラー
ム報知信号によりアラーム音を発生する発音回路
と、を有するアラーム付時計において、前記アラームスイツチがセツト状態に操作され
てから非操作状態に操作されるまでの時間を前記
分周回路からの分周出力信号によりカウントする
睡眠時間カウンタと、前記アラームスイツチがセツト状態から非セツ
ト状態に操作された回数をカウントする2ⁿ（ｎ＝
１，２，…）進の操作回数カウンタと、前記アラームスイツチがセツト状態に操作され
た時から前記分周回路からの分周出力信号のカウ
ントを開始し、前記操作回数カウンタの桁上げ信
号発生毎にそのカウント値をクリアする総計睡眠
時間カウンタと、前記操作回数カウンタの桁上げ信号に対応して
前記総計睡眠時間カウンタのカウント値がプリセ
ツトされるシフトレジスタと、前記操作回数カウンタの桁上げ信号発生に応答
して前記シフトレジスタにプリセツトされカウン
ト値を下位へｎビツトシフトするためのパルス信
号を出力するシフトパルス発生回路と、電源投入時にクリアパルス信号を出力する初期
クリア回路と、この初期クリア回路からのパルス信号に応答し
て予め設定された値を前記シフトレジスタにプリ
セツトする初期値設定回路と、前記睡眠時間カウンタのカウント値と前記シフ
トレジスタのカウント値とを比較しその差を出力
する減算回路と、この減算回路からの差信号に対応して前記発音
回路からのアラーム音量を増減する音量制御回路
と、を設けたことを特徴とするアラーム付時計。