JPH0444112A - キー入力処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、キー入力データをマイクロコンピュータ−に
より読み取るためのキー入力処理回路に関する。

〈従来の技術〉 マトリックス状に配置されたキーボードにおいて、押下
されたキーに対応するデータをマイクロコンピュータ−
により読み取り処理する場合、キーの押下に伴うチャタ
リングの除去と、押下されたキーに対応するデータを正
しく得ることとが必要である。

従来、これらの要求は、ソフトウェアとハードウェアと
の組み合わせにより実現されており、コストの低域には
ソフトウェアを主体とし、高速化およびソフトウェアの
負荷軽減には、ハードウェアを主体とする対策が採られ
ている。

このような状況下にあって、ソフトウェアの負荷を極力
軽減しつつチャタリング除去と、キー状態の変化検出と
を実現するハードウェア主体の主入力処理回路は、例え
ば特開昭６２−３１４１６号公報に開示されている。

〈発明が解決しようとする課題〉 ここに開示されたキー入力処理回路は、ラッチ手段にキ
ーボードの全キーの状態がラッチされる構成であるため
に、ラッチ手段の容量が多く必要である上に、押下さた
キーに対応するデータを得るためにはキーボードにおけ
る行線の数だけマイクロコンピュータ−の読み取りが必
要となり、ソフトウェアの負荷が充分に軽減されている
とは言い難い。

本発明はかかる事情に鑑みて創案されたものであって、
小容量のラッチ手段でチャタリングが除去でき、しかも
、マイクロコンピュータ−による僅かの回数の読み取り
で、押下されたキーに対応するデータを正確に得ること
ができるキー入力処理回路を提供することを目的とする
。

〈課題を解決するための手段〉 本発明にかかるキー入力処理回路は、マトリックス状に
配置されたキーボードから、押下されたキーに対応する
データを検知する手段と、検知されたデータを、チャタ
リング発生時間より長い時間経過した後に２段にラッチ
する手段と、２段にラッチされたデータを比較する手段
と、比較されたデータが一致したときにそのデータをラ
ッチすると共に、そのデータをマイクロコンピュータ−
により読み取るべく、該マイクロコンピュータ−に割り
込み信号を出力する手段とを具備することを特徴として
いる。

〈作用〉 検知されたデータを、チャタリング発生時間より長い時
間経過した後にラッチするので、チャタリングが除去さ
れる。データのラッチを２段に行い、両データが一致し
たときにそのデータがマイクロコンピュータ−により読
み取られるので、押下されたキーに対応するデータを正
確に得ることができる。押下されたキーに対応するデー
タのみをラッチするので、ラッチ手段の容量を小さくで
きる。マイクロコンピュータ−に割り込みがかかったと
きにラッチデータの読み取りが行われるので、ソフトウ
ェアの負荷が軽減される。

〈実施例〉 以下、図面を参照して本発明の詳細な説明する。第１図
は本発明の一実施例を示すキー入力処理回路のブロック
図、第２図はその動作を説明するためのタイミングチャ
ートである。

マトリックス状に配置されたキーボード１からの入力信
号を処理するこのキー入力処理回路は、二種類のクロッ
クを発信するクロック発生部２を有する。クロック発生
部２が発信する第１のクロックは、チャタリング発生時
間より充分に長い周期を持つクロックで、カウンタ３に
送出され、第２のクロックは、チャタリング発生時間よ
り短い周期を持つクロックで、シフトレジスタ９に送出
される。

カウンタ３は、クロック発生部２から入力される第１の
クロックにより、ゼロから決められた値までカウントア
ツプするのを繰り返す。決められた値とは、キーボード
１の行数により決まる値で、４行までなら１．８行まで
なら２．１６行までなら３となる。カウンタ３の出力は
、トランスペアレントラッチ４を通ってデコーダ５と、
レジスタ１０．１１とに送出される。

トランスペアレントラッチ４は、後述するキー入力検知
回路８の出力がローレベルのときはカウンタ３からのデ
ータを通過させ、ハイレベルのときはカウンタ３のデー
タを保持するように機能する。デコーダ５は、トランス
ペアレントラッチ４の出力を入力としてデコードし、キ
ーボード１の各行を時分割的にローレベルにすることに
より、キーボード１０行線スキャンを行う。デコーダ５
の大きさもキーボード■の行数により決まり、例えば８
行なら３ｔ０８のものが必要になる。

キーボード１の各列からの信号は、入力バッファ６を通
ってエンコーダ７とキー入力検知回路８とに入力される
。キーボード１のキーが押下されていない場合は、キー
入力検知回路８への１入力が全てハイレベルになる。キ
ー入力検知回路８は、このときに出力Ｃがローレベルに
なってシフトレジスタ９をクリア状態にすると共に、ト
ランスペアレントラッチ４がカウンタ３のデータを透過
的に通過させる状態にする。キーが押下された場合は、
キー入力検知回路８は、出力Ｃがハイレベルとなり、シ
フトレジスタ９のクリア状態を解除すると共に、トラン
スペアレントラッチ４を保持動作にし、その行線スキャ
ン動作を停止させる。

入力ハッファ６を通ってエンコーダ７に入力されるキー
ボード１の各列からの信号は、レジスタ１０．１１に送
出される。

シフトレジスタ９は、クリア状態が解除されることによ
り、クロック発生部２が発信する第２のクロックのカウ
ントを開始し、一定数のクロックをカウントすると、第
１の出力ｄがローレベルからハイレベルに変化してエン
コーダ７内のデータをレジスタ１０にラッチさせる。こ
のときのカウント時間（第２図のＴｌ）は、チャタリン
グの発生時間より長くされている。シフトレジスタ９が
さらに一定数のクロックをカウントすると（カウント時
間は第２図のＴ２）、シフトレジスタ９は、第２の出力
ｅがローレベルからハイレベルに変化してエンコーダ７
内のデータをレジスタ１１にラッチさせる。

レジスタ１０内のデータｆはコンパレータ１２と３段目
のレジスタ１３とに送出され、レジスタ１１内のデータ
ｇはコンパレータ１２のみに送出される。

コンパレータ１２はレジスタ１０．１１にラッチされた
データｆ、ｇを比較し、データｆ、ｇが一致したときに
出力りがローレベルからハイレベルに変化する。ハイレ
ベルに変化したコンパレータＩ２の出力りは、３段目の
レジスタ１３のラッチ信号になってレジスタ１０内のデ
ータを３段目のレジスタ１３にラッチさせると共に、フ
リップフロップ（ＦＦ）１４のクロック入力となり、フ
リップフロップ（ＦＦ）１４の出力ｊをローレベルから
ハイレベルに変化させる。

ハイレベルに変化したフリップフロップ（ＦＦ）１４の
出力ｊは、マイクロコンピュータ−への割り込み信号Ｉ
ＮＴになる。マイクロコンピュータ−は、キー入力があ
ったこ七を、割り込み信号ＩＮＴを受けることで知り、
レジスタ１３のセレクト信号！により、キー入力データ
を得るためにレジスタ１３に割り当てられた番地を読む
。このとき、マイクロコンピュータ−からのリードスト
ローブ信号ｋがローレベルになり、レジスタ１３内のデ
ータｊがマイクロコンピュータ−のデータバスに出力さ
れることにより、マイクロコンピュータ−はキー入力に
対応したデータを得る。同時に、リートストローブ信号
には、フリップフロップ（ＦＦ）１４をリセッ１〜し、
割り込み信号ＩＮＴを解除すると共に、レジスタ１１の
内容をクリアしてその出力ｇをゼロとする。

キーボード１におけるキーが押下されていない場合、キ
ー入力検知回路８への入力は全てハイレベルになり、そ
の出力Ｃはローレベルになる。従って、トランスペアレ
ントラッチ４は、カウンタ３からのデータを透過的に通
過させる状態にあり、シフトレジスタ９はクリア状態に
ある。トランスペアレントラッチ４がカウンタ３からの
データを透過的に通過させることにより、デコーダ５が
キーボード１の各行を時分割的にローレベルにし、キー
ボード１の行線スキャンを行う。

今、デコーダ５によりローレベルにされた行線ａ上のキ
ーが押下されると、押下されたキーに対応する列線の信
号すがチャタリングを含んだ状態で、入力ハッファ６を
通ってエンコーダ７とキー入力検知回路８とに入力され
る。信号すがキー入力検知回路８に入力されることによ
り、キー入力検知回路８の出力Ｃがハイレベルとなり、
シフトレジスタ９のクリア状態が解除されると共に、ト
ランスペアレントラッチ４が保持動作に入り、デコーダ
５による行線スキャンが停止する。

シフトレジスタ９のクリア状態が解除されることにより
、クロック発生部２からの第２クロツクによりシフＩ・
レジスタ９が動作を始め、シフトレジスタ９に一定数の
クロックが入力されると（時間として第２図のＴＩ）、
シフトレジスタ９の第１の出力ｄがローレベルからハイ
レベルに変化する。この出力ｄの立ち上がりエツジによ
り、トランスペアレントラ・ンチ４に保持されているカ
ウンタ３の出力データと、エンコーダ７にエンコードさ
れた列線の信号すとがレジスタ１０にラッチされる。列
線の信号すがキー入力検知回路８に入力されてから、そ
れがレジスタ１０に入力されるまでの間に、信号す内の
チャタリングが消滅するので、レジスタ１０にラッチさ
れる列線の信号すにチャタリングは含まれていない。

シフトレジスタ９へさらに一定数のクロックが入力され
ると（時間として第２図のＴ２）、シフトレジスタ９の
第２の出力ｅがローレベルからハイレベルに変化する。

この出力ｅの立ち上がりエツジにより、トランスペアレ
ントラッチ４に保持されているカウンタ３の出力データ
と、エンコーダ７にエンコードされた列線の信号すとが
レジスタ１１にラッチされる。レジスタ１１にラッチさ
れる列線の信号すにもチャタリングは含まれていない。

レジスタ１０にラッチされたデータｆとレジスタ１１に
ラッチされたデータｇとが一致すると、コンパレータ１
２の出力りがローレベルからハイレベルに変化する。コ
ンパレータ１２の出力りがハイレベルに変化することに
より、３段目のレジスタ１３にレジスタ１０内のデータ
がラッチされると共に、フリップフロップ（ＦＦ）１４
の出力ｊがローレベルからハイレベルに変化する。

フリップフロップ（ＦＦ）１４の出力ｊがハイレベルに
変化することにより、マイクロコンピュータ−へ割り込
み信号ＩＮＴが入り、これにより、マイクロコンピュー
タ−は、キー入力データを得るためにレジスタ１３に割
り当てられた番地を読む。

このとき、マイクロコンピュータ−からのリードス１−
ローブ信号ｋがローレベルになり、レジスタ１３内のデ
ータｉがマイクロコンピュータ−のデータバスに出力さ
れることにより、マイクロコンピュータ−はキー入力に
対応したデータを得る。同時に、フリップフロップ（Ｆ
Ｆ）１４がリセットされ、割り込み信号ＩＮＴが解除さ
れると共に、レジスタ１１の内容がクリアされる。

レジスタ１１の内容がクリアされることで、次９回のキ
ー入力値が今回の値と同じであっても、正しい処理が可
能になる。

レジスタ１０にラッチされたデータｆとレジスタ１１に
ラッチされたデータｇとが一致しない場合は、コンパレ
ータ１２の出力りがローレベルのままとなり、３段目の
レジスタ１３にレジスタ１０内のデータはラッチされな
い。また、フリップフロップ（ＦＦ）１４の出力ｊがロ
ーレベルのままに維持されるので、マイクロコンピュー
タ−へ割り込み信号ＩＮＴは入らず、マイクロコンピュ
ータ−によるキー入力の読み取りは行われない。

キーの押下が解除されると、キー入力検知回路８の出力
Ｃがローレベルに戻り、シフトレジスタ９はクリア状態
になる。同一時に、トランスペアレントラッチ４は透過
状態になる。これにより、デコーダ５による行線スキャ
ンが再開され、キー入力の可能な状態になる。

マイクロコンピュータ−のデータバスに出力されるレジ
スタ１３内のデータｉにチャタリングは含まれておらず
、またキー入力信号がレジスタ１０．１１に２段にラッ
チされ、その二つのデータが一致したときにのみそのデ
ータがレジスタ１３にラッチされるので、押下されたキ
ーに対応するデータがマイクロコンピュータ−により正
確に読み取られる。しかも、正確な読み取りの行われる
構成でありながら、押下されたキーに対応するデータの
みをラッチするので、レジスタの容量が小さくなり、さ
らには、マイクロコンピュータ−に割り込みがかかった
ときにレジスタを読むだけでデータが得られるために、
ソフトウェアの負荷も軽減される。

第３図は本発明の別の実施例を示すキー入力処理回路の
ブロック図、第４図はその動作を説明するためのタイミ
ングチャートである。

このキー入力処理回路は、第１図および第２図に示した
キー入力処理回路のレジスタ１３およびフリップフロッ
プ（ＦＦ）１４をファーストインファーストアウトレジ
スタ（ＦＩＦＯレジスタ）１５に置き変えた構成になっ
ている。

ＦＩＦＯレジスタ１５は、コンパレータ１２の出力りを
ラッチ信号として入力する構成で、レジスタ１０．１１
にラッチされたデータｆ、ｇが一致してコンパレータ１
２の出力りがローレベルからハイレベルに変化したとき
に、レジスタ１０内のデータをラッチする。レジスタ１
０内のデータがＦＩＦＯレジスタ１５にラッチされると
、ＦＩＦＯレジスタ１５の出力（データがラッチされて
いることを示す信号）ｍがローレベルからハイレベルに
変化し、これかマイクロコンピュータ−に対する割り込
み信号ＩＮＴとなる。

マイクロコンピュータ−は、キー入力があったことを、
割り込の信号ＩＮＴを受けることで知り、セレク１へ信
号ｌにより、キー入力データを得るためにＦＩＦＯレジ
スタ１５に割り当てられた番地を読む。このとき、マイ
クロコンピュータ−からのり一トストローブ信号ｋかロ
ーレベルになり、ＦＩＦＯレジスタ１５内のデータｉが
マイクロコンピュータ−のデータバスに出力されること
により、マイクロコンピュータ−はキー入力に対応した
ブタを得る。

ＦＩＦＯレジスタ１５からマイクロコンピュータ−へ送
られる割り込め信号ＩＮＴは、マイクロコンピュータ−
がＦＩＦＯレジスタ１５内のデータを読んでいるときと
、ＦＩＦＯレジスタ１５にラッチされているデータがな
くなったときに解除される（ＦＩＦＯレジスタ１５の出
力ｍがローレベルになる）。ただし、マイクロコンピュ
ーターがＦＩＦＯレジスタ１５内のデータを読んだあと
に、ＦＴＰ０レジスタ１５にデータがラッチされている
ときは、この信号は再びハイレヘルになる。

キーボート１におけるキー押下が一回の場合は、第１図
および第２図のキー入力処理回路と同様に、レジスタ１
０内のデータがＦＩＦＯレジスタ１５にラッチされ、マ
イクロコンピュータ−によるキー入力の読み取りが行わ
れる。このとき、ＦＩＦＯレジスタ１５にラッチされる
レジスタ１０内のデータにチャタリングは含まれておら
ず、またキー入力信号がレジスタ１０．１１に２段にラ
ッチされ、その二つのデータが一致したときにのみその
データがＦＩＦＯレジスタ１５にラッチされるので、押
下されたキーに対応するデータがマイクロコンピュータ
−により正確に読み取られる。また、レジスタの容量が
小さく、ソフトウェアの負担が軽減されることも第１図
および第２図のキー入力処理回路と同様である。

１回目のキー押下によりマイクロコンピュータ−に割り
込みがかけられたときに、マイクロコンピュータ−がこ
の割り込みよりも優先度の高いブ０グラムを実行してい
て、すくにキー入力データを読み込めない状態で、２回
目、３回目のキー押下があった場合、第１図および第２
図のキー入力処理回路では、２回目、３回目のキー入力
データが欠落してしまうが、第３図および第４図のキー
入力処理回路では、そのような問題を生じることもない
。

即ら、１回目のキー入力データがＦＩＦＯレジスタ１５
の１段目にラッチされ、２回目、３回目の；）−一人カ
データはＦＩＦ○レジスタ１５の２段目、３段目にそれ
ぞれにラッチされる。マイクロコンピュータ−がキー入
力データを処理できる状態になり、ＦＴＦＯレジスタ１
５に割り当てられた番地が読まれると、１段目のキー入
力データが得られる。これに伴って、ＦＩＦＯレジスタ
１５の２段目のデータが１段目に、３段目のデータが２
段目にそれぞれ順送りされ、読み込み時にローレベルに
なったＦＩＦＯレジスタ１５の出力ｍが再びハイレヘル
になる。

これにより、マイクロコンピュータ−に再び割り込みが
かかり、ＦＩＦＯレジスタ１５から２回目のキー入力デ
ータがマイクロコンピュータ−に読まれる。ＦＩＦＯレ
ジスタ１５は２段目のデータを１段目に順送りし、マイ
クロコンピュータ−に再び割り込み信号ＩＮＴを送る。

マイクロコンピュタ−は再びＦＩＦＯレジスタ１５内の
データを読むことで、３回目のキー入力データを得る。

３回目のキー入力データが得られると、ＦＩＦ○レジス
タ１５にはラッチデータが存在しなくなるので、ＦＩＦ
Ｏレジスタ１５の出力ｍがローレベルの状態に維持され
、次にキーに押下されるまでマイクロコンピュータ−に
割り込み信号ＩＮＴが送られることはない。

このように第３図および第４図のキー入力処理回路は、
小容量のラッチ手段でチャタリングが除去でき、かつ、
マイクロコンピュータ−による僅かの回数の読の取りで
、押下されたキーに対応するデータを正確に得ることが
できることに加え、優先度が高く処理時間の長いプログ
ラムがマイクロコンピュータ−で実行されているときに
キー入力か複数回あっても、各データが順に保持され、
押下された順序どお／）りこ正しいデータがマイクロコ
ンピュータ−により読み取られるので、キー入力処理回
路におりるソフトウェアの負荷が軽減される。

〈発明の効果〉 以上、本発明にかかるキー入力処理回路による場合には
、押下されたキーに対応するデータのみがラッチされる
ので、ラッチ手段の容量が小さくなり、回路の簡略化お
よびコストの低減が可能になる。マイクロコンピュータ
−に割り込みがかかったときにラッチデータの読み取り
が行われるので、ソフトウェアの負荷が軽減され、リア
ルタイム性も向上する。また、キー入力に対して、チャ
タリング発生時間より長い時間経過した後にラッチが行
われるので、チャタリングが除去される。

データのラッチを２段に行い、両データが一致したとき
にそのデータがマイクロコンピュータ−により読み取ら
れるので、押下されたキーに対応するデータを正確に得
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すキー入力処理回路のブ
ロック図、第２図はその動作を説明するためのタイミン
グチャート、第３図は本発明の別の実施例を示すキー入
力処理回路のブロック図、第４図はその動作を説明する
ためのタイミングチャートである。 １　・　・　・ ８　・　・ １０．１１． １２・　・　・ １５・　・　・ キーボード キー入力検知回路 １３・・・レジスタ コンパレータ ＦＩＦＯレジスタ

Claims (1)

【特許請求の範囲】
1. （１）マトリックス状に配置されたキーボードから、押
   下されたキーに対応するデータを検知する手段と、検知
   されたデータを、チャタリング発生時間より長い時間経
   過した後に２段にラッチする手段と、２段にラッチされ
   たデータを比較する手段と、比較されたデータが一致し
   たときにそのデータをラッチすると共に、そのデータを
   マイクロコンピューターにより読み取るべく、該マイク
   ロコンピューターに割り込み信号を出力する手段とを具
   備してなることを特徴とするキー入力処理回路。