JPH0444229A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0444229A JPH0444229A JP14909490A JP14909490A JPH0444229A JP H0444229 A JPH0444229 A JP H0444229A JP 14909490 A JP14909490 A JP 14909490A JP 14909490 A JP14909490 A JP 14909490A JP H0444229 A JPH0444229 A JP H0444229A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mum
- wiring
- sio2 film
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基体に集積された素子の接続のために
基体上のアルミニウム配線を形成する半導体集積回路（
Ｉ Ｃ）の製造方法に関する。
基体上のアルミニウム配線を形成する半導体集積回路（
Ｉ Ｃ）の製造方法に関する。
〔従来の技術）
最近のＩＣプロセス技術の進展はめざましく、４Ｍ
ＤＲＡＭから１６Ｍ ＤＲＡＭへとメモリ分野の大容
量化に伴い、要求される微細加工技術はサブミクロンの
時代となっている。従・って、ＩＣにおいて一般的に用
いられているＡ７ｉＦ！線の線幅も１１ｆ１前後となっ
ている。
ＤＲＡＭから１６Ｍ ＤＲＡＭへとメモリ分野の大容
量化に伴い、要求される微細加工技術はサブミクロンの
時代となっている。従・って、ＩＣにおいて一般的に用
いられているＡ７ｉＦ！線の線幅も１１ｆ１前後となっ
ている。
しかし、鈍りあるいはＳｉ中へのビットの形成を防ぐた
めに用いられる１ｌ−Ｓｉ合金では、ＩＣの動作時に電
流あるいは応力が推進力となってＭ原子が移動する、い
わゆるエレクトロマイグレーションあるいはストレスマ
イブレーンランが起こり、移動したあとに生ずるボイド
が断線の原因となるので、信頼性上の問題となっていた
。このようなマイグレーシランを防ぐために銅原子を混
入させて、ｋｌ −Ｓｉ −Ｃｕ合金を配線材料とする
ことが考えられたが、Ｃｕの含有によりドライエツチン
グ性が悪（なり残渣がのこるなど、加工上の問題も出て
くる。
めに用いられる１ｌ−Ｓｉ合金では、ＩＣの動作時に電
流あるいは応力が推進力となってＭ原子が移動する、い
わゆるエレクトロマイグレーションあるいはストレスマ
イブレーンランが起こり、移動したあとに生ずるボイド
が断線の原因となるので、信頼性上の問題となっていた
。このようなマイグレーシランを防ぐために銅原子を混
入させて、ｋｌ −Ｓｉ −Ｃｕ合金を配線材料とする
ことが考えられたが、Ｃｕの含有によりドライエツチン
グ性が悪（なり残渣がのこるなど、加工上の問題も出て
くる。
本発明の目的は、上述の問題を解決し、Ｍ材料からなる
微細配線のエレクトロマイグレーション耐性あるいはス
トレスマイブレーンラン耐性を向上させた信鯨性の高い
半導体集積回路の製造方法を提供することにある。
微細配線のエレクトロマイグレーション耐性あるいはス
トレスマイブレーンラン耐性を向上させた信鯨性の高い
半導体集積回路の製造方法を提供することにある。
（０１１１を解決するための手段〕
上記の目的を達成するために、本発明の半導体集積回路
の製造方法は、半導体基体の表面上に形成したＭ膜を加
工して所定の幅の線としたのち、その線の側面に接触す
る絶縁膜を形成し、次いで線の温度を高めてＭを溶融さ
せたのち徐冷して単結晶化することにより配線を形成す
るものとする。
の製造方法は、半導体基体の表面上に形成したＭ膜を加
工して所定の幅の線としたのち、その線の側面に接触す
る絶縁膜を形成し、次いで線の温度を高めてＭを溶融さ
せたのち徐冷して単結晶化することにより配線を形成す
るものとする。
エレクトロマイグレーションあるいはストレスマイグレ
ーションによるＭ原子の移動は結晶粒界で起こりやすい
、しかし、単結晶化したＭ配線では結晶粒界がないため
マイグレーション耐性が向上し、断線が起こらない、そ
して、Ｍ配線は両側面に接する絶縁膜の間にはさまれて
いるので、溶融しても所定の幅を保ち、微細配線を得る
ことができる。
ーションによるＭ原子の移動は結晶粒界で起こりやすい
、しかし、単結晶化したＭ配線では結晶粒界がないため
マイグレーション耐性が向上し、断線が起こらない、そ
して、Ｍ配線は両側面に接する絶縁膜の間にはさまれて
いるので、溶融しても所定の幅を保ち、微細配線を得る
ことができる。
第１図ｔａｒ〜ｆｄ＋は本発明の一実施例の配線形成工
程を示す０図において、シリコン基板ｌ上に酸化膜２を
介してスパッタにより厚さ０．１μのバリアメタル３の
膜と厚さ１ｉｍの純Ａ７４の膜を形成しく図（Ｍｌ）、
フォトリングラフィ技術によりそれぞれを１−の線幅に
加工する （図中））、バリアメタル３はＭ配線４とシ
リコン基板１の接触部におけるＭとＳｉの合金化を防止
するためのもので、ＴｉＮＷＳｉあるいはＷなどを用い
る０次にプラズマＣＶＤ法によりＳｉＯ□膜５を堆積し
、図示しないレジストで被覆したのち、レジストとＳｉ
Ｏ□Ｍ５とのエッチレート差が無い条件で全面エッチバ
ックし、平坦化する。そして、Ｕ＠が出たところでエツ
チングを止める （図（ｃ）） 、 ＳｉＯ□膜のかわ
りに５ｉｓＮｎ ＩＩをプラズマＣＶＤ法で堆積しても
よい、このあと、赤外線ランプやカーボンストリップヒ
ータ等を用いて高速加熱処理を行い、５００〜６００℃
、１０〜３０秒にて瞬間的にＭ４を溶解させ、面相エピ
タキシーが行われるように徐冷してＡｒ１を単結晶化す
る。
程を示す０図において、シリコン基板ｌ上に酸化膜２を
介してスパッタにより厚さ０．１μのバリアメタル３の
膜と厚さ１ｉｍの純Ａ７４の膜を形成しく図（Ｍｌ）、
フォトリングラフィ技術によりそれぞれを１−の線幅に
加工する （図中））、バリアメタル３はＭ配線４とシ
リコン基板１の接触部におけるＭとＳｉの合金化を防止
するためのもので、ＴｉＮＷＳｉあるいはＷなどを用い
る０次にプラズマＣＶＤ法によりＳｉＯ□膜５を堆積し
、図示しないレジストで被覆したのち、レジストとＳｉ
Ｏ□Ｍ５とのエッチレート差が無い条件で全面エッチバ
ックし、平坦化する。そして、Ｕ＠が出たところでエツ
チングを止める （図（ｃ）） 、 ＳｉＯ□膜のかわ
りに５ｉｓＮｎ ＩＩをプラズマＣＶＤ法で堆積しても
よい、このあと、赤外線ランプやカーボンストリップヒ
ータ等を用いて高速加熱処理を行い、５００〜６００℃
、１０〜３０秒にて瞬間的にＭ４を溶解させ、面相エピ
タキシーが行われるように徐冷してＡｒ１を単結晶化す
る。
溶融したときＭは５ｉ（ｈ膜５に挟まれているので変形
することがない、第１図（ｄｉは単結晶Ａ７６の上にパ
フシベーシッン膜７としてプラズマ５ｉｒｅ４ＩＩを被
着させたものである。
することがない、第１図（ｄｉは単結晶Ａ７６の上にパ
フシベーシッン膜７としてプラズマ５ｉｒｅ４ＩＩを被
着させたものである。
スパッタでＭ配線を形成したのち、電気炉中でＭの溶融
点以下に加熱し、焼結することは従来も行われていたが
、同様に電気炉を用いて加熱温度を高め、Ｍを短時間に
溶融させたのち徐冷して単結晶化することもできる。
点以下に加熱し、焼結することは従来も行われていたが
、同様に電気炉を用いて加熱温度を高め、Ｍを短時間に
溶融させたのち徐冷して単結晶化することもできる。
本発明によれば、所定の線幅にしたり膜を単結晶化して
結晶粒界のない微細配線とすることにより、従来の多結
晶構造のＭ配線やＡ７−ＳｉｉＦ！線におけるような結
晶粒界でのマイグレーションが起きないので、断線のお
それのない信鯨性の高い半導体集積回路が得られた。
結晶粒界のない微細配線とすることにより、従来の多結
晶構造のＭ配線やＡ７−ＳｉｉＦ！線におけるような結
晶粒界でのマイグレーションが起きないので、断線のお
それのない信鯨性の高い半導体集積回路が得られた。
第１図は本発明の一実施例の配線形成工程を（ａｌ〜ｌ
ｄｌの順に示す断面図である。 １：ｓｉ基板、２：＃化膜、３：バリアメタル、４：Ｍ
、５：プラズマ５ｉｏｓ！ｌ、６：単結晶Ｍ、７：パノ
シヘーンツン膜。
ｄｌの順に示す断面図である。 １：ｓｉ基板、２：＃化膜、３：バリアメタル、４：Ｍ
、５：プラズマ５ｉｏｓ！ｌ、６：単結晶Ｍ、７：パノ
シヘーンツン膜。
Claims (1)
- １）半導体基体の表面上に形成したアルミニウム膜を加
工して所定の幅の線としたのち、その線の側面に接触す
る絶縁膜を形成し、次いで線の温度を高めてアルミニウ
ムを溶融させたのち徐冷して単結晶化することにより配
線を形成することを特徴とする半導体集積回路の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14909490A JPH0444229A (ja) | 1990-06-07 | 1990-06-07 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14909490A JPH0444229A (ja) | 1990-06-07 | 1990-06-07 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0444229A true JPH0444229A (ja) | 1992-02-14 |
Family
ID=15467566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14909490A Pending JPH0444229A (ja) | 1990-06-07 | 1990-06-07 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0444229A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981362A (en) * | 1996-02-26 | 1999-11-09 | Sharp Kabushiki Kaisha | Manufacturing method of wiring |
-
1990
- 1990-06-07 JP JP14909490A patent/JPH0444229A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981362A (en) * | 1996-02-26 | 1999-11-09 | Sharp Kabushiki Kaisha | Manufacturing method of wiring |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0184373B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR950000866B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPS6089953A (ja) | 積層型半導体装置の製造方法 | |
| JP2582776B2 (ja) | 半導体装置及びその製造方法 | |
| KR960000948B1 (ko) | 반도체장치의 제조방법 | |
| JP3234762B2 (ja) | 半導体装置の製造方法 | |
| JPS6399546A (ja) | 半導体装置の製造方法 | |
| JP3325629B2 (ja) | 半導体装置の製造方法 | |
| JPS60186038A (ja) | 半導体装置 | |
| JP2705193B2 (ja) | 半導体装置の製法 | |
| KR20000073343A (ko) | 반도체 장치의 배선구조 | |
| JPS6362893B2 (ja) | ||
| JP2558732B2 (ja) | 半導体装置用薄膜配線形成方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPS63140525A (ja) | 半導体装置の製造方法 | |
| JP3042075B2 (ja) | 半導体装置の製造方法 | |
| JPH04326521A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS62188314A (ja) | 半導体装置の製造方法 | |
| JPH0770593B2 (ja) | 半導体装置の製造方法 | |
| JPS63108A (ja) | 半導体素子の製造方法 | |
| JPS6347950A (ja) | 半導体装置 | |
| JPH01192140A (ja) | 半導体集積回路装置 | |
| JPH0391240A (ja) | 金属電極配線の製造方法 | |
| JPS6079711A (ja) | 半導体装置の製造方法 |