JPS60186038A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60186038A JPS60186038A JP4158584A JP4158584A JPS60186038A JP S60186038 A JPS60186038 A JP S60186038A JP 4158584 A JP4158584 A JP 4158584A JP 4158584 A JP4158584 A JP 4158584A JP S60186038 A JPS60186038 A JP S60186038A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- wiring
- wiring layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
不発ＢＡに半導体装置に係り、特に半導体装置に於ける
金属配線層の構造に関する。
金属配線層の構造に関する。
（ｂ）技術の背景
半導体集積回路装置（ＴＣ）に於て高集積化を図ること
は回路機能の同上、＃作速度の向上等の而から極めてＮ
要な課題でおる。そのため半導体累子な大幅に微細化さ
れ、その配設密度も非常に高密匿化されて米ている。
は回路機能の同上、＃作速度の向上等の而から極めてＮ
要な課題でおる。そのため半導体累子な大幅に微細化さ
れ、その配設密度も非常に高密匿化されて米ている。
力為たる状況に於て、半導体素子の機能領域から電極配
線全導出するために、絶縁膜に形成される電極コンタク
ト窓の大きさも非常に微細化されて来ている。しかしな
がら絶縁膜の厚さは所定の絶縁耐圧を得るために余り薄
くは形成されないので、電極コンタクト窓は深さが開口
寸法にはぼ近づくような奥渫い形状になって米でいる。
線全導出するために、絶縁膜に形成される電極コンタク
ト窓の大きさも非常に微細化されて来ている。しかしな
がら絶縁膜の厚さは所定の絶縁耐圧を得るために余り薄
くは形成されないので、電極コンタクト窓は深さが開口
寸法にはぼ近づくような奥渫い形状になって米でいる。
（ｅ） 従来技術と問題点
従来咳半導体ＩＣに於て金属配線層は一般にアルミニラ
Ａ （Ａｔ）若しくはアルミニウム・シリコン（Ａｔ−
８ｉ）等のＡｔ合金層によって形成されていた。しかし
該Ａｔ若しくはＡｔ合金よりなる配線層は蒸着法若しく
なスパッタリング法により堆積形成されるのでステツブ
・カバレッジカ良くないため、上記のよりに果深い電極
コンタクト窓内の配線層が極めて薄（なり、これによる
抵抗の増大、ｆｆイグレーシｌン効果等によりて該電極
コンタクト窓部に於ける断線が非常に発生し易くなる０
第１図は上記従来の電極Ｊンタクト１！部の断面を模式
的に示したもので、図中１は半導体基板、２は機能領域
、３はＩｌ！１縁膜、４は電極コンタクト窓、ＩＪＡｔ
配線層、６はＡｔ島が薄くて断線が発生し易い部分を表
わしている。
Ａ （Ａｔ）若しくはアルミニウム・シリコン（Ａｔ−
８ｉ）等のＡｔ合金層によって形成されていた。しかし
該Ａｔ若しくはＡｔ合金よりなる配線層は蒸着法若しく
なスパッタリング法により堆積形成されるのでステツブ
・カバレッジカ良くないため、上記のよりに果深い電極
コンタクト窓内の配線層が極めて薄（なり、これによる
抵抗の増大、ｆｆイグレーシｌン効果等によりて該電極
コンタクト窓部に於ける断線が非常に発生し易くなる０
第１図は上記従来の電極Ｊンタクト１！部の断面を模式
的に示したもので、図中１は半導体基板、２は機能領域
、３はＩｌ！１縁膜、４は電極コンタクト窓、ＩＪＡｔ
配線層、６はＡｔ島が薄くて断線が発生し易い部分を表
わしている。
なお余り高集積化されない半導体ＩＣに於ては、電極コ
ンタクト窓の側面を斜面状になだらかに形成して断線の
防止がなされるが、素子が微細化され高密度に配設され
る高集積度ＩＣに於ては集積度の低下を招くため十分開
口部を大きくとった上記処置はと９得にくい。
ンタクト窓の側面を斜面状になだらかに形成して断線の
防止がなされるが、素子が微細化され高密度に配設され
る高集積度ＩＣに於ては集積度の低下を招くため十分開
口部を大きくとった上記処置はと９得にくい。
そこでＡｔ配線層の下部に気相成長させたステ、プ争カ
バレッジの良い即ち電極コンタクト窓部に於ても一様な
厚さの多結晶シリコン層を設け、たとえＡ４層が断線し
てもこの多結晶シリコン層によって該配線層が導通する
ようにする方法もこうじられたが、この方法では多結晶
シリコン層の比抵抗がＡｔに比べて２桁程度太きいため
に、Ａｔ層が断線した際に配線抵抗が大幅に増大する、
成るいに熱履歴によって８１がＡｔ層中に大量に拡散し
これによってＡｔ層の抵抗が上昇する等の現象によって
配線抵抗が大幅に増大し、該ＩＣの動作速度の低下を招
くという問題があった。
バレッジの良い即ち電極コンタクト窓部に於ても一様な
厚さの多結晶シリコン層を設け、たとえＡ４層が断線し
てもこの多結晶シリコン層によって該配線層が導通する
ようにする方法もこうじられたが、この方法では多結晶
シリコン層の比抵抗がＡｔに比べて２桁程度太きいため
に、Ａｔ層が断線した際に配線抵抗が大幅に増大する、
成るいに熱履歴によって８１がＡｔ層中に大量に拡散し
これによってＡｔ層の抵抗が上昇する等の現象によって
配線抵抗が大幅に増大し、該ＩＣの動作速度の低下を招
くという問題があった。
（中 発明の目的
本発明は上記問題点に鑑み、高密度高集積化される半導
体ＩＣに於て、微細化された電極コンタクト窓部に於け
る配線層の断線及び抵抗増加全防止する配線構造を提供
する目的でなされたものであり、この目的は下記要旨に
示す構造を持ったアルミニウム若しくはアルミニウム合
金配線１−ヲ有する半導体装置によって達成される。
体ＩＣに於て、微細化された電極コンタクト窓部に於け
る配線層の断線及び抵抗増加全防止する配線構造を提供
する目的でなされたものであり、この目的は下記要旨に
示す構造を持ったアルミニウム若しくはアルミニウム合
金配線１−ヲ有する半導体装置によって達成される。
（ｅ） 発明の構成
即ち本発明は半導体装置に於て、化学気相成長された高
融点金属若しくはその珪化物の層上に、アルミニウム若
しくはアルミニウム合金よりなる層が積層された２１ｉ
１構造の金属配線層を有することを特徴とする０ （ｆ） 発明の実施例 以下不発明を実施例について、図を用いて説明する０ 第２図は一実施例に於ける配線層の構造を模式的に示す
電極コンタクト窓部の上面図［）、Ａ−Ａ矢視断面図（
ｃ９及びＢ−Ｂ矢視断面図ビラで、第３図け）乃至（ホ
）は不発明の構造を有する半導体装置に於ける製造方法
の一実施例を示す模式１程断面図である。
融点金属若しくはその珪化物の層上に、アルミニウム若
しくはアルミニウム合金よりなる層が積層された２１ｉ
１構造の金属配線層を有することを特徴とする０ （ｆ） 発明の実施例 以下不発明を実施例について、図を用いて説明する０ 第２図は一実施例に於ける配線層の構造を模式的に示す
電極コンタクト窓部の上面図［）、Ａ−Ａ矢視断面図（
ｃ９及びＢ−Ｂ矢視断面図ビラで、第３図け）乃至（ホ
）は不発明の構造を有する半導体装置に於ける製造方法
の一実施例を示す模式１程断面図である。
第２図は本発明の半導体装置が特徴とする金属配線層の
構造に於ける一実施例を、その効果が最も顕著な電極コ
ンタクト窓部について模式的に示した上面図１）、Ａ−
Ａ矢視断面図（ロ）及びＢ−Ｂ矢視断面図？−）である
。同図に於て、１１は半導体基体、１２に例えばバイポ
ーラＩＣに於けるベース領域、エミ、り領域、コレクタ
コンタクト領域等の機能領域、１３は二酸化シリコン（
Ｓｌｏｔ）、５ん珪酸ガラス（ＰＳＧ）等よりなる厚さ
１〔μｍ〕程度の絶縁膜、１４は例えば１辺が１．５〔
μｍ）程度の電極コンタクト窓、１５は金属配線層、１
５Ｗは例えば厚さ２０００〜３ｏｏｏ（Ａ）程度の化学
気相成長タングステン層、１５Ａ／、は例えばスバ。
構造に於ける一実施例を、その効果が最も顕著な電極コ
ンタクト窓部について模式的に示した上面図１）、Ａ−
Ａ矢視断面図（ロ）及びＢ−Ｂ矢視断面図？−）である
。同図に於て、１１は半導体基体、１２に例えばバイポ
ーラＩＣに於けるベース領域、エミ、り領域、コレクタ
コンタクト領域等の機能領域、１３は二酸化シリコン（
Ｓｌｏｔ）、５ん珪酸ガラス（ＰＳＧ）等よりなる厚さ
１〔μｍ〕程度の絶縁膜、１４は例えば１辺が１．５〔
μｍ）程度の電極コンタクト窓、１５は金属配線層、１
５Ｗは例えば厚さ２０００〜３ｏｏｏ（Ａ）程度の化学
気相成長タングステン層、１５Ａ／、は例えばスバ。
クリング法で形成された厚さ８０００〜７０００ （Ａ
）程度のアルミニウム（Ａｔ）層、１６はＡｔ層（１５
Ａｔ）が薄く形成された領域金示している。
）程度のアルミニウム（Ａｔ）層、１６はＡｔ層（１５
Ａｔ）が薄く形成された領域金示している。
上記実施例に於て金属配線層１５を構成するタングステ
ン（Ｗ）層１５Ｗは化学気相成長法で形成されるので、
上記のように開口寸法１．５〔μｍ〕、探さ１〔μｍ）
程度の奥深い電極コンタクト窓１４に於ても、その内面
にほぼ一様な厚さに形成される。そして上記ｗ＋＊ｘｓ
ｗの形成を終ってＡｔ層１５ＡＡｔ−形成する際の電極
コンタクト窓１４は開口寸法１〔μｍＬ深さ１〔μｍ〕
程度になるのでＡＬ層１５Ａｔは図に示すような断面形
状に形成され断線につながるような極めて薄い層に形成
される領域１６ｔ−生ずる。しかしその下層には厚さ２
０００〜３０００〔人〕程度の低い抵抗値を有するＷ層
１５Ｗが配設されているので、該ＩＣ１７）動作時即ち
通電時に電流は該Ｗ層１５Ｗを介して流れ咳配Ａ［１５
がＡｔ層１５Ａｔの薄い領域１６で発熱することがなく
、従ってＡＩ−ＷＲｘ５ｈｔの断線は防止される０又た
とえＡｔ層１５Ａｔが断線した際に於てもＷ層１５Ｗが
充分に低い抵抗であるので配線抵抗の大幅な増大はもた
らされないθここで参考のために配線層材料の比抵抗を
示すと、Ａｔが２．７Ｘ１σ’ （Ｑ−ｃｍ〕、 Ｗが
５．７ Ｘ １０’ ［：、Ｑ−譚〕、タングステン嗜
シリサイド（ＷＳｈＪが８〜９Ｘ１０−’ Ｃｎ、−ｃ
ｍ）、 多結晶シリコンが１０−８〔Ω−釧〕程度であ
る。この値から上記Ｗ層の代わりにｗｓ ｉ、層を用い
ても同様の効果があることは明らかである。
ン（Ｗ）層１５Ｗは化学気相成長法で形成されるので、
上記のように開口寸法１．５〔μｍ〕、探さ１〔μｍ）
程度の奥深い電極コンタクト窓１４に於ても、その内面
にほぼ一様な厚さに形成される。そして上記ｗ＋＊ｘｓ
ｗの形成を終ってＡｔ層１５ＡＡｔ−形成する際の電極
コンタクト窓１４は開口寸法１〔μｍＬ深さ１〔μｍ〕
程度になるのでＡＬ層１５Ａｔは図に示すような断面形
状に形成され断線につながるような極めて薄い層に形成
される領域１６ｔ−生ずる。しかしその下層には厚さ２
０００〜３０００〔人〕程度の低い抵抗値を有するＷ層
１５Ｗが配設されているので、該ＩＣ１７）動作時即ち
通電時に電流は該Ｗ層１５Ｗを介して流れ咳配Ａ［１５
がＡｔ層１５Ａｔの薄い領域１６で発熱することがなく
、従ってＡＩ−ＷＲｘ５ｈｔの断線は防止される０又た
とえＡｔ層１５Ａｔが断線した際に於てもＷ層１５Ｗが
充分に低い抵抗であるので配線抵抗の大幅な増大はもた
らされないθここで参考のために配線層材料の比抵抗を
示すと、Ａｔが２．７Ｘ１σ’ （Ｑ−ｃｍ〕、 Ｗが
５．７ Ｘ １０’ ［：、Ｑ−譚〕、タングステン嗜
シリサイド（ＷＳｈＪが８〜９Ｘ１０−’ Ｃｎ、−ｃ
ｍ）、 多結晶シリコンが１０−８〔Ω−釧〕程度であ
る。この値から上記Ｗ層の代わりにｗｓ ｉ、層を用い
ても同様の効果があることは明らかである。
次に上記構造の金属配線層を形成する方法を、高密度高
集積化に際して多く用いられるインプレーナ晃バイポー
ラ半導体装置について、第３図（イ）乃至（ホ）に示す
工程断面図を参照して説明する。
集積化に際して多く用いられるインプレーナ晃バイポー
ラ半導体装置について、第３図（イ）乃至（ホ）に示す
工程断面図を参照して説明する。
第３図Ｕ）参照
読図に示すインプレーナ構造のバイポーラＱトランジス
タは通常の方法により形成される。即ち例えばｐ型シリ
コン基板２１面に通常の不純物導入法により選択的にｎ
型コレクタ領域２２を形成した役、通常の選択酸化法に
より該基板上にトランジスタ形成領域ａｌ及び該トラン
ジスタ形成領域に於けるコレクタコンタクト形成領域ａ
！とベース形成領域８３を分離する１〔μｍ〕程度の厚
さの第１の二酸化シリコン（Ｓｉｎ、）絶縁膜２３′ｌ
ｉ−形成し、次いで該第１の絶縁膜２３に整合させてコ
レクタコンタクト形成領域ａｔに選択的にｎ型不純物を
高濃度に導入してｎ＋型コレクタコンタクト領域２４を
形成し、該第１の絶縁膜２３に整合させてベース形成領
域ａ８に選択的にｐ壓不純物を高濃度に導入してｐ型ベ
ース領域２５全形成する。
タは通常の方法により形成される。即ち例えばｐ型シリ
コン基板２１面に通常の不純物導入法により選択的にｎ
型コレクタ領域２２を形成した役、通常の選択酸化法に
より該基板上にトランジスタ形成領域ａｌ及び該トラン
ジスタ形成領域に於けるコレクタコンタクト形成領域ａ
！とベース形成領域８３を分離する１〔μｍ〕程度の厚
さの第１の二酸化シリコン（Ｓｉｎ、）絶縁膜２３′ｌ
ｉ−形成し、次いで該第１の絶縁膜２３に整合させてコ
レクタコンタクト形成領域ａｔに選択的にｎ型不純物を
高濃度に導入してｎ＋型コレクタコンタクト領域２４を
形成し、該第１の絶縁膜２３に整合させてベース形成領
域ａ８に選択的にｐ壓不純物を高濃度に導入してｐ型ベ
ース領域２５全形成する。
第３図（り参照
次いで通常の方法に従い、該基板上に化学気相成長（Ｃ
ＶＤ）等の方法により例えば厚さ１〔μｍ〕程度の第２
のＳｉへ絶縁膜２６全形成し、次いで通常のりソグラフ
ィ技術により該第２のＳ ｉ ０２絶縁膜２６に、例え
ば開口寸法１．５〔μｍ〕角程度のコレクタコンタクト
窓２７．エミッタコンタクト窓２８及びベースコンタク
ト窓２９ｆ：形成し、次いでベースコンタクト窓２９上
をマスクして該第２の８１０２絶縁膜２６のコレクタコ
ンタクト窓２７及びエミッタコンタクト窓２８からこれ
らのコンタクト窓に整合させて選択的にｎ型不純物を高
濃度に導入し。＋生型基板コンタクト領域３ｏ及びｎ＋
型エミッタ領域３１全形成する。以上の工程は通常のイ
ンプレーナ型バイポーラ牛導体装置の製造方法に従う。
ＶＤ）等の方法により例えば厚さ１〔μｍ〕程度の第２
のＳｉへ絶縁膜２６全形成し、次いで通常のりソグラフ
ィ技術により該第２のＳ ｉ ０２絶縁膜２６に、例え
ば開口寸法１．５〔μｍ〕角程度のコレクタコンタクト
窓２７．エミッタコンタクト窓２８及びベースコンタク
ト窓２９ｆ：形成し、次いでベースコンタクト窓２９上
をマスクして該第２の８１０２絶縁膜２６のコレクタコ
ンタクト窓２７及びエミッタコンタクト窓２８からこれ
らのコンタクト窓に整合させて選択的にｎ型不純物を高
濃度に導入し。＋生型基板コンタクト領域３ｏ及びｎ＋
型エミッタ領域３１全形成する。以上の工程は通常のイ
ンプレーナ型バイポーラ牛導体装置の製造方法に従う。
第３図（ハ）参照
次いで本発明に係る前記実施例に示したＷとｋｔの２層
構造の金属配線層全形成するに当って、先ず上記トラン
ジスタの形成全完了し表面に前記コンタクト窓２７，２
８．２９ｆｆｉ有する第２のＳｉｎ。
構造の金属配線層全形成するに当って、先ず上記トラン
ジスタの形成全完了し表面に前記コンタクト窓２７，２
８．２９ｆｆｉ有する第２のＳｉｎ。
絶縁膜２６が配設されてなる半導悸基板上に、例えば０
５〜１（ＴｏｒｒＪ程度で６ぶつ化タングステン（ＷＦ
ａ）と水素（几）、定木（Ｎ！ ）の混合ガス中に於て
３００〜４００ （℃〕程度の温度で、厚さ２００Ｃ）
−３０００［：入〕程駄のタングステン（Ｗ）７缶３２
（第２図１５Ｗに対応）會化学気相成長させる。なお該
化学気相成長技術に於ては、タングステンＮが基体の坂
出Ｉｆｉを核にして成長するので、前述したよりに開孔
寸法１．５〔μｍ〕、深さ１〔μｍ〕程度の奥シーいコ
ンタクト窓２７，２８．２９の内面にも該タングステン
層３２はぼは一様な厚さに形成される０ 第３図に）参照 次いで前記Ｗ層３２の狭面をふっ酸（ＨＦ）り移で縦（
工７手ソング −ｅ ｊｈ−二＋ａｊ％？’為１７Ｊζ
第１１ング法成るいは、蒸着法により該基板上に厚さ
８０００〜７０００［：又〕程区のＡ４層３３（第２図
１５ＡＬに対応）を堆積形成する。ここで前述したよう
に奥深いコンタクト窓２７．２８．２９の内部になＡｔ
層３３が薄く被着された領域３４（第２図１６ ａ ｅ
１６ ｂに対応）が形成される。
５〜１（ＴｏｒｒＪ程度で６ぶつ化タングステン（ＷＦ
ａ）と水素（几）、定木（Ｎ！ ）の混合ガス中に於て
３００〜４００ （℃〕程度の温度で、厚さ２００Ｃ）
−３０００［：入〕程駄のタングステン（Ｗ）７缶３２
（第２図１５Ｗに対応）會化学気相成長させる。なお該
化学気相成長技術に於ては、タングステンＮが基体の坂
出Ｉｆｉを核にして成長するので、前述したよりに開孔
寸法１．５〔μｍ〕、深さ１〔μｍ〕程度の奥シーいコ
ンタクト窓２７，２８．２９の内面にも該タングステン
層３２はぼは一様な厚さに形成される０ 第３図に）参照 次いで前記Ｗ層３２の狭面をふっ酸（ＨＦ）り移で縦（
工７手ソング −ｅ ｊｈ−二＋ａｊ％？’為１７Ｊζ
第１１ング法成るいは、蒸着法により該基板上に厚さ
８０００〜７０００［：又〕程区のＡ４層３３（第２図
１５ＡＬに対応）を堆積形成する。ここで前述したよう
に奥深いコンタクト窓２７．２８．２９の内部になＡｔ
層３３が薄く被着された領域３４（第２図１６ ａ ｅ
１６ ｂに対応）が形成される。
第３図に）参照
次いで通常の塩素系のガスによるリアクティブイオンエ
ツチング法等を用いるリングラフィ技術によｐＡｔ層３
３及びＷ層３２のパターンニングを行い、Ｗ層３２とＡ
ｔ層の２１１＃構造よりなるコレクタ配線層３５．エミ
ッタ配線層３６．ベース配線層３７を形成する。
ツチング法等を用いるリングラフィ技術によｐＡｔ層３
３及びＷ層３２のパターンニングを行い、Ｗ層３２とＡ
ｔ層の２１１＃構造よりなるコレクタ配線層３５．エミ
ッタ配線層３６．ベース配線層３７を形成する。
そして以後図示しないが通常通り表面保護用の絶縁膜の
形成等がなされて、不発明に係るインプレーナ屋バイポ
ーラ半導体装置が完成する。
形成等がなされて、不発明に係るインプレーナ屋バイポ
ーラ半導体装置が完成する。
なお上記配線層に於ける下層の配線材料としてＷ以外に
タングステンシリサイド（Ｗ−８ｉ）も用いられる。こ
の場合該Ｗ−８ｉ層に１ （Ｔｏｒｒ）程度の６ぶつ化
タングステン（ＷＦ、 ）とモノシラン（Ｓｉ−Ｈ＆）
の混合ガス中で３００〜４００Ｃ℃Ｅ程度の温度で成長
させる０更に該下層の配線材料には上記以外の高融点金
属及びその珪化物も使用することができる。
タングステンシリサイド（Ｗ−８ｉ）も用いられる。こ
の場合該Ｗ−８ｉ層に１ （Ｔｏｒｒ）程度の６ぶつ化
タングステン（ＷＦ、 ）とモノシラン（Ｓｉ−Ｈ＆）
の混合ガス中で３００〜４００Ｃ℃Ｅ程度の温度で成長
させる０更に該下層の配線材料には上記以外の高融点金
属及びその珪化物も使用することができる。
父上記配線層に於ける上層の配線材料として鉱上記Ａｔ
Ｋ限らずＡｔ合金、全等高電導性を有する金属が用いら
れる。
Ｋ限らずＡｔ合金、全等高電導性を有する金属が用いら
れる。
翰ン 発明の効果
上記実施例に示したように、本発明の構造に於ては金属
配線層の下層部に、化学気相成長法によって形成された
例えば金槁配線層全体の２０〜３０〔チ〕程度の厚さｅ
！する低抵抗の高融点金属若しくはその珪化物よりなる
層が配設される０そして該化学気相成長層に前述したよ
うにその性質上奥深いコンタクト窓の円面にもほぼ一様
な厚さに形成されるので、該高融点金属若しく鉱その珪
化物よりなる層上に主たる配線材料であるアルミニウム
等の高電導性金属層が通常通りスパッタリング成るいは
蒸着法によってステ、プカバレッジの悪い状態で被着さ
れ、コンタクト窓の内部に非常に薄くて抵抗の高い領域
が形成された際にも、該領域に於て電流扛下層の高融点
金属若しく欽その珪化物よりなる低抵抗の層を介して流
れるので、該領域に於て発熱や！イグレーシ、／によっ
て従来生じていた配線層の断線は防止される。
配線層の下層部に、化学気相成長法によって形成された
例えば金槁配線層全体の２０〜３０〔チ〕程度の厚さｅ
！する低抵抗の高融点金属若しくはその珪化物よりなる
層が配設される０そして該化学気相成長層に前述したよ
うにその性質上奥深いコンタクト窓の円面にもほぼ一様
な厚さに形成されるので、該高融点金属若しく鉱その珪
化物よりなる層上に主たる配線材料であるアルミニウム
等の高電導性金属層が通常通りスパッタリング成るいは
蒸着法によってステ、プカバレッジの悪い状態で被着さ
れ、コンタクト窓の内部に非常に薄くて抵抗の高い領域
が形成された際にも、該領域に於て電流扛下層の高融点
金属若しく欽その珪化物よりなる低抵抗の層を介して流
れるので、該領域に於て発熱や！イグレーシ、／によっ
て従来生じていた配線層の断線は防止される。
従って本発明によれば、高密度高集積化される半導体集
積回路装置の製造歩留まり及び信頼性が向上する。
積回路装置の製造歩留まり及び信頼性が向上する。
第１図は従来の半導体装置に於ける電極コンタクト窓部
の模式断面図、第２図は不発明の一実施例に於ける配線
層の構造を模式的に示す電極コンタクト窓部の上面図れ
＋、Ａ−Ａ矢視Ｗｌｒ面図（Ｃ’）及びＢ−Ｂ矢視断面
図ρうで、第３図け）乃至（…は本発明の構造を有する
半導体装置に於ける製造方法の一実施例を示す模式１程
断面図である。 図に於て、１１は半導体基板、１２は機能領域、１３拡
絶縁膜、１４は電極コンタクト窓、１５は金属配線層％
１５Ｗはりｙゲステン層、１５Ａｔはアルミニウム層、
１６はアルミニウム層が薄く形成・された領域、２１は
ｐ型シリコン基板、２２なｎ型コレクタ領域、２３は第
１の？３縁膜、２４はｎ＋＋コレクタコンタクト領域、
２５はｐ型ベース領域、２６に第２の絶縁膜、２７はコ
レクタフンタクト窓、２８はエミッタコンタクト窓、２
９はベース；ンタクト窓、３０はｎ＋十梨型コレクタコ
ンタクト領域３１にｎ＋型エミ、り領域、３２はタング
ステン層、３３はアルミニウム層、３４鉱アルミニウム
ノーが薄く被着された領域、３５はコレクタ配線層、３
６はエミッタ配線層、３７はベース配線層、ａＩはトラ
ンジスタ形成領域、ａ！鉱コレクタコンタクト形成領域
、ａ３はベース形成領域を示す〇 第１ ｇ 蓼２図
の模式断面図、第２図は不発明の一実施例に於ける配線
層の構造を模式的に示す電極コンタクト窓部の上面図れ
＋、Ａ−Ａ矢視Ｗｌｒ面図（Ｃ’）及びＢ−Ｂ矢視断面
図ρうで、第３図け）乃至（…は本発明の構造を有する
半導体装置に於ける製造方法の一実施例を示す模式１程
断面図である。 図に於て、１１は半導体基板、１２は機能領域、１３拡
絶縁膜、１４は電極コンタクト窓、１５は金属配線層％
１５Ｗはりｙゲステン層、１５Ａｔはアルミニウム層、
１６はアルミニウム層が薄く形成・された領域、２１は
ｐ型シリコン基板、２２なｎ型コレクタ領域、２３は第
１の？３縁膜、２４はｎ＋＋コレクタコンタクト領域、
２５はｐ型ベース領域、２６に第２の絶縁膜、２７はコ
レクタフンタクト窓、２８はエミッタコンタクト窓、２
９はベース；ンタクト窓、３０はｎ＋十梨型コレクタコ
ンタクト領域３１にｎ＋型エミ、り領域、３２はタング
ステン層、３３はアルミニウム層、３４鉱アルミニウム
ノーが薄く被着された領域、３５はコレクタ配線層、３
６はエミッタ配線層、３７はベース配線層、ａＩはトラ
ンジスタ形成領域、ａ！鉱コレクタコンタクト形成領域
、ａ３はベース形成領域を示す〇 第１ ｇ 蓼２図
Claims (1)
- 化学気相成長された高融点金属若しくはその珪化物の層
上に、アルミニウム若しくはその合金の層が積鳩された
２層構造の金属配線層を有することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4158584A JPS60186038A (ja) | 1984-03-05 | 1984-03-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4158584A JPS60186038A (ja) | 1984-03-05 | 1984-03-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60186038A true JPS60186038A (ja) | 1985-09-21 |
Family
ID=12612507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4158584A Pending JPS60186038A (ja) | 1984-03-05 | 1984-03-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60186038A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436024A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Formation of wiring of semiconductor device |
| US5071789A (en) * | 1985-08-02 | 1991-12-10 | Kabushiki Kaisha Toshiba | Method for forming a metal electrical connector to a surface of a semiconductor device adjacent a sidewall of insulation material with metal creep-up extending up that sidewall, and related device |
| US5571752A (en) * | 1992-07-27 | 1996-11-05 | Sgs-Thomson Microelectronics, Inc. | Method of forming a planar contact with a void |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240969A (en) * | 1975-09-29 | 1977-03-30 | Toshiba Corp | Process for production of semiconductor device |
-
1984
- 1984-03-05 JP JP4158584A patent/JPS60186038A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240969A (en) * | 1975-09-29 | 1977-03-30 | Toshiba Corp | Process for production of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071789A (en) * | 1985-08-02 | 1991-12-10 | Kabushiki Kaisha Toshiba | Method for forming a metal electrical connector to a surface of a semiconductor device adjacent a sidewall of insulation material with metal creep-up extending up that sidewall, and related device |
| JPS6436024A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Formation of wiring of semiconductor device |
| US5571752A (en) * | 1992-07-27 | 1996-11-05 | Sgs-Thomson Microelectronics, Inc. | Method of forming a planar contact with a void |
| US5578872A (en) * | 1992-07-27 | 1996-11-26 | Sgs-Thomson Microelectronics, Inc. | Planar contact with a void |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4502210A (en) | Method for manufacturing semiconductor device | |
| US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPS5866359A (ja) | 半導体装置の製造方法 | |
| JPH01202841A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6364057B2 (ja) | ||
| JPS60186038A (ja) | 半導体装置 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPH02239665A (ja) | 半導体装置の製造方法 | |
| JPS60193337A (ja) | 半導体装置の製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JPS5961147A (ja) | 半導体装置の製造方法 | |
| JPS5873136A (ja) | 半導体デバイスの製造方法 | |
| CN109037191B (zh) | 修调电阻及其制造方法 | |
| JPS582065A (ja) | 半導体装置の製造方法 | |
| JPH0922941A (ja) | 半導体装置の製造方法 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPH04340713A (ja) | 半導体装置の製造方法 | |
| JPH03196632A (ja) | 半導体装置 | |
| JPS61224415A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 |