JPH0444248A - 半導体回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体集積回路に係わり、特に、水晶振動子や
セラミ、り振動子などを駆動するための回路が設けられ
ている半導体集積回路に用いて好適なものである。

〈従来の技術〉 半導体集積回路に設けられている端子と端子との間に、
水晶振動子やセラミック振動子などの振動子を外付けし
、これを上記半導体集積回路内に形成されている発振回
路で駆動して所定の周波数の発振出力を得るようにした
半導体集積回路が知られている（例えば特開昭６４−８
０１０４号公報、特開昭６４−８０１０５号公報）。

このような半導体集積回路では、上記発振回路で生成し
た発振出力をバッファアンプを介して上記半導体集積回
路の内部回路に供給するようにしている。第４図は、こ
のような半導体回路の従来例を示す回路図である。

この回路では、振動子を駆動するための回路として一段
のインバータ回路６を用い、その入出力間をフィードバ
ック抵抗３で短絡するとともに、上記入出力間に水晶振
動子４などの振動子を接続している。また、コンデンサ
５ａ、５ｂを介して上記水晶振動子４の両端を接地して
いる。このように、インバータ回路６の入出力間をフィ
ードバック抵抗３で短絡することにより、この間がイン
バータ回路６のスレッシホールド電圧近辺の電圧でバイ
アスされた状態とし、上記水晶振動子４の電圧変動を増
幅した発振出力を得ている。

ところで、第４図の回路の場合、フィードバック抵抗３
および水晶振動子４は、半導体集積回路に設けられてい
る第１の端子１と第２の端子２との間にそれぞれ並列に
接続されている。そして、上記インバータ回路６は、そ
の入力側が上記第１の端子１に接続されているとともに
、出力側が上記第２の端子２に接続されている。また、
上記第２の端子２にインバータ回路７の入力側が接続さ
れていて、上記第２の端子２に現れる上記第１の端子ｌ
の増幅波形を上記インバータ回路７により反転増幅し、
略完全な矩形波状のディジタルパルスにして半導体集積
回路の内部回路に供給するようにしている。

〈発明が解決しようとする課題〉 第４図の従来の半導体集積回路は、水晶振動子４を駆動
するインバータ回路６の出力側と、波形再生用のインバ
ータ回路７の入力側とが同一の端子２に接続されている
。このため、ＩＣ製造時にインバータ回路７の入力リー
ク電流を測定することが出来ないので、製造時の欠陥を
除去することが出来ない問題点があった。

ここで、入力リークとは、例えばシリコンウェハの結晶
欠陥やＩＣ製造時のホトリソ欠陥などのような様々な理
由により、入力端子から電源方向もしくは、入力端子か
ら接地方向などに電流経路が形成され、そこに流れる漏
れ電流のことであり、この電流が大きくなると人力に印
加される電圧レベルが変動するため、正常な回路動作を
行わせることが出来なくなることがある。したがって、
ＩＣを出荷する前にリークテストを実施し、初期不良品
を取り除かなければならない。特に、ＩＣの端子として
外部回路と接続される部分においては、静電気障害によ
る製造後のトラブルによる欠陥にも特に注意してテスト
しなければならない。

しかし、上記したように従来の半導体集積回路の場合、
その回路構成上第２の端子２が入出力端子となっている
ので、入力端の微少リーク電流を測定することが出来な
かった。このため、従来の半導体集積回路の場合は微小
な欠陥については発見することが出来ず、それが製造後
の事故につながる危険性が常にあった０例えば、再生バ
ッファとなっているインバータ回路７の入力側のリーク
電流が大きくなれば、発振はしているがインバータ回路
７から先のロジックへ信号が伝達されないとか、更に、
リークが増加すると十分なゲインが取れなくなり、この
場合は発振そのものが停止してしまうなどのような、デ
ジタルシステムにとって重大な問題である「クロック供
給の停止」という現象が生してしまう。

また、このような回路では、初期的には多少のリークが
あっても何ら間Ｍ無く発振するため、欠陥があってもそ
れを見過ごしてしまうことがあった。この場合、連続使
用によるストレスの増加や温度上昇等、使用環境に伴う
劣化によるリーク増加が進んだときに始めて不発振等の
事故が発生することになる。

このような問題を解決するために、第５図〜第７図の回
路構成図に示すように、振動子駆動回路１０の出力側と
第２の端子２との間にアナログスイッチ３１を介設し、
上記アナログスイッチ３１の開閉動作を、テスト端子２
０やパワーダウン信号入力端子２１等に与えられる信号
の特性に基いて制御回路９で制御することにより、上記
振動子駆動回路１０の出力側を上記発振出力供給回路１
１０入力側から切り離すようにすることが考えられる。

しかし、このようにするとＩＣ設計を行う際のレイアウ
トが面倒であるとともに、回路を構成するための素子数
が増加してしまう問題があり好ましくなかった。

本発明は上述の問題点に鑑み、回路を構成するのに必要
な素子数や端子数を増やすことなく入力端子の微少リー
ク電流を測定出来るようにすることを目的とする。

〈課題を解決するための手段〉 本発明の半導体集積回路は、半導体集積回路に形成され
た第１の端子と第２の端子との間に接続される水晶振動
子やセラミック振動子などの振動子を駆動するための第
１の半導体回路と、上記第１の半導体回路によって生成
された発振出力を上記半導体集積回路の内部回路に供給
するための第２の半導体回路とが設けられている半導体
集積回路において、上記第１および第２の端子に上記第
１の半導体回路の入力側および出力側をそれぞれ接続す
るとともに、上記第１の半導体回路の入力側が接続され
る上記第１の端子に上記第２の半導体回路の入力側を接
続し、上記第１の半導体回路の出力側と上記第２の半導
体回路の入力側とが上記半導体ｓｆ！回路の同一端子に
直接接続されないようにしている。

〈作用〉 第Ｉの半導体回路の発振出力を半導体集積＠路の内部回
路に供給するための第２の半導体回路の入力端子を、上
記第１の半導体回路の入力端子が接続される半導体集積
回路の第１の端子に接続し、上記第１の半導体回路の入
力側からその発振出力を得るようにする。したがって、
特別な付加回路を何ら設けることなく上記第１の端子が
入力専用端子となり、上記第２の半導体回路の入カリー
クチストが可能となる。

〈実施例〉 第１図は、本発明の半導体集積回路の第一実施例を示す
回路構成図である。

第１図から明らかなように、この第１実施例の回路は発
振出力供給回１Ｂｌｌとして設けられるインバータ回路
７以外は、上記した第４図の回路と同様に構成されてい
る。すなわち、振動子駆動回路１０として設けられるイ
ンバータ回路６は、その入力端が第１の端子１に接続さ
れているとともに、出力側が第２の端子２に接続されて
いる。また、これらの第１の端子１と第２の端子２との
間に、フィードバック抵抗３と水晶振動子４とがそれぞ
れ並列に接続され、これらの並列回路の両端がコンデン
サ５ａ、５ｂを介して接地されている。

このように構成された発振回路において、本実施例では
インバータ回路７０入力側を第１の端子１に接続し、そ
の出力側を半導体集積回路の内部に設けられるロジック
回路に配線している。すなわち、第１図の発振回路は、
第４図の回路と同様に発振動作するが、実施例では発振
出力の取り出し点を異ならせ、振動子駆動回路１０であ
るインバータ回路６の入力側から発振出力を取りだして
インバータ回路７の入力側に与えるようにしている。こ
のようにすることにより、第１の端子１を入力端子とす
るとともに、第２の端子２を出力端子とすることが出来
、従来のような入出力端子は無くなる。したがって、実
施例の回路は、特別な付加回路を何ら設けることなく第
１の端子１を入力専用の端子とすることが出来、前述し
たような入力微少リーク電流を測定することが可能とな
り、信転性が高い半導体集積回路を提供することが出来
るようになる。

第２図は第２実施例を示す回路構成図であり、フィード
バンク抵抗３が半導体集積回路内に内蔵されているもの
に本発明を通用した例を示している。

この第２実施例の場合も第１図の回路と同様に、インバ
ータ回路６の入出力間にフィードバック抵抗３が接続さ
れていて、発振回路としての構成は第２図の回路も第１
図の回路も同しである。しかし、この第２実施例の場合
はフィードバンク抵抗３が半導体集積回路内に設けられ
ているので、半導体集積回路の製造時にリークテストを
行うときにフィードバック抵抗３を通して電流が流れて
しまう、したがって、このままではリークテストを行う
ことが出来ないので、この第２実施例では、フィードバ
ンク抵抗３と直列にアナログスイッチ８を設けるととも
に、そのオンおよびオフ動作を制御するための回路９（
インバータ回路）を設けている。そして、テスト時には
テスト端子２ｏにテスト信号を加えて制御回路９を動作
させることによりアナログスイッチ８をオフにし、フィ
ードバンク抵抗３を通る電流経路を遮断してリークテス
トを行うことが出来るようにしている。

なお、このような構成において、アナログスイッチ８の
導通時のオン抵抗を利用してフィードバンク抵抗３の代
わりにすることも出来るので、フィードバック抵抗３を
設けることなく第２図の発振回路を構成することも出来
る。

次に、第３図の回路構成図に従って本発明の第３実施例
の説明をする。

第３図の回路は、電池バックアンプ等の製品における低
消費電力モードを有する発振回路への適用を可能にした
例である。

第３図の回路において、第２図の回路との違いはインバ
ータ回路６．７が２人力ナンド回路２２２３になってい
ることである。そして、振動子駆動回路１０として設け
られたナンド回路２２の第１の入力端は発振出力供給回
路１１として設けられたナンド回路２３の第１の入力端
に接続されるとともに第１の端子１に接続される。また
、ナンド回路２２の他の入力端は、ナンド回路２３の他
の入力端に接続されるとともに、低消費電力モードに入
れるためのパワーダウン信号入力端子２１に接続される
。更に、アナログスイッチ８のｎチャンネル側のゲート
入力とインバータ９の入力側がパワーダウン信号入力端
子２１に接続され、また、インバータ９の出力側がアナ
ログスイッチ８のｐチャンネル側のゲート入力に接続さ
れる。

このように構成された第３実施例の回路においては、通
常動作時は端子２１に“Ｈ”レベルを入力することによ
り、アナログスイッチ８をオン状態とするとともに、ナ
ンド回路２２．２３を入力の受付状態にする。一方、パ
ワーダウン時には端子２１に“Ｌ”を入力することによ
り、アナログスイッチ８をオフにするとともに、ナンド
回路２２．２３の出力を“Ｈ”に固定する。これにより
、フィードバンク抵抗３の電流経路はアナログスイッチ
８で遮断される。また、第１の端子１がオープン状態に
なっても２人力ナンド回路の一端の電圧が“Ｌ”に固定
されているため、ナンド回路部におけるリーク電流は流
れず、低消費電力モードに入る。したがって、第３図の
回路の場合はこのモードに入れた状態で人力リーク電流
を測定することが出来る。

〈発明の効果〉 本発明は上述したように、水晶やセラミック等の振動子
を駆動するための第１の半導体回路の入力端に、上記第
１の半導体回路の出力を半導体集積回路の内部に供給す
るための第２の半導体回路の入力側を接続し、上記第１
の半導体回路の出力をその入力側から取り出して上記第
２の半導体回路の入力側に与えるようにしたので、上記
第１の半導体回路の出力側と上記第２の半導体回路の入
力側とが直接接続されないようにすることが出来る。し
たがって、上記第２の半導体回路の入カリークチストの
実施が可能となり、半導体製造のプロセスにおける欠陥
や組立後のデバイスの取り扱いによるサージ破壊等によ
る上記発振回路用端子の異常を的確かつ高精度に検出す
ることが可能な半導体集積回路を提供することが出来る
。これにより、従来は微少リークが発生しているにも関
ねらず、初期的には正常発振動作をしているために検出
除去することが出来なかった不良品デバイスの除去を可
能にし、上記不良品デバイスによる使用中の事故を未然
に防くことが出来る。したがって、自動車や航空機等の
分野のように、高い信軽性が要求される分野に用いて特
に有効な半導体集積回路を提供することが出来る。

【図面の簡単な説明】

第１図〜第３図は本発明の実施例を示し、第１図は、半
導体集積回路の第１実施例を示す回路構成図、 第２図は、半導体集積回路の第２実施例を示す回路構成
図、 第３図は、半導体集積回路の第３実施例を示す回路構成
図、 第４図は、従来の半導体集積回路の一例を示す回路構成
図、 第５図〜第７図は、第１の半導体回路の出力側と第２の
端子との間にアナログスイッチを設けてリークテストを
行うことが出来るようにした例を示す回路構成図である
。 １・・・第１の端子 ３・・・フィードパ・ンク抵抗 ６．７・・・インバータ回路 ８・・・アナログスイッチ。 １０・・・振動子駆動回路。 １１・・・発振出力供給回路。 ２・・・第２の端子２ ４・・・水晶振動子。 ９・・・制御回路

Claims (1)

1. 【特許請求の範囲】 　半導体集積回路に形成された第１の端子と第２の端子
   との間に接続される水晶振動子やセラミック振動子など
   の振動子を駆動するための第１の半導体回路と、上記第
   １の半導体回路によって生成された発振出力を上記半導
   体集積回路の内部回路に供給するための第２の半導体回
   路とが設けられている半導体集積回路において、 上記第１および第２の端子に上記第１の半導体回路の入
   力側および出力側をそれぞれ接続するとともに、上記第
   １の半導体回路の入力側が接続される上記第１の端子に
   上記第２の半導体回路の入力側を接続し、上記第１の半
   導体回路の出力側と上記第２の半導体回路の入力側とが
   上記半導体集積回路の同一端子に直接接続されないよう
   にしたことを特徴とする半導体集積回路。