JPH0444296A - 半導体チップ内蔵多層基板 - Google Patents
半導体チップ内蔵多層基板Info
- Publication number
- JPH0444296A JPH0444296A JP2149416A JP14941690A JPH0444296A JP H0444296 A JPH0444296 A JP H0444296A JP 2149416 A JP2149416 A JP 2149416A JP 14941690 A JP14941690 A JP 14941690A JP H0444296 A JPH0444296 A JP H0444296A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- built
- board
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子部品等を高密度に実装し、各種電子機器
に使用される半導体チップ内蔵多層基板に関する。
に使用される半導体チップ内蔵多層基板に関する。
従来の技術
一般に電子部品を基板に実装する場合、第２図に示すよ
うに、半導体チップ１ｏを始め、多くの電子部品１１が
一部の受動素子を除いて基板１２の表面に実装されてい
るのが一般的である。
うに、半導体チップ１ｏを始め、多くの電子部品１１が
一部の受動素子を除いて基板１２の表面に実装されてい
るのが一般的である。
発明が解決しようとする課題
しかしながら、このような構造を有する基板１２では搭
載する半導体チップ１ｏの数に応じて基板１２の面積を
大きくして行く必要があり、実装密度が向上せず、製品
の小型化を著しく損ねるという課題があった。
載する半導体チップ１ｏの数に応じて基板１２の面積を
大きくして行く必要があり、実装密度が向上せず、製品
の小型化を著しく損ねるという課題があった。
本発明はこのような従来の課題を解決するものであり、
搭載する半導体チップの数が増大しても基板面積を拡大
することなく高密度に実装できる優れた半導体チップ内
蔵多層基板を提供することを目的とするものである。
搭載する半導体チップの数が増大しても基板面積を拡大
することなく高密度に実装できる優れた半導体チップ内
蔵多層基板を提供することを目的とするものである。
課題を解決するための手段
本発明は上記目的を達成するために、少なくとも２枚の
両面基板または多層基板に半導体チップを７エイスアツ
プにて搭載し、かつその搭載部において半導体チップ表
面が基板表面と同一平面を構成できるような深さを有す
る切り欠き部を備え、かつ半導体チップおよび基板の表
面に接続用ノ（ンプを有する第一の基板と、その第一の
基板との接続続面の反対面に電子部品を搭載した第二の
基板とを前記接続用バンプを介して一体に積層したもの
である。
両面基板または多層基板に半導体チップを７エイスアツ
プにて搭載し、かつその搭載部において半導体チップ表
面が基板表面と同一平面を構成できるような深さを有す
る切り欠き部を備え、かつ半導体チップおよび基板の表
面に接続用ノ（ンプを有する第一の基板と、その第一の
基板との接続続面の反対面に電子部品を搭載した第二の
基板とを前記接続用バンプを介して一体に積層したもの
である。
作 用
したがって本発明によれば、基板に半導体チップをフェ
イスアップにて搭載し、かつその搭載部において半導体
チップ表面が基板表面と同一平面を構成できるような深
さを有する切り欠き部を備え、さらに半導体チップおよ
び基板の表面に接続用バンプを設けた第一の基板と、第
一の基板と接続する面の反対面に電子部品を搭載した第
二の基板とを接続用バンプを介して接続し、一体構造と
しているために、実装密度の向上に大きく作用し、した
がって電子機器製品の小型化にも大いに役立つものであ
る。また第三またはそれ以上の上記と同じ構造を有する
基板を積層して接続していくことにより、さらにその効
果は大きくなる。
イスアップにて搭載し、かつその搭載部において半導体
チップ表面が基板表面と同一平面を構成できるような深
さを有する切り欠き部を備え、さらに半導体チップおよ
び基板の表面に接続用バンプを設けた第一の基板と、第
一の基板と接続する面の反対面に電子部品を搭載した第
二の基板とを接続用バンプを介して接続し、一体構造と
しているために、実装密度の向上に大きく作用し、した
がって電子機器製品の小型化にも大いに役立つものであ
る。また第三またはそれ以上の上記と同じ構造を有する
基板を積層して接続していくことにより、さらにその効
果は大きくなる。
実施例
以下、本発明の一実施例につｂて図面ｔＳ照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すものであシ、図
において、１はその両面または内部に回路２が形成され
次第−の基板であシ、その一部に切シ欠き部３が設けら
れている。４は切シ欠き部３にフェイスアップで搭載さ
れた半導体チップ、６は同一平面を構成している第一の
基板１および半導体チップ、４０表面に形成されている
接続用バンプである。両面ま几は内部に回路６を有する
第二の基板７と第一の基板１は接続用バンプ５を介して
積層され、電気的に接続されている。８はエポキシ樹脂
等の合成樹脂よシなるコート材で、第一の基板１と第二
の基板７を接続する時にその接続画および切シ欠き部３
を封止することにより、さらに信頼性を向上することが
できるものである。
において、１はその両面または内部に回路２が形成され
次第−の基板であシ、その一部に切シ欠き部３が設けら
れている。４は切シ欠き部３にフェイスアップで搭載さ
れた半導体チップ、６は同一平面を構成している第一の
基板１および半導体チップ、４０表面に形成されている
接続用バンプである。両面ま几は内部に回路６を有する
第二の基板７と第一の基板１は接続用バンプ５を介して
積層され、電気的に接続されている。８はエポキシ樹脂
等の合成樹脂よシなるコート材で、第一の基板１と第二
の基板７を接続する時にその接続画および切シ欠き部３
を封止することにより、さらに信頼性を向上することが
できるものである。
なお、図中の４ａけ第一の基板１の外表面に搭載された
半導体チップ、４ｂは第二の基板７の外表面に搭載され
た半導体チップであり、９はその他の電子部品である。
半導体チップ、４ｂは第二の基板７の外表面に搭載され
た半導体チップであり、９はその他の電子部品である。
この実施例において、半導体チップ４は第一の基板１の
切シ欠き部３に搭載されている几めに第二の基板７を接
続用バンプ６を介して第一の基板１に接続したとき第一
の基板１と第二の基板７によって構成される多層基板の
内部に内蔵され几状態となる。さらに搭載する半導体チ
ップの数が増加した場合、上記し几実施例と同様の構成
とすることにより、多くの半導体チップを多層基板の内
部に内蔵することができる。
切シ欠き部３に搭載されている几めに第二の基板７を接
続用バンプ６を介して第一の基板１に接続したとき第一
の基板１と第二の基板７によって構成される多層基板の
内部に内蔵され几状態となる。さらに搭載する半導体チ
ップの数が増加した場合、上記し几実施例と同様の構成
とすることにより、多くの半導体チップを多層基板の内
部に内蔵することができる。
このように上記実施例は、半導体チップ４を第一の基板
１に設けられ几切り欠き部３に搭載し、第一の基板１と
第二の基板７を接続用バンプ６を介して接続することに
よって半導体チップ内蔵多層基板を構成しており、半導
体チップの数が増加しても基板の面積を拡大することな
く実装密度を高めることができるという利点分有する。
１に設けられ几切り欠き部３に搭載し、第一の基板１と
第二の基板７を接続用バンプ６を介して接続することに
よって半導体チップ内蔵多層基板を構成しており、半導
体チップの数が増加しても基板の面積を拡大することな
く実装密度を高めることができるという利点分有する。
なお、半導体チップの実装密度を高める定めに第三の基
板、第四の基板にも同様の手段によシ切シ欠き部を設け
、そこに半導体チップと搭載し積層することも可能であ
り、さらに同一基板面に複数の切り欠き部を設は複数の
半導体チップを搭載することもできる。
板、第四の基板にも同様の手段によシ切シ欠き部を設け
、そこに半導体チップと搭載し積層することも可能であ
り、さらに同一基板面に複数の切り欠き部を設は複数の
半導体チップを搭載することもできる。
発明の効果
本発明は上記実施例より明らかなように、第一の基板の
一部に切シ欠き部と設け、その切り欠き部に半導体チッ
プと搭載し、かつ第一の基板と半導体チップの表面と同
一平面上に構成し、第一の基板と半導体チップの表面に
接続用バンプを形成させ、その接続用バンプを介して第
一の基板と第二の基板を接続して一体構造として半導体
チップ内蔵多層基板と構成し九ものであシ、半導体チッ
プの数が増加しても基板の面積を大きくする必要がなく
、実装密度を高めることができ、し九がって電子機器製
品を著しく小型化できるという効果を有するものである
。
一部に切シ欠き部と設け、その切り欠き部に半導体チッ
プと搭載し、かつ第一の基板と半導体チップの表面と同
一平面上に構成し、第一の基板と半導体チップの表面に
接続用バンプを形成させ、その接続用バンプを介して第
一の基板と第二の基板を接続して一体構造として半導体
チップ内蔵多層基板と構成し九ものであシ、半導体チッ
プの数が増加しても基板の面積を大きくする必要がなく
、実装密度を高めることができ、し九がって電子機器製
品を著しく小型化できるという効果を有するものである
。
第１図は本発明の一実施例における半導体チップ内蔵多
層基板の要部断面図、第２図は従来の電子部品実装用の
多層基板の要部断面図である。 １・・・・・・第一の基板、３・・・・・・切シ欠き部
（搭載部）、４・・・・・・半導体チップ、６・・・・
・・接続用バンプ、７・・・・・・第二の基板、９・・
・・・・電子部品。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名１−
劉＾基犠 １−−一牙りＩＸ墨１亙 ９− 貧）評品
層基板の要部断面図、第２図は従来の電子部品実装用の
多層基板の要部断面図である。 １・・・・・・第一の基板、３・・・・・・切シ欠き部
（搭載部）、４・・・・・・半導体チップ、６・・・・
・・接続用バンプ、７・・・・・・第二の基板、９・・
・・・・電子部品。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名１−
劉＾基犠 １−−一牙りＩＸ墨１亙 ９− 貧）評品
Claims (1)
- 少なくとも２枚の両面基板または多層基板に半導体チ
ップとフェイスアップにて搭載し、かつその搭載部にお
いて前記半導体チップ表面が前記基板表面と同一平面を
構成できるような深さを有する切り欠き部を備え、かつ
前記半導体チップおよび前記基板の表面に接続用バンプ
を有する第一の基板と、その第一の基板との接続画の反
対面に電子部品を搭載した第二の基板とを前記接続用バ
ンプを介して一体に積層した半導体チップ内蔵多層基板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2149416A JPH0444296A (ja) | 1990-06-07 | 1990-06-07 | 半導体チップ内蔵多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2149416A JPH0444296A (ja) | 1990-06-07 | 1990-06-07 | 半導体チップ内蔵多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0444296A true JPH0444296A (ja) | 1992-02-14 |
Family
ID=15474641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2149416A Pending JPH0444296A (ja) | 1990-06-07 | 1990-06-07 | 半導体チップ内蔵多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0444296A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05192519A (ja) * | 1992-01-18 | 1993-08-03 | Ngk Insulators Ltd | 固液分離装置 |
| JP2003234439A (ja) * | 2002-02-07 | 2003-08-22 | Sony Chem Corp | 絶縁性樹脂組成物 |
| JP2005142178A (ja) * | 2003-11-04 | 2005-06-02 | Cmk Corp | 電子部品内蔵多層プリント配線板 |
| JP2009224616A (ja) * | 2008-03-17 | 2009-10-01 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法、及び半導体装置 |
| KR101274460B1 (ko) * | 2011-11-22 | 2013-06-18 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
| US8892258B2 (en) | 2011-04-29 | 2014-11-18 | Raytheon Company | Variable strength magnetic end effector for lift systems |
| US8942846B2 (en) | 2011-04-29 | 2015-01-27 | Raytheon Company | System and method for controlling a teleoperated robotic agile lift system |
| US8977388B2 (en) | 2011-04-29 | 2015-03-10 | Sarcos Lc | Platform perturbation compensation |
| US9314921B2 (en) | 2011-03-17 | 2016-04-19 | Sarcos Lc | Robotic lift device with human interface operation |
| US9616580B2 (en) | 2012-05-14 | 2017-04-11 | Sarcos Lc | End effector for a robotic arm |
| US9789603B2 (en) | 2011-04-29 | 2017-10-17 | Sarcos Lc | Teleoperated robotic system |
-
1990
- 1990-06-07 JP JP2149416A patent/JPH0444296A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05192519A (ja) * | 1992-01-18 | 1993-08-03 | Ngk Insulators Ltd | 固液分離装置 |
| JP2003234439A (ja) * | 2002-02-07 | 2003-08-22 | Sony Chem Corp | 絶縁性樹脂組成物 |
| JP2005142178A (ja) * | 2003-11-04 | 2005-06-02 | Cmk Corp | 電子部品内蔵多層プリント配線板 |
| JP2009224616A (ja) * | 2008-03-17 | 2009-10-01 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法、及び半導体装置 |
| US9314921B2 (en) | 2011-03-17 | 2016-04-19 | Sarcos Lc | Robotic lift device with human interface operation |
| US8977398B2 (en) | 2011-04-29 | 2015-03-10 | Sarcos Lc | Multi-degree of freedom torso support for a robotic agile lift system |
| US8942846B2 (en) | 2011-04-29 | 2015-01-27 | Raytheon Company | System and method for controlling a teleoperated robotic agile lift system |
| US8977388B2 (en) | 2011-04-29 | 2015-03-10 | Sarcos Lc | Platform perturbation compensation |
| US8892258B2 (en) | 2011-04-29 | 2014-11-18 | Raytheon Company | Variable strength magnetic end effector for lift systems |
| US9533411B2 (en) | 2011-04-29 | 2017-01-03 | Sarcos Lc | System and method for controlling a teleoperated robotic agile lift system |
| US9789603B2 (en) | 2011-04-29 | 2017-10-17 | Sarcos Lc | Teleoperated robotic system |
| US8901718B2 (en) | 2011-11-22 | 2014-12-02 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package and manufacturing method thereof |
| US9070693B2 (en) | 2011-11-22 | 2015-06-30 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package and manufacturing method thereof |
| KR101274460B1 (ko) * | 2011-11-22 | 2013-06-18 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
| US9616580B2 (en) | 2012-05-14 | 2017-04-11 | Sarcos Lc | End effector for a robotic arm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101070913B1 (ko) | 반도체 칩 적층 패키지 | |
| KR960002762A (ko) | 노이즈가 적은 적층 멀티칩 패키지 | |
| JPH0444296A (ja) | 半導体チップ内蔵多層基板 | |
| US20030057540A1 (en) | Combination-type 3D stacked IC package | |
| JPH05335695A (ja) | シングルインラインモジュール | |
| JPS6175558A (ja) | 混成集積回路装置 | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JPH038110B2 (ja) | ||
| KR20110091186A (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| KR100444168B1 (ko) | 반도체패키지 | |
| JP2721223B2 (ja) | 電子部品装置及びその製造方法 | |
| KR100833184B1 (ko) | 적층형 반도체 패키지 | |
| JPH08250650A (ja) | 半導体装置 | |
| KR20010018945A (ko) | 반도체패키지 | |
| KR20040057492A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| KR100650763B1 (ko) | 적층형 패키지 | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| KR0173931B1 (ko) | 센터 본딩패드를 갖는 적층칩 패키지용 기판 | |
| JPH02210858A (ja) | 半導体装置 | |
| JPH0613535A (ja) | 電子部品搭載装置 | |
| KR20030046933A (ko) | 적층 패키지 | |
| JPS6380591A (ja) | 複合半導体装置 | |
| JPH04177870A (ja) | Ｐｇａパッケージ | |
| JPS62203395A (ja) | 半導体装置 |