JPH044441A - メモリ排他制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数のプロセッサを備えてマルチタスク処理
を実行する情報処理システムにおいて、複数のプロセッ
サが同一の時期に同一のメモリ装置を使おうとした場合
に、排他要求を通知した特定のプロセッサにそのメモリ
装置の排他的使用を許可するメモリ排他制御方式に関す
るものである。

［従来の技術１ マルチタスク処理を実行する情報処理システムでは、複
数のタスクがシステム上の同一のメモリ装置を同時に使
おうとする競合状態が生じるが、このような競合時にお
けるメモリの制御方法として、セマフォ・フラグを利用
する方法が、広く知られている。

この方法は、例えば、一つのメモリ装置が複数のタスク
で共有される場合に、そのメモリ装置には、該メモリ装
置が゛空き”′であるか既に“使用中“であるかを表示
するフラグ（セマフォ・フラグ）を用意しておき、最先
に使用要求を出したタスクが使用を終了するまでは、フ
ラグを“使用中″にしておくことで、競合する以後のタ
スクの使用要求を排除するものである。

この方法を採用した場合、最先のタスクが使用要求をメ
モリ装置に通知して、フラグの内容を“空き“′から“
使用中′”に書き替えるまでのフラグ書き替え操作中は
、他のタスクによる同一フラグの書き替え操作を禁止し
なければならない。

さもなくば、両タスク共そのメモリ装置が゛空き”°で
あると誤認してしまうからである。

このような問題は、情報処理システムがシングルプロセ
ッサシステムであれば、フラグ書き替え操作中にタスク
切替えを伴なう割込みを禁止すればよいが、マルチプロ
セッサシステムでは、さらにフラグ書き替え操作中の他
プロセツサによる同一フラグ書き替え操作をも禁止する
必要があり、これまで、マルチプロセッサシステム用と
して、フラグ書き替え操作中には、そのフラグ書き替え
操作を実行しているプロセッサにバスを占有させるとい
う対応策が開発されている。

しかし、この対応策によれば、確かに他のプロセッサの
同一フラグ書き替え操作は排他できるが、バス上のすべ
ての通信に対して排他効果が及ぶため、システムの処理
効率が著しく低下するという問題があった。

そこで、従来では、これを改良したものとして、次の様
な方式が提案されている。　それは、あるプロセッサが
フラグ書き替え操作を行っている間は、バスを占有させ
るのではなく、そのフラグのあるメモリ装置を占有させ
るという方式である。

このような方式の場合は、−のプロセッサから排他要求
を受けたら、他のプロセッサの命令を全て排除する機構
をメモリ装置内に設け、メモリ装置は最初に排他要求を
出したプロセッサを記憶し、以後そのプロセッサが排他
要求を解除するまで、他のプロセッサからの自己のメモ
リ装置へのアクセスを全て受付けないようにしている。

［発明か解決しようとする課題」 しかし、この従来方式も、フラグ書き替え操作中には、
そのメモリ装置−台が完全に一つのプロセッサに占有さ
れてしまうため、処理効率の低下が少なくなく、メモリ
半導体デバイスの集積化の著しい今日では、満足のゆく
解決策とはいえず、さらにシステムの処理効率への影響
が少ない新規なメモリ制御方法の開発が待たれていた。

本発明は、前記事情に鑑みてなされたもので、複数のプ
ロセッサを備えてマルチタスク処理を実行する情報処理
システムにおいて、複数のプロセッサが同一の時期に同
一のメモリ装置を使おうとした場合に、排他要求を通知
した特定のプロセッサにそのメモリ装置の排他的使用を
許可するメモリ排他制御方式であって、メモリバスやメ
モリ装置の占有によるシステムの処理効率の低下を低減
させることのできるメモリ排他制御方式を提供すること
を目的とする。

［課題を解決するための手段］ 本発明に係るメモリ排他制御方式は、複数のプロセッサ
を備えてマルチタスク処理を実行する情報処理シス引ム
において、複数のプロセッサが同一の時期に同一のメモ
リ装置を使おうとした場合に、排他要求を通知した特定
のプロセッサにそのメモリ装置の排他的使用を許可する
ものである。

具体的には、前記メモリ装置には、プロセッサからの排
他要求に対して一定の処理を行う排他制御回路が設けら
れる。

そして、この排他制御回路は、既に排他動作中で新たな
排他要求を受けることのできない“使用中″の状態にあ
るのか、あるいは、新たな排他要求を受けることのでき
る“空き′”の状態にあるのかをフラグで表示する。

また、前記排他制御回路は、新たな排他要求を受けた時
に前記フラグがパ使用中′”であればその排他要求を出
したプロセッサに異常受付を通知し、前記フラグが“空
き”であればその排他要求を出したプロセッサに正常受
付を通知する構成とされている。

一方、前記メモリ装置を共有する各プロセッサには、排
他要求を前記メモリ装置に通知した場合における排他制
御処理として、次の、処理（ｉ）〜（ｉｉｉ　）を行わ
せる。

（１）まず、前記排他制御回路が正常受付をするか異常
受付をするかを監視させ、異常受付である場合にはメモ
リ装置へのアクセスを当初からやり直しさせる。

（ｉｉ　）正常受付である場合には、前記フラグの内容
を読み出して“使用中“′か″空き“かを確認させ、使
用中であった場合には排他要求の解除を行った後にメモ
リ装置へのアクセスを当初からやり直しさせる。

（ｉｉｉ　）一方、パ空き′°であった場合には、前記
メモリ装置の排他制御回路に排他動作をさせるために、
前記フラグの内容の書き換え処理を実行させ、書き換え
処理が終了したら排他要求の解除をメモリ装置に通知さ
せる。

そして、以上のプロセッサとメモリ装置とによって、プ
ロセッサからメモリ装置へのアクセスが排他要求を伴わ
ない種類のものであるときには、前記メモリ装置のフラ
グがパ使用中”であっても、正常受付をして、そのアク
セスを遂行させる。

［作用］ 本発明に係るメモリ排他制御方式は、メモリ装置にフラ
グを装備して、このフラグの表示内容が“使用中”°で
あるか“′空き″かによって、当該メモリ装置が既に排
他動作中であるか否かを示すこととしており、前記フラ
グの表示内容がパ使用中”であるとき、即ち、既に排他
動作中であるときにプロセッサから排他要求を受けた場
合には、メモリ装置から排他要求を出したプロセッサに
異常受付を通知することによ−って排他要求の競合を回
避する。

また、メモリ装置のフラグが′空き′”であるとき、即
ち、未だ排他動作中ではないときにプロセ、ソサから新
たに排他要求を受けた場合には、その新たな排他要求が
メモリ装置に受は付けられて、その排他要求を出したプ
ロセッサによ゛ってフラグ書き替え操作がなされること
になるが、この場合には、既にそれ以前に排他要求を出
した他のプロセッサがフラグ書き替え操作中である場合
がある。

しかし、この発明に係るメモリ排他制御方式では、プロ
セッサによるフラグ書き替え操作時には、−８＝ フラグの内容を読み出して、その内容が“使用中°′で
あるか“空き″であるかを確認して、“使用中″である
場合にはフラグの内容の書き換えを行わずに排他要求を
解除する処理を必須としているため、他のプロセッサが
フラグ書き替え操作中にメモリ装置に受は付けられた新
たな排他要求は、新たな排他要求を出したプロセッサ自
体の処理で排除して、競合を回避することができる。

従って、本発明にかかるメモリ排他制御方式では、メモ
リ装置の排他動作中だけでなく、メモリ装置に装備され
たフラグ書き替え操作中であっても、排他要求の競合を
回避する良好な制御をなし得る。

しかも、本発明に係るメモリ排他制御方式は、プロセッ
サ自体の処理あるいはメモリ装置のフラグによって排他
制御を行うものであるため、メモリバスを占有させずに
排他制御を行うことができ、さらに、排他動作中および
フラグ書き替え操作中であっても、他のプロセッサから
メモリ装置へのアクセスが排他要求を伴わない種類のも
のであるときには、そのアクセスを正常受付して遂行さ
せることができるため、従来のメモリ排他制御方式と比
較すると、メモリバスやメモリ装置の占有によるシステ
ムの処理効率の低下を大幅に低減させることができる。

［実施例］ 第２図は、本発明の一実施例を実行する情報処理システ
ムの装置構成を示したものである。

この情報処理システムは、複数のプロセッサを備えてマ
ルチタスク処理を実行するもので、符号比　２はプロセ
ッサ（ＣＰＵ）、３．４はメモリ装置（ＭＥＭ）である
。

そして、メモリ装置３，４は、前述の二つのプロセッサ
１，２によって共有されているもので、これらのメモリ
装置とプロセッサとの間は、各種のバス線７で接続され
ている。

ここに、バス線７は、アドレス・データ線（ＡＤ線）８
、タグ線（ＴＡＧ線）９、ステータス線（ＳＴＳ線）１
０１及び図示されないその他のバス線等で構成されてい
る。

前記アドレス・データ線８は、プロセッサ１゜２がメモ
リ装置３，４をアクセスする時にアドレス及びデータを
マルチプレクスして送出する信号線である。

タグ線９は、メモリアクセスの種別を表示する信号線で
、リード、ライト、′排他要求等の各種の命令や、リー
ド応答の通知等に使用される。

ステータス線１０は、プロセッサ１，２からメモリ装置
３またはメモリ装置４にアクセスがあった場合に、メモ
リ装置３またはメモリ装置４がメモリアクセスをしたプ
ロセッサに対して、「正常受付」又は「異常受付」の応
答信号を通知するためのものである。

この一実施例のメモリ排他制御方式は、第２図の情報処
理システムにおいて、プロセッサ１，２が同一の時期に
同一のメモリ装置３（またはメモリ装置４）を使おうと
した場合に、排他要求を通知した一方のプロセッサにそ
のメモリ装置３（またはメモリ装置４）の排他的使用を
許可するもので、メモリ装置３，４および各プロセッサ
１，２にはその排他制御のための工夫がなされている。

以下に、これらの工夫した構成、およびその作用・効果
を詳述する。

前記メモリ装置３，４には、プロセッサ１または２から
の排他要求に対して一定の処理を行う排他制御回路５が
設けられおり、この排他制御回路５には、前述の各バス
線８，９．１０が接続されている。

前記排他制御回路５は、自己のメモリ装置が既に排他動
作中で新たな排他要求を受けることのできない゛使用中
′”の状態にあるのか、あるいは、新たな排他要求を受
けることのできる“′空き”の状態にあるのかをフラグ
（セマフォ・フラグ）で表示する。

第２図において、符号６は、このフラグとして機能する
排他動作表示用フリップフロップを示したもので、この
フリップフロップ６は、システムリセット時にリセット
される。

また、前記排他制御回路５は、システム動作中において
前述のバス７上の通信を監視していて、タグ線９上に排
他要求の表示があり、かつ、アドレス・データ線８上の
メモリアドレスが自己のメモリ装置内のものである場合
には、自己のメモリ装置への排他要求としてこれを受は
付ける。そして、新たな排他要求を受けた時に、既にフ
リップフロップ６によるフラグが゛使用中゛であれば、
その排他要求を出したプロセッサに異常受付を通知し、
前記フラグが“空き′であればその排他要求を出したプ
ロセッサに正常受付を通知する。

排他要求を正常受付した場合には、その排他要求を出し
たプロセッサによって、フラグ書き替え操作がなされて
、フラグの表示がパ使用中パにセットされ、また、その
プロセッサからの排他解除により、フラグの表示がリセ
ットされる。

メモリ装置３，４は、フリップフロップ６によるフラグ
がパ使用中゛の表示の場合には、新たな排他要求に対し
ては、前記ステータス線１０に異常受付を出力すること
によって、受付をしないが、排他要求を、伴わない一般
のアクセスは受は付けて、所定の応答を行う。

一方、前述の各プロセッサは、排他要求を前記メモリ装
置３（またはメモリ装置４）に通知する場合には、第１
図に示す排他制御処理を実行する。

即ち、まず、プロセッサは、（１）排他要求とフラグア
ドレスとをメモリ装置に通知して、（ｉｉ）通知したフ
ラグアドレスに対応するメモリ装置のステータス線１０
の応答信号をチエツクし、異常受付を検出した場合（即
ち、そのメモリ装置が既に排他動作中である場合）には
、前記（ｉ）、（ｉｉ）の処理を再度繰返す（ステップ
１１）。

そして、ステータス線１０の応答信号のチエツクで、正
常受付を検出した場合（即ち、そのメモリ装置が未だ排
他動作中でない場合）には、プロセッサは、通知したフ
ラグアドレスに対するフラグデータのり゛−ド要求を行
う（ステップ１２）。

そして、メモリ装置がリード要求に対する応答とフラグ
データとをプロセッサに返すと（ステップ１３）、プロ
セッサは、そのフラグデータから前記フラグの表示内容
を判断しくステップ１４）、゛空き″の場合にはステッ
プ１５へ進み、゛使用中゛の場合にはステップ１７に進
む。

ステップ１５は、プロセッサがセマフォフラグの表示内
容を“使用中゛に書き替えするものである。

ステップ１５の処理が済むと、プロセッサは、排他要求
を行ったメモリ装置に対して、排他動作の解除を行い、
処理を終了する（ステップ１０６）。

一方、前記ステップ１４の判断で“′使用中パであった
場合には、ステップ１７に進むが、このステップ１７で
は、排他要求を通知したメモリ装置に対して、排他動作
の解除を行い、再度、ステップ１１から処理を繰り返す
。

以上のような構成では、例えば、プロセッサ１がメモリ
装置３に排他要求を出して、その排他要求によってメモ
リ装置３のフラグの表示内容が“使用中′”に書き替え
られているとき、即ち、既にメモリ装置３がプロセッサ
１によって排他動作中であるとき、プロセッサ２からメ
モリ装置３に排他要、求が出されると、メモリ装置３が
排他要求を出したプロセッサ２に異常受付を通知するこ
とによって、排他要求の競合が回避される。

また、メモリ装置３のフラグが“空き°“であるとき、
即ち、メモリ装置３が未だ排他動作中ではないとき、プ
ロセッサ２からメモリ装置３に新たに排他要求が出され
ると、その新たな排他要求がメモリ装置３に受は付けら
れて、その排他要求を出したプロセッサ２によってフラ
グ書き替え操作がなされることになるが、この場合には
、既にそれ以前にプロセッサ１がメモリ装置３に対して
排他要求を出していて、プロセッサ１によってフラグ書
き替え操作中である場合がある。

しかし、前述のように、各プロセッサの排他制御処理に
は、プロセッサによるフラグ書き替え操作時にはフラグ
の内容を読み出して、その内容が“使用中′”であるか
°′空き”′であるかを確認するステップ１４が組み込
まれ、さらに、“使使用°′である場合にはフラグの内
容の書き換えを行わずに排他要求を解除するステップ１
７を組み込んでいるため、プロセッサ１がフラグ書き替
え操作中にメモリ装置３に受は付けられたプロセッサ２
の新たな排他要求は、プロセッサ２自体の排他制御処理
で排除されることになって、競合が回避される。

従って、この一実施例に係るメモリ排他制御方式では、
メモリ装置の排他動作中だけでなく、メモリ装置に装備
されたフラグ書き替え操作中であっても、排他要求の競
合を回避する良好な制御をなし得る。

しかも、この一実施例のメモリ排他制御方式は、プロセ
ッサ自体の処理あるいはメモリ装置のフラグによって排
他制御を行うものであるため、メモリバスを占有させず
に排他制御を行うことができ、さらに、排他動作中およ
びフラグ書き替え操作中であっても、他のプロセッサか
らメモリ装置へのアクセスが排他要求を伴わない種類の
ものであるときには、そのアクセスを正常受付して遂行
させることができるため、従来のメモリ排他制御方式と
比較すると、メモリバスやメモリ装置の占有によるシス
テムの処理効率の低下を大幅に低減させることができる
。

Ｕ発明の効果コ 以上の説明から明らかなように、本発明に係るメモリ排
他制御方式は、メモリ装置にフラグを装備して、このフ
ラグの表示内容が“使使用′°であるか″空き′かによ
って、当該メモリ装置が既に排他動作中であるか否かを
示すこととしており、前記フラグの表示内容がパ使用中
′”であるとき、即ち、既に排他動作中であるときにプ
ロセッサから排他要求を受けた場合には、メモリ装置か
ら排他要求を出したプロセッサに異常受付を通知するこ
とによって排他要求の競合を回避する。

また、メモリ装置のフラグが゛空き″“であるとき、即
ち、未だ排他動作中ではないときにプロセッサから新た
に排他要求を受けた場合には、その新たな排他要求かメ
モリ装置に受は付けられて、その排他要求を出したプロ
セッサによってフラグ書き替え操作がなされることにな
るが、この場合には、既にそれ以前に排他要求を出した
他のプロセッサがフラグ書き替え操作中である場合があ
る。

しかし、この発明に係るメモリ排他制御方式では、プロ
セッサによるフラグ書き替え操作時には、フラグの内容
を読み出して、その内容が“使用中′”であるか゛空き
”であるかを確認して、゛使用中”である場合にはフラ
グの内容の書き換えを行わずに排他要求を解除する処理
を必須としているため、他のプロセッサがフラグ書き替
え操作中にメモリ装置に受は付けられた新たな排他要求
は、新たな排他要求を出したプロセッサ自体の処理で排
除して、競合を回避することができる。

従って、本発明にかかるメモリ排他制御方式では、メモ
リ装置の排他動作中だけでなく、メモリ装置に装備され
たフラグ書き替え操作中であっても、排他要求の競合を
回避する良好な制御をなし得る。

しかも、本発明に係るメモリ排他制御方式は、プロセッ
サ自体の処理あるいはメモリ装置の７１１グ？こよって
排他制御を行うものであるため、メモリバスを占有させ
ずに排他制御を行うことができ、さらに、排他動作中お
よびフラグ書き替え操作中であっても、他のプロセッサ
からメモリ装置へのアクセスが排他要求を伴わない種類
のものであるときには、そのアクセスを正常受付して遂
行させることができるため、従来のメモリ排他制御方式
と比較すると、メモリバスやメモリ装置の占有によるシ
ステムの処理効率の低下を大幅に低減させることができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の処理手順を示す流れ図、第
２図は一実施例を実行するシステムのブロック図である
。 ■、２・・・・・・プロセッサ、３，４・・・・・・排
他制御回路、６・・・・・・排他動作表示用フリップフ
ロップ、７・・・・・・バス線、８・・・・・・アドレ
ス・データ線、９・・・・・・タグ線、１０・・・・・
・ステータス線。

Claims (1)

1. 【特許請求の範囲】 複数のプロセッサを備えてマルチタスク処理を実行する
   情報処理システムにおいて、複数のプロセッサが同一の
   時期に同一のメモリ装置を使おうとした場合に、排他要
   求を通知した特定のプロセッサにそのメモリ装置の排他
   的使用を許可するメモリ排他制御方式であって、 前記メモリ装置には、プロセッサからの排他要求に対し
   て一定の処理を行う排他制御回路が設けられ、この排他
   制御回路は、既に排他動作中で新たな排他要求を受ける
   ことのできない“使用中”の状態にあるのか新たな排他
   要求を受けることのできる“空き”の状態にあるのかを
   フラグで表示し、かつ、新たな排他要求を受けた時に前
   記フラグが“使用中”であればその排他要求を出したプ
   ロセッサに異常受付を通知し、前記フラグが“空き”で
   あればその排他要求を出したプロセッサに正常受付を通
   知する構成とし、 一方、前記メモリ装置を共有する各プロセッサには、排
   他要求を前記メモリ装置に通知した場合には、まず、前
   記排他制御回路が正常受付をするか異常受付をするかを
   監視させ、異常受付である場合にはメモリ装置へのアク
   セスを当初からやり直しさせ、正常受付である場合には
   、前記フラグの内容を読み出して“使用中”か“空き”
   かを確認させ、使用中であった場合には排他要求の解除
   を行った後にメモリ装置へのアクセスを当初からやり直
   しさせ、“空き”であった場合には、前記メモリ装置の
   排他制御回路に排他動作をさせるために前記フラグの内
   容の書き換え処理を実行させ、書き換え処理が終了した
   ら排他要求の解除をメモリ装置に通知させることとし、 プロセッサからメモリ装置へのアクセスが排他要求を伴
   わない種類のものであるときには、前記メモリ装置のフ
   ラグが“使用中”であっても、正常受付をして、そのア
   クセスを遂行させることを特徴としたメモリ排他制御方
   式。