JPH0444425A - Daコンバータ - Google Patents

Daコンバータ

Info

Publication number
JPH0444425A
JPH0444425A JP15228990A JP15228990A JPH0444425A JP H0444425 A JPH0444425 A JP H0444425A JP 15228990 A JP15228990 A JP 15228990A JP 15228990 A JP15228990 A JP 15228990A JP H0444425 A JPH0444425 A JP H0444425A
Authority
JP
Japan
Prior art keywords
function
digital data
data
interpolation
interpolation function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15228990A
Other languages
English (en)
Other versions
JP2672691B2 (ja
Inventor
Yoichi Hashimoto
洋一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Priority to JP2152289A priority Critical patent/JP2672691B2/ja
Publication of JPH0444425A publication Critical patent/JPH0444425A/ja
Application granted granted Critical
Publication of JP2672691B2 publication Critical patent/JP2672691B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はDAコンバータに係わり、特に離散的なデジタ
ルデータ間を滑らかに補間するアナログ信号を発生する
DAコンバータに関する。
〈従来技術〉 従来のデジタルブイルタを用いたDAコンバータの変換
理論は、サンプリング時間ΔT間隔の離散的なデジタル
データをそれぞれ所定の関数に置き換え、各デジタルデ
ータの関数値を時間軸上で加え合わせて補間するもので
ある。尚、デジタル値nに応じた関数は、単位データ(
=1)に対する関数(単位補間関数という)を定めてお
き、該単位補間関数とnとの積として得られる。又、実
際には、フルスケール(FS)を1としてデータ値によ
り圧縮し、しかる後時間軸上の関数値を加え合わせて各
デジタルデータ間が補間される。
第11図乃至第13図は単位データに対する単位補間関
数の例であり、第11図は補間関数を2次関数で表現し
た例、第12図は補間関数を3次関数で表現した例、第
13図は補間関数を5in(π・fs−t)/π・fs
−tで表現した例である。尚、第12図の3次間数Fは
次式 %式% で表現される。
第14図は、単位補間関数を第11図の2次関数波形と
した時のデジタルデータD(1)、D(0)、D(〜1
)、D(−2)の関数IF(1) 、IF(0) 、I
F(−1) 、IF(−2)と、各関数値を時間軸上で
加算して得られるアナログ信号ASの関係図である。
〈発明が解決しようとする!I題〉 2次関数の和は2次関数、3時間数の和は3次関数、正
弦波の和は正弦波であることから、従来方式で作り出さ
れる補間出力(アナログ信号)は。
使用した補間関数の固有の性質を受は継ぎ、単一で固有
の再生空間を作り出す。しかし、これは、色々の空間で
記録されたデータを単一の固有な空間に変調してしまう
ことであり、音楽のように芸術的で色々の個性を持つ音
場空間で録音されたデータから原音音場の再生ができな
いことを意味している。
又、20KHzの正弦波を44.1KHzでサンプリン
グして得られたデジタルデータを、従来方式(単位補間
関数を第12図の3次関数とする)でアナログ信号に変
換すると、第15図において0印Cで示すように、デー
タ群からみて不自然な波形を発生する。これは、全ての
デジタルデータ間を3次関数だけで補間しているから生
じるのであり、補間関数の持つ固有の性質が表面化した
ものである。
更に、値が直線的に変化するデジタルデータ群を従来方
式(単位補間関数を第12図の3次関数とする)でアナ
ログ信号に変換すると、第16図に示すように直線で結
ばれるところがサンプリング時間Ts毎に3次関数でう
ねってしまい、正確なアナログ信号が得られない。
尚、これら第15図、第16図の問題点は単位補間関数
を第11図の2次関数としても同様に生じる。
一方、単位補間関数を第13図の正弦波形とすると、デ
ータが連続正弦波的に変化する場合には正確に原アナロ
グ信号を再現することができる。
しかし、データがインパルス的に変化する場合には不要
振動が生じる。このため、例えばデータ値が途中で折り
返すように直線的に変化するデジタルデータ群を、従来
方式(単位補l!lrM数を第13図の正弦波とする)
でアナログ信号に変換すると、第17図に示すように、
直線で結ばれるところがサンプリング時間Ts毎に正弦
波でうねってしまい、正確なアナログ信号が得られない
以上から本発明の目的は、各デジタルデータ間を滑らか
に補間でき、しかも不要振動を生じないDAコンバータ
を提供することである。
本発明の別の目的は、デジタルデータの変化に応じて補
間関数を変更し、これによりデータの変化に対応した再
生空間を作り出すことができるDAコンバータを提供す
ることである。
く課題を解決するための手段〉 上記課題は本発明においては、着目しているデジタルデ
ータおよびその前後の幾つかのデジタルデータを出力す
るデジタルデータ出力部と、着目データと1サンプリン
グ時間前のデジタルデータ間を補間する補間関数の傾き
を演算する演算部と、着目データとその前後のデジタル
データと前記傾きを考慮し1着目データと1サンプリン
グ時間後のデジタルデータ間を補間する補間関数を決定
する補間関数決定部とにより達成される。
く作用〉 着目しているデジタルデータと1サンプリング時間前の
デジタルデータ間を補間する補間関数の、着目データ位
置における傾きを演算し、該傾きと着目データとその前
後のデジタルデータとを考慮して、着目データと1サン
プリング時間後のデジタルデータ間を補間する補間関数
を決定し、各デジタルデータ間の補間関数を接続してア
ナログ信号を発生する。この結果、データの変化に応じ
てデータ間の補間関数を変更でき、データの変化に対応
した再生空間を作り出すことができる6又、各デジタル
データ間を滑らかに、しかも不要振動を生じないように
補間できる。
〈実施例〉 本 明のDAコンバータの全 第1図は本発明に係わるDAコンバータの構成図である
。図中、11はサンプリング時刻Ts毎の離散的なデー
タD(N+1)、D(N)、・・D(0)・・D(1−
M)、D(−M)を発生するデジタルデータ出力部、1
2は着目しているデジタルデータD(0)と1サンプリ
ング時間前のデジタルデータD(−1)間を補間する補
間関数の着目データ位置における傾きGOを演算する傾
き演算部、13は着目しているデジタルデータ0(0)
及びその前後のデジタルデータ並びに前記傾きGOを考
慮してデジタルデータD(0)と1サンプリング時間後
のデジタルデータD(1)間を補間する補間関数FOI
(t)を決定する補間関数発生部である。
デジタルデータ出力部11は、デジタルデータを1サン
プリング時間(Ts)遅延させる多数の遅延回路Z (
N+1)、Z (N)、 ・・Z (0) −−Z (
1−M)。
Z (−M)を有し、これらを直列に接続して構成され
ている。各遅延回路は、入力データがパラレルデータの
場合にはLCKIを1サンプリング毎のラッチクロック
とするラッチ回路で構成され、シリアルデータの場合に
はWBICKをデータ送り出し用のピットクロックとす
るシフトレジスタで構成される。遅延回路Z (N+1
)には図示しないデジタルデータ発生部から、サンプリ
ング時間Ts毎にデジタルデータが順次入力され、また
各遅延回路に記憶されたデータはlサンプリング時間毎
に右方向にシフトとする。したがって、着目するデジタ
ルデータをD(0)とすれば、該デジタルデータより前
に発生した幾つかのデジタルデータD(−1)=D(−
M)と、デジタルデータD(0)より後に発生する幾つ
かのデジタルデータD(1)=D(N+1)が各遅延回
路から出力される。
補間関数発生部13は、着目しているデジタルデータD
 (0)とその前後のデジタルデータと傾きGOを考慮
して、デジタルデータ0(0)と1サンプリング時間後
のデジタルデータD(1)間を補間する補間開数を決定
する関数決定部13aと、決定される関数毎に設けられ
、各次数の係数を決定する係数演算部13b−1〜13
b−5と、演算された係数を用いて前記決定された補間
関数を発生する関数発生部13cを有している。
以下、関数決定部13a、係数演算部13b−i (i
=1.2.・・)、関数発生部13c、傾き演算部12
の構成について説明する。
(a)関数決定部 (a−1)関数決定法 デジタルデータD(N+1)=D(−1’l)を用いて
、着目している現デジタルデータD(0)と1サンプリ
ング時間後のデジタルデータD(1)間を補間する補間
関数FOI(t)を以下の選定基準1)〜12)に従っ
て決定する。
ID1=DO=D−1の ム(第2図(a)参照)、F
OI(t)=D(0)  (0≦tく1)・・(1)2
  Di  ≠D O=D −1=D −2D 4 =
D(3)=D 2玖爽企(第2図(b)参照) F 01 (t)は3次多項式とし、又1=0.1=1
での傾きはOとする。
F 01 (t) = 2(D(0)−D(1))t’
+3(D(1)−D(0))t”+o(o)  (0≦
tく1)・・(2)3) D O#D 1 =D 3 
=D 2 =D −1=D−2の ム(第2図(C)参
照) FOI(t)は3次多項式とし、又1=0.1=1での
傾きはOとする。
F 01(t) =2(D(0)−D(1))t”+3
(D(1)−D(0))t2÷D(0)  (0≦t〈
1)・・(2)4) D 3 =D 2 =D I≠D
 O=D −1=D−2の ム(第2図(d)参照) FOI(t)は3次多項式トシ、又t=o、t=1での
傾きはOとする。
F 01 (t) = 2(D(0)−D(1))t”
+3(D(1)−D(0))t”÷D(0)  (0≦
tく1)・・(2)5)  D 2−D I  = D
 1−D OD O=D −1=D −2夏蔓査(第2
!ii!I(e)参照) F 01 (t)は1次多項式とし。
pol(t)=(o(t)−D(0))t+o(0) 
 (0≦tく1)・・(3) 6)D3=02=DI  [+1−DO=GOのAC第
2図(f)参照)、ただし、GOは現時刻から1サンプ
リング時間前のデータと現データ間を補間する関数F−
10(t)の着目データ位置での傾きである。
尚、lサンプリング時間前では、F−10(t)はFO
I(1)であり、従って傾きGOはF−10(t)のt
=1での傾きである。
FOI(t)は1次多項式とし、 FOI(t)=(D(1)−D(0))t+D(0) 
 (0≦tく1)・(3) ・ ・(4) D 3 =02 =01の ム(第2図(g)参照)F
OI(t)は3次多項式とし、t=1での傾きはOとす
る。
F 01(t)= K3・t”十に2・t”+GO・t
+D(0)(0≦t〈1)但し、K3=2(D(0)−
D(1))+GOK2=3(D(1)−D(0))−2
GO8) GOが  され、D(1=+FS(フルスケ
ール)ノmail(第2図(h)参照) FOI(t)は3次多項式とし、t=1での傾きは0と
する。
FOI(t)=に3・t”+に2・t” +GO・t+
D (0) (0≦tく1)・・(4) 但し、K3=2(D(0)−D(1))+GOK2=3
(El(1)−D(0))−2GO9) D O,±F
Sフルスケールの場AGO=Oとする。
10) Goが  され、 ON =fFSテD N−
1−D IL工胆叉l…蔓査(第2図(i)参照)FO
I(t)は(N+2)次多項式とし、t=Nでの傾きは
0とする。N:2の場合のFOI(t)を求めるとF 
01(t)=に4−t’+に3・t3+に2−t2+G
o−t+D(0)(0≦tく1)  ・・(5)但し、
K4=(−2−DC2)+4−D(1)−2−D(0)
−Go)/4)[3,(7−D(2)−16−D(1)
+9−D(0)+5−Go)/4に2=(−5−D(2
)+16−D(1)−11−D(0)−8・Go)/4
となる。また、lサンプリング時間Ts後の関数F12
(t)、換言すれば1サンプリング時間経過した後の関
数po1(t)(第2図(j)参照)は、8)の条件に
より定められ、 F 01 (t) = K3・t3+に2−t”+GO
−t+D(0) (o≦tく1)・・(4) 但し、K3=2(D(0)−D(1))4GOK2=3
(D(1)−D(0))−2GOとなる。
尚、Ni3の場合には、 FOI(t)は5次の多項式
となり、次式 Fol(t)=に5・t’+に4・t’+に3・t1◆
に2・t3+GO・t+D(0)  (0≦t〈1) 
   ・・(6)となる、但し。
K5=(−13・D(3)+27・D(2)−27・D
(1)+13−D(0)+6−Go)/108に4=(
2g・D(3)−63・D(2)+72・D(1)=3
7・D(0)−18・GO)/36に3=(−161・
D(3)+405・D(2)−567・D(1)+32
3・D(0)+174・Go)/108に2=(10・
D(3)−27・D(2)+54・D(1)−37・D
(0)−26・Go)/12F 01 (t)は(Ni
1)次多項式とし、Ni3の場合にはF 01 (t)
=に4・t’+に3−t3+に2−t” +GO−t+
D (0)(0≦tく1)  ・・(7) となる、但し、 K4=(2−D(3)−9−D(2)+18−D(1)
−11−D(0)−6−GO)/36に3=(−D(3
)+6−D(2)−15・D(1)+1O−D(0)+
6−Go)76に2=(4−D(3)−27−D(2)
+108・D(1)−85・D(0)−66・Go)/
3612)以上の関数FOI(t)の場合、大刀データ
群によっては、(F 01(t))waxの絶対値がフ
ルスケールを越え、オーバフローを生じる場合がある。
かかるオーバフローを防止するためには、太刀データ、
もしくは求められた係数全てに安全係数A≦FS/ (
F 01 (t))a+axを掛けるとよい。
(a−’2)関数決定部の構成 第3図は関数決定部13aの構成図であり、SBCは減
算器、LGは減算結果がO(零)の時、ハイレベル(”
1”)の信号を、その他の場合にはローレベル(”0”
)の信号を出力する論理回路、AGはアンドゲート、O
RGオアゲートである。図中 力aがハイレベルの は、1)の条件を満足し、(1)
式に示す補間関数(F 01(t)=D(0))を選定
する、 力すがハイレベルの は、5)または6)の条件を満足
し、(3)式に示す1次の補間関数Fo1(t)=(D
(1)−D(0))t+D(0)を選定する、 力Cがハイレベルの は、 2) 、3) 、4) 、
7) 、8)のいずれかの条件を満足し、(2)式に示
す3次の補間関数を選定する、 力dがハイレベルの は、10)の条件(但し、N=2
)を満足し、(5)式に示す4次の補間関数を選定する
、 力eがハイレベルの は、10)の条件(但し、N:3
)を満足し、(6)式に示す5次の補間関数を選定し、 出力abcdeが全てローレベルの は、11)の条件が満足しく7)式に示す4次の関数を
選定する。
(b)係数演算部 第4図乃至第8図は、関数決定部で決定された関数の各
次数における係数を決定する係数演算部の構成図である
(b−1) 1次関数((3)式)の係数演算部1次関
数の係数演算部13b−1は第4図に示すように、±1
乗算器MLPと、各乗算器出力を加算して1次係数K1
1(=(D(1)−D(0)))を出力する加算器AD
Dと、aがローレベルで、bがハイレベルの時演算され
た1次係数Kllを出力するゲート回路GTCで構成さ
れる。
(b−2) 3次関数((2)又は(4)式)の係数演
算部3次関数の係数演算部13b−2は第5図に示すよ
うに、1.±2.±3を入力信号に乗算する5個の乗算
器MLPと、乗算器出力を加算して3次係数に32(=
2(D(0)−D(1))+GO)を出力する加算器A
DDIと、乗算器出力を加算して2次係数に22(=3
(D(1)−D(0))−2GO)を出力する加算器A
DD2と、a、bがローレベルで、Cがハイレベルの時
演算された3次及び2次の係数に32.に22を出力す
るゲート回路GTCI、GTC2で構成される。
(b−3) 4次関数((5)式)の係数演算部4次関
数((5)式)の係数演算部13b−3は第6図に示す
ように、入力信号に所定値を乗算する12個の乗算器M
LPと、乗算器出力を加算して4次係数 に43=(−2・D(2)+4・D(1)−2・D (
0)−Go)/4を出力する加算器ADD1と1乗算器
出力を加算して3次係数 に33=(7・D(2)−16・D(1)+9・D(0
)+5・GO)/4を出力する加算器ADD2と、乗算
器出力を加算して2次係数 に23=(−5・D(2)+16・D(1)−11−D
(0)−8・GO)/4を出力する加算器ADD3と、
a、b、cがローレベルで、dがハイレベルの時演算さ
れた4次。
3次及び2次の係数に43.に33.に23をそれぞれ
出力するゲート回路GTCI、GTC2,GTC3で構
成される。
(b−4) 4次関数((7)式)の係数演算部4次関
数((7)式)の係数演算部13b−4は第7図に示す
ように、入力信号に所定値を乗算する15個の乗算器M
LPと1乗算器出力を加算して4次係数 に44=(2・D(3)−9・D(2)418・D(1
)−11・D(0)−6・Go)/36を出力する加算
器ADDlと1乗算器出力を加算して3次係数 に34=(−D(3)+6・D(2)−15・D(1)
+10・D(0)+6・GO)/6を出力する加算器A
DD2と、乗算器出力を加算して2次係数 に24=(4・D(3)−27・D(2)+108・D
(1)−85・D(0)−66・Go)/36を出力す
る加算器ADD3と、Be t)y co d9eが全
てローレベルの時、演算された4次、3次及び2次の係
数に44.に34.に24をそれぞれ出力するゲート回
路GTCL、GTC2,GTC3で構成される。
(b−5) 5次関数((6)式)の係数演算部5次関
数((6)式)の係数演算部13b−5は第8図に示す
ように、入力信号に所定値を乗算する20個の乗算器M
LPと、乗算器出力を加算して5次係数 に55=(−13・D(3)+27・D(2)−27・
D(1)+13・D(0)÷6・Go)/108を出力
する加算器ADD1と、乗算器出力を加算して4次係数 に45=(28・D(3)−63・D(2)+72・D
(1)−37・D(0)−18・Go)/36を出力す
る加算器ADD2と、乗算器出力を加算して3次係数 に35=(−161・D(3)+405・D(2)−5
67・D(1)+323・D(0)+174・Go)/
108を出力する加算器ADD3と、乗算器出力を加算
して2次係数 に25=(10・D(3)−27・D(2)+54・D
(1)−37・D(0)−26・GO)/12を出力す
る加算器ADD4と−at by at dがローレベ
ルで、eがハイレベルの時、演算された5次、4次、3
次及び2次の係数に55〜に25をそれぞれ出力するゲ
ート回路GTCI、GTC2,GTC3,GTC4で構
成される。
(e)関数発生部 第9図は関数発生部13c及び傾き演算部12の構成図
である。関数発生部13cにおいて21〜25はそれぞ
れ、a’=eの論理値に基づいて関数決定部13aで決
定した補間関数の1次、2次、3次、4次、5次係数を
選択・出方する係数選択部、30〜35はラッチクロッ
クLCK2により各次数の係数Kl、に2.に3.に4
.に5を1サンプリング時間ラッチするラッチ回路、4
0〜45はそれぞれ5個の乗算器で構成されt (1、
t 1  t X  t Jt’  t’ヲ定数Ko、
1次、2次、3次、4次、5次係数に1〜に5に乗算し
て出方する時間乗算部、51は各乗算器出力を加算する
加算器、61はラッチクロックLCK3により加算器5
1の出力をラッチするラッチ回路であり、データを安定
させるものである。尚、ラッチクロックLCK2は、デ
ータ遅延のラッチクロックLCKI (第1図参照)に
同期しており、ラッチクロックLCKIに対してTdだ
け遅れて発生する。今、関数決定と係数演算及び選択に
Tpの時間を必要とすると。
TdはTp<Td<Tsを満足しなければならない。
各時間乗算部40〜45は係数KO−に5に掛は合わせ
る時間t(0<t≦1または0≦t(1の期間)をSス
テップに分割し、1/S→2/S→・・→(S−1)/
S→S/S又は、0/S→1/S→・→・→(S−2)
/S→(S−1)/Sと変化させて対応する係数に乗算
し、加算器51は各乗算部から出力される信号を加算し
、ラッチ回路61は加算器出力を一旦LCK3によりラ
ッチして出力する。尚、LCK3は、T s / S毎
に発生するラッチパルスでLCK2よりTfだけ遅れて
発生する。5Tm<Tf (Tmは乗算器の演算時間) 従って、ラッチ回路61の出力信号は、関数決定部13
aで決定された補間関数を1サンプリング時間当りSス
テップで折線近似した信号波形となり、例えばフィルタ
回路を通すことにより滑らかな補間関数となる。
(d)傾き演算部 傾き発生部12は、着目しているデジタルデータD(0
)と1サンプリング時間前のデジタルデータ直−1)間
を補間する補間関数F−10(t)の着目データ位置に
おける傾きGoを演算する。傾きGoは、補間関数F−
1o(t)の微分関数において、t=1とした時の値で
ある。従って、傾き発生部12は、5次係数を5倍、4
次係数を4倍、3次係数を3倍、2次係数を2倍、1次
係数を1倍する乗算器MLPと各乗算結果を加算する加
算器ADDで構成される。
によるDA 第10図は20KHzの正弦波を44.1KH2でサン
プリングしたデジタルデータを、本発明によりアナログ
信号に変換した例であり、滑らかな正弦波形が至る所で
得られ、従来例のように不自然な波形が発生することは
ない。
〈発明の効果〉 以上本発明によれば、従来方式のように各離散データを
補間関数に置き換え、それぞれの補間関数を時間軸上で
重ねあわせてアナログ信号を得るものではなく、隣接し
たサンプリング点をデータ変化に応じた補間関数で直接
補間するものであるため、従来方式のように不要振動は
生じない。
又、本発明によれば、離散データの変化毎に確率的に最
も適した関数を選択し、最も適した係数決定を行って直
接補間するので、単一で固有な空間では無く、データの
変化に応じた再生空間を作り出すことができる。
更に、本発明によれば、1つ前のデータ群により生じた
関数の傾きを受は継ぎ、新データ群により新区間関数を
決定するから、サンプリング点を必ず通り、滑らかに補
間することができる。
【図面の簡単な説明】
第1図は本発明に係わるDAコンバータの構成図、 第2図(a)〜(k)は補間関数決定法の説明図、第3
図は関数決定部の構成図、 第4図乃至第8図は係数演算部の構成図、第9図は関数
発生部と傾き演算部の構成図、第10図は本発明による
アナログ信号変換例、第11図乃至第13図は従来方式
における補間関数を示す波形図。 第14図は従来方式説明用の波形図、 第15図乃至第17図は従来方式の欠点説明図である。 11・・デジタルデータ出力部 12・・傾き演算部 13・・補間関数発生部 13a・・関数決定部 13b−i (i=:1.2.  ・・)・・係数演算
部13c・・関数発生部 第2図 第1図 第2 図 第4 図 第 図 第6図 第 図 cda 箪 閲 傾ン濱Il卸 il1図 第 12図 1.0 −0.5 第13図 第14図

Claims (1)

  1. 【特許請求の範囲】 所定のサンプリング時間間隔で発生するデジタルデータ
    間を補間関数で補間してデジタルデータをアナログ信号
    に変換するDAコンバータにおいて、 着目しているデジタルデータより前に発生した幾つかの
    デジタルデータと、着目しているデジタルデータより後
    に発生する幾つかのデジタルデータを出力するデジタル
    データ出力部と、 着目しているデジタルデータと1サンプリング時間前の
    デジタルデータ間を補間する補間関数の着目データ位置
    における傾きを演算する演算部と、着目しているデジタ
    ルデータ及びその前後のデジタルデータ並びに前記演算
    した傾きに基づいて着目しているデジタルデータと1サ
    ンプリング時間後のデジタルデータ間を補間する補間関
    数を決定し、補間関数を接続してアナログ信号を出力す
    る補間関数発生部とを有することを特徴とするDAコン
    バータ。
JP2152289A 1990-06-11 1990-06-11 Daコンバータ Expired - Fee Related JP2672691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2152289A JP2672691B2 (ja) 1990-06-11 1990-06-11 Daコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2152289A JP2672691B2 (ja) 1990-06-11 1990-06-11 Daコンバータ

Publications (2)

Publication Number Publication Date
JPH0444425A true JPH0444425A (ja) 1992-02-14
JP2672691B2 JP2672691B2 (ja) 1997-11-05

Family

ID=15537272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2152289A Expired - Fee Related JP2672691B2 (ja) 1990-06-11 1990-06-11 Daコンバータ

Country Status (1)

Country Link
JP (1) JP2672691B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461509A (ja) * 1990-06-29 1992-02-27 Alpine Electron Inc Daコンバータ
US7171496B2 (en) 2002-09-24 2007-01-30 Sharp Kabushiki Kaisha Data bus width conversion apparatus and data processing apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239716A (ja) * 1988-07-29 1990-02-08 Victor Co Of Japan Ltd 予測装置
JPH0243807A (ja) * 1988-08-04 1990-02-14 Victor Co Of Japan Ltd 予測装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239716A (ja) * 1988-07-29 1990-02-08 Victor Co Of Japan Ltd 予測装置
JPH0243807A (ja) * 1988-08-04 1990-02-14 Victor Co Of Japan Ltd 予測装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461509A (ja) * 1990-06-29 1992-02-27 Alpine Electron Inc Daコンバータ
US7171496B2 (en) 2002-09-24 2007-01-30 Sharp Kabushiki Kaisha Data bus width conversion apparatus and data processing apparatus

Also Published As

Publication number Publication date
JP2672691B2 (ja) 1997-11-05

Similar Documents

Publication Publication Date Title
KR100386549B1 (ko) 표본 비율 변환기
JPH06104643A (ja) 位相累算装置
JPH0562495A (ja) サンプリング周波数変換器
KR920704234A (ko) 프로그램 컴파일러를 사용하는 디지탈신호처리장치의 실현방법
JPH0461509A (ja) Daコンバータ
JPS62502911A (ja) 矩形波パルスの平均回路
JPS5851307B2 (ja) ハケイハツセイソウチ
JPH0444425A (ja) Daコンバータ
JPH1155076A (ja) サンプリング周波数変換装置
US6894966B1 (en) Interpolation circuit
JP2600820B2 (ja) 標本化周波数変換装置
JPH04116466A (ja) サンプリング信号処理装置
SU1562929A1 (ru) Устройство дл воспроизведени функций
JP3362796B2 (ja) 楽音発生装置
SU894720A1 (ru) Устройство дл вычислени функций
JPS5888905A (ja) デジタル掃引信号発生器
JP3369500B2 (ja) 電子式無効電力測定装置
SU1107131A1 (ru) Функциональный преобразователь
RU2020110C1 (ru) Устройство для определения коэффициентов продольного движения самолета
JP6809201B2 (ja) サンプリングレート変換回路、レシプロカルカウント値生成回路および物理量センサー
SU1751736A1 (ru) Цифровой функциональный преобразователь
SU1125618A2 (ru) Устройство дл вычислени квадратного корн
JPH10322164A (ja) ディジタルフィルタ
JP5439696B2 (ja) 積分器
JPS6118212A (ja) デイジタルフイルタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees