JPH1155076A - サンプリング周波数変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 ハードウェアを大規模とすることなく、演算
を高速化する。 【解決手段】 ＦＩＦＯ２０は、読み出し／書き込みカ
ウンタ２１から供給される書き込みアドレスに従って入
力されるデータＤinを記憶し、読み出しアドレスに従っ
て記憶しているデータを出力する。Ｏ／Ｓ係数指定／補
間比生成部２３は、オーバサンプリングおよび直線補間
のための係数組Ｃij，Ｃi(j+1)を得るためのＣＯＥA，
ＣＯＥBを算出するとともに、オーバサンプリングを考
慮した補間比ａを算出する。８倍オーバサンプリング／
直線補間部２４は、上記係数組ＣＯＥAおよびオーバサ
ンプリングを考慮した補間比ａに従って、直線補間およ
び畳み込み演算により、オーバサンプリング→直線補間
という２回の手順を踏まずに、入力データＤinのサンプ
リング周波数を変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、所定のサンプリ
ング周波数で取り込んだ入力データを、異なるサンプリ
ング周波数に変換して出力するサンプリング周波数変換
装置に関する。

【０００２】

【従来の技術】従来より、所定サンプリング周波数で取
り込んだ入力データを、異なるサンプリング周波数に変
換して出力するサンプリング周波数変換装置が知られて
いる。代表的なサンプリング周波数変換手法としては、
(1)ＦＩＦＯに対して所定のサンプリング周波数で入力
データを書き込むとともに書き込み時とは異なる所望の
サンプリング周波数で読み出す手法、(2)変換前のサン
プリングポイントと変換後のサンプリングポイントとの
時間的関係に基づき変換後のサンプリングポイントにお
ける新たなデータを入力データから直線補間演算により
求める手法（実開平６−５４３２３号に記載）、等があ
る。

【０００３】上記(1)の手法は、変換前のサンプリング
周波数と変換後のサンプリング周波数との違いをＦＩＦ
Ｏにより吸収する手法であるため、同一データを繰り返
して読み出したり、データを飛ばし読みしたりすること
になり、波形が歪むという問題がある。また、上記(2)
の手法は、単純な直線補間演算を行っているだけなの
で、補間精度が粗すぎるという問題がある。

【０００４】上記(2)の手法の補間精度を高める発展形
っとして図１４に示すようなオーバサンプリングと直線
補間とを組み合わせる手法も考えられる。このオーバサ
ンプリング＋直線補間を用いた手法は、図１６に示すよ
うに、新サンプリングポイントＸのデータを直線補間で
算出するに当たって、丸印で示した旧サンプリングポイ
ントのデータを使うのではなく、新サンプリングポイン
トＸを挟んで近接するオーバサンプリングポイントのデ
ータＡ、Ｂを使うものである。それにより、高精度の補
間が実現される。

【０００５】このオーバサンプリング＋直線補間の手法
を模式的に表すと図１５のようになる。上段部分は４つ
のサンプリングデータに基づき８倍のオーバサンプリン
グ演算を行う構成を示し、下段部分は上段部分で算出さ
れた２つのオーバサンプリング値に基づいて直線補間演
算を行う構成を示している。上段部分において、Ｄ１、
Ｄ２、Ｄ３、Ｄ４はそれぞれ１サンプル遅延部であり、
サンプリングクロック（この例では４４．１ｋＨｚ）に
従い入力データを後段に転送する。係数Ｃｉｊ（ｉ＝１
〜４、ｊ＝０〜７）の添字ｉは、遅延部Ｄｉのデータに
付与（乗算）される係数であることを表し、添字ｊは、
ｊ番目のオーバサンプリングポイントの値を算出するた
めの係数であることを表している。すなわち、ｊの値が
同一の４つの係数によりｊ番目のオーバサンプリングポ
イントのデータが算出される。また、ｊが同一の４つの
係数を１組として計８組の係数で８つのオーバサンプリ
ングポイントのデータが算出される。算出された２つの
オーバサンプリングポイントのデータに基づき、下段の
直線補間部分で２つのオーバサンプリングポイント間の
任意の位置のデータが直線補間演算により算出される。
このように、２つのオーバサンプリング値の算出および
直線補間演算を新たなサンプリング周波数（この例では
４８ｋＨｚ）に対応した周期で行うことにより、高精度
なサンプリング周波数変換が可能となる。

【０００６】

【発明が解決しようとする課題】ところで、上述した従
来のサンプリング周波数変換装置では、オーバサンプリ
ングに高精度な演算が必要であり、また、２点間の補間
値Ｘを算出するために、オーバサンプリング値Ａ，Ｂを
算出するというように、２回の演算が必要となる。さら
に、直線補間にも演算のためのハードウェアが要求され
る。このように、従来のサンプリング周波数変換装置で
は、演算に時間がかかるとともに、ハードウェアが大規
模となり、コストアップにつながるという問題がある。

【０００７】この発明は上述した事情に鑑みてなされた
もので、ハードウェアを大規模とすることなく、演算を
高速化できるサンプリング周波数変換装置を提供するこ
とを目的としている。

【０００８】

【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、第１のクロックで
入力される入力データ間における補間点を求めるための
第１の補間比を生成する第１の補間比生成手段と、前記
第１の補間比に基づいて、オーバサンプリング点を求め
るための１対の係数組を生成する係数生成手段と、前記
第１の補間比に基づいて、オーバサンプリング点間にお
ける補間点の第２の補間比を生成する第２の補間比生成
手段と、前記第２の補間比生成手段によって生成された
第２の補間比に基づいて、前記係数生成手段によって生
成された１対の係数組間を直線補間する補間手段と、第
２のクロックに従って、前記補間手段によって直線補間
された補間点の値と前記入力データとを畳み込み演算
し、出力データとして出力する演算手段とを具備するこ
とを特徴とする。

【０００９】また、請求項２記載の発明では、請求項１
記載のサンプリング周波数変換装置において、前記係数
生成手段は、前記第１の補間比に応じた１対の係数組を
複数記憶する記憶手段を具備することを特徴とする。

【００１０】また、請求項３記載の発明では、請求項１
記載のサンプリング周波数変換装置において、前記係数
生成手段は、前記１対の係数組のうち、偶数番目のオー
バサンプリング点を算出するための係数を記憶する第１
の記憶手段と、前記１対の係数組のうち、奇数番目のオ
ーバサンプリング点を算出するための係数を記憶する第
２の記憶手段とを備え、前記第１の補間比に基づいて、
前記第１の記憶手段に記憶されている偶数の係数と前記
第２の記憶手段に記憶されている奇数の係数とを対にし
て読み出すことを特徴とする。

【００１１】また、請求項４記載の発明では、請求項１
記載のサンプリング周波数変換装置において、前記係数
生成手段は、前記１対の係数組の半分を記憶する記憶手
段を備えることを特徴とする。

【００１２】また、請求項５記載の発明では、請求項１
記載のサンプリング周波数変換装置において、前記係数
生成手段は、前記１対の係数組を２のべき乗で圧縮して
記憶する記憶手段を備えることを特徴とする。

【００１３】この発明によれば、第１の補間比生成手段
によって、第１のクロックで入力される入力データ間に
おける補間点を求めるための第１の補間比を生成し、該
第１の補間比に基づいて、係数生成手段によって、オー
バサンプリング点を求めるための１対の係数組を生成す
るとともに、第２の補間比生成手段によって、オーバサ
ンプリング点間における補間点の第２の補間比を生成す
る。そして、補間手段によって、前記第２の補間比に基
づいて、前記１対の係数組間を直線補間した後、演算手
段によって、第２のクロックに従って、前記補間手段に
よって直線補間された補間点の値と前記入力データとを
畳み込み演算し、出力データとして出力するようにした
ので、ハードウェアを大規模とすることなく、演算を少
なくすることができるため、サンプリング周波数変換に
要する演算を高速化することが可能となる。

【００１４】

【発明の実施の形態】次に図面を参照してこの発明の実
施形態について説明する。

【００１５】Ａ．実施形態の構成 Ａ−１．実施形態の基本構成 図１は、本発明の実施形態によるサンプリング周波数変
換装置の基本構成を示すブロック図である。図におい
て、ＦＩＦＯ２０は、デュアルポートＲＡＭ（ランダム
アクセスメモリ）から構成されており、後述する読み出
し／書き込みカウンタ２１から供給される書き込みアド
レスに従って、入力されるデータＤinを記憶し、読み出
しアドレスに従って、記憶しているデータを８倍オーバ
サンプリング／直線補間部２４へ出力する。

【００１６】読み出し／書き込みカウンタ２１は、書き
込みタイミングＣＫin（４４．１ｋＨｚ）に従って書き
込みタイミングと書き込みアドレスを生成してＦＩＦＯ
２０へ供給するとともに、後述するＰＬＬ２２から供給
されるクロックＣＯに従って読み出しタイミングと読み
出しアドレスを生成してＦＩＦＯ２０へ供給する。さら
に、読み出し／書き込みカウンタ２１は、ＣＫinによっ
てアップカウントされるとともに、ＣＯによってダウン
カウントされるアップダウンを備え、ＦＩＦＯ２０内の
データ量を検出し、ＰＬＬ２２に供給する。

【００１７】ＰＬＬ２２は、全加算器、ラッチ回路等に
より構成されており、外部入力されるクロックＣＫout
４８ｋＨｚに従って、上記データ量△Ｓに従って、読み
出しタイミングＣＯを生成し、上記読み出し／書き込み
カウンタ２１に供給する。また、ＰＬＬ２２は、図２に
示すように、入力データＤin（○）間の補間値（×）を
求めるための補間比△ｔを算出し、Ｏ／Ｓ係数指定／補
間比生成部２３に供給する。なお、上記補間比△ｔはオ
ーバサンプリングを考慮しない値である。

【００１８】ここで、図３は、ＰＬＬ２２の一構成例を
示すブロック図である。図において、変換部２２ａは、
読み出し／書き込みカウンタ２１のカウンタ値である現
在のデータ量△Ｓに対して非線形変換を施してデータＧ
ain（△Ｓ）を出力するものであり、変換したデータＧa
in（△Ｓ）を全加算器２２ｃに供給する。ここで、図４
は、変換部２２ａの変換特性を示すテーブルである。全
加算器２２ｃは、上記データＧain（△Ｓ）と後述する
選択回路２２ｂの出力とを加算するものであり、選択回
路２２ｂから供給される値をｙ（ｎ）とすると、ｙ（ｎ
＋１）＝ｙ（ｎ）＋Ｇain（△Ｓ）の加算を行い、ｙ
（ｎ＋１）を出力する。

【００１９】選択回路２２ｂは、全加算器２２ｃに上記
ｙ（ｎ）を与えるものであり、動作開始時には初期値ｙ
（０）を、以降はラッチ回路２２ｄの出力ｙ（ｎ）を選
択する。ここで、初期値ｙ（０）は、４４．１ｋＨｚを
４８ｋＨｚに変換する、この実施形態では、ｙ（０）＝
４０９６×（４４．１／４８）に設定されている。な
お、この初期値を与えるのは、動作が安定するまでの時
間が短縮するためであり、必須ではない。全加算器２２
ｃは、上述した式に従って、ｙ（ｎ＋１）をラッチ回路
２２ｄに与える。ラッチ回路２２ｄは、全加算器２２ｃ
の加算結果を外部入力されるクロックＣＫout（４８ｋ
Ｈｚ）に同期してラッチし、上記選択回路２２ｂに供給
（フィードバック）するとともに、全加算器２２ｅに供
給する。

【００２０】全加算器２２ｅは、上記ラッチ回路２２ｄ
から供給される値と後述するラッチ回路２２ｆから供給
（フィードバック）される値とを加算し、加算結果をラ
ッチ回路２２ｆに供給するとともに、キャリアを読み出
しタイミングＣＯとして上述した読み出し／書き込みカ
ウンタ２１に供給する。ラッチ回路２２ｅは、上記加算
結果を外部入力されるクロックＣＫout（４８ｋＨｚ）
に同期してラッチし、上記全加算器２２ｅに供給すると
ともに、補間比△ｔとして後述するＯ／Ｓ（オーバサン
プリング）係数指定／補間比生成部２３に供給する。

【００２１】Ｏ／Ｓ（オーバサンプリング）係数指定／
補間比生成部２３は、後述する８倍オーバサンプリング
／直線補間部２４で、図５に示す補間点（×）の値を求
める際に必要となるオーバサンプリング点Ａ，Ｂを求め
るための係数組ＣＯＥA，ＣＯＥB（実際にはＣＯＥAの
み）を補間比△ｔに基づいて算出するとともに、オーバ
サンプリングを考慮した補間比ａを算出し、８倍オーバ
サンプリング／直線補間部２４に供給する。

【００２２】係数組ＣＯＥA，ＣＯＥBは、次式により決
定される。 ＣＯＥA＝Ｉnt（△ｔ／５１２） ＣＯＥB＝ＣＯＥA＋１ 但し、Ｉnt（ｘ）は、小数部分を「０」とする演算であ
る。また、係数組ＣＯＥA，ＣＯＥBは、０≦ＣＯＥA，
ＣＯＥB≦７の整数である。さらに、オーバサンプリン
グ点Ａ，Ｂ間の補間比ａは、ａ＝Ｍod512（△ｔ）／５
１２で求めることができる。なお、Ｍod512（ｘ）は、
ｘを５１２で除算したときの余りを求める演算である。

【００２３】次に、８倍オーバサンプリング／直線補間
部２４は、上記係数組ＣＯＥAおよびオーバサンプリン
グを考慮した補間比ａに従って、オーバサンプリング→
直線補間という２回の手順を踏まずに、入力データＤin
のサンプリング周波数を変換し、データＤoutとして出
力する。ここで、本願発明によるオーバサンプリング＋
直線補間を数式で表すと次のようになる。 Ｘ＝ａ（Ｄ1＊Ｃ1i＋Ｄ2＊Ｃ2i＋Ｄ3＊Ｃ3i＋Ｄ4＊Ｃ4
i）＋ｂ（Ｄ1＊Ｃ1(i+1)＋Ｄ2＊Ｃ2(i+1)＋Ｄ3＊Ｃ3(i+
1)＋Ｄ4＊Ｃ4(i+1)） よって、 Ｘ＝Ｄ1（ａＣ1i＋ｂＣ1(i+1)）＋Ｄ2（ａＣ2i＋ｂＣ2
(i+1)）＋Ｄ3（ａＣ3i＋ｂＣ3(i+1)）＋Ｄ4（ａＣ4i＋
ｂＣ4(i+1)） 上記数式において、括弧内は、隣合う係数間を直線補間
していることに相当する。したがって、上記括弧内の値
を算出し、データに直に乗算することにより、上述した
２回の手順を踏むことなく、同精度でサンプリング周波
数を変換することができる。

【００２４】Ａ−２．８倍オーバサンプリング／直線補
間部の構成 ここで、図６は、上記８倍オーバサンプリング／直線補
間部２４の一構成例を示すブロック図である。図におい
て、８倍オーバサンプリング／直線補間部２４は、ＤＳ
Ｐ（デジタルシグナルプロセッサ）により構成されてお
り、図示の右半分は上記原理に従って係数間を直線補間
する係数補間部、図示の左半分は畳み込み演算部であ
る。

【００２５】係数補間部は、加算器３０、ＲＯＭ読出制
御部３１、係数ＲＯＭ３２、全加算器３３、乗算器３４
および全加算器３５から構成されている。加算器３０
は、係数組を指定する係数ＣＯＥAに「１」を加算する
ことにより、ＣＯＥBを算出する。ＲＯＭ読出制御部３
１は、係数組を指定するＣＯＥA，ＣＯＥBに従って、係
数ＲＯＭ３２から係数組を読み出す。このとき、ＲＯＭ
読出制御部２１は、ＣＯＥAに対する係数Ｃijを加算器
３３の一方の入力端に供給し、ＣＯＥBに対する係数Ｃi
(j+1)を加算器３３の他方の入力端（−）と加算器３５
の一方の入力端（＋）に供給するように制御する。係数
ＲＯＭ３２は、図７に示すように、オーバサンプリング
に必要とされる係数Ｃij（ｉ＝１〜４，ｊ＝０〜７）を
記憶しており、上記ＲＯＭ読出制御部３１により指定さ
れた係数組Ｃij，Ｃi(j+1)を、上述した各部へ出力す
る。なお、係数ＣＯＥA，Bは、例えば図５に示すよう
に、ＣＯＥAが（イ）〜（ニ）の場合、ＣＯＥBは
（イ）’〜（ニ）’のように、係数の組を指定するよう
になっている。

【００２６】次に、全加算器３３は、Ｃij−Ｃi(j+1）
を計算し、乗算器３４に供給する。乗算器３４は、上記
Ｃij−Ｃi(j+1）に補間比ａを乗算し、ａ（Ｃij−Ｃi(j
+1））を算出し、全加算器３５に供給する。全加算器３
５は、Ｃi(j+1)＋{ａ（Ｃij−Ｃi(j+1））}を算出し、
乗算器３６に供給する。上述した演算は、第１のタイミ
ング（ｉ＝１）、第２のタイミング（ｉ＝２）、第３の
タイミング（ｉ＝３）、第４のタイミング（ｉ＝４）で
順次行われる。

【００２７】次に、畳み込み演算部は、乗算器３６、全
加算器３７、レジスタ３８およびレジスタ３９から構成
されている。乗算器３６は、上記全加算器３５の演算結
果であるＣi(j+1)＋{ａ（Ｃij−Ｃi(j+1））}に入力デ
ータＤi（ｉ＝１〜４）を乗算し、全加算器３７の一方
の入力端に供給する。全加算器３７は、上記（Ｃi(j+1)
＋{ａ（Ｃij−Ｃi(j+1））}）・Ｄiと、後述するレジス
タ３８から供給される値とを加算し、加算結果をレジス
タ３８に供給する。レジスタ３８は、上記加算結果を保
持し、上記全加算器３７の一方の入力端に供給するとと
もに、レジスタ３９に供給する。したがって、乗算器３
６、全加算器３７、レジスタ３８では、上述した第１か
ら第４の各タイミングで供給される上記（Ｃi(j+1)＋
{ａ（Ｃij−Ｃi(j+1））}）・Ｄiが累算（畳み込み演
算）されることになる。レジスタ３９は、外部入力され
るクロック（４８ｋＨｚ）に従ってレジスタ３８から供
給されるデータを取り込み、最終的に出力する。

【００２８】Ｂ．実施形態の動作 次に、上述した実施形態による動作について説明する。
入力データＤinは、読み出し／書き込みカウンタ２１か
ら供給される書き込みアドレスに従って、ＦＩＦＯ２０
に記憶される。該ＦＩＦＯ２０に記憶されたデータＤin
は、読み出し／書き込みカウンタ２１から供給される読
み出しアドレスに従って読み出され、８倍オーバサンプ
リング／直線補間部２４に供給される。このとき、ＦＩ
ＦＯ２０の読み出しタイミングは、読み出し／書き込み
カウンタ２１およびＰＬＬ２２によって、ＦＩＦＯ２０
のデータ量が適切な値となるようにデータ量に基づいて
制御されている。

【００２９】また、ＰＬＬ２２では、外部入力されるク
ロックＣＫout（４８ｋＨｚ）に従って、上記データ量
に従って入力データＤin（○）間の補間値（×）を求め
るための補間比△ｔが算出され、Ｏ／Ｓ係数指定／補間
比生成部２３に供給される。次に、Ｏ／Ｓ係数指定／補
間比生成部２３では、後述する８倍オーバサンプリング
／直線補間部２４で図５に示す補間点（×）の値を求め
る際に必要となるオーバサンプリング点Ａ，Ｂを求める
ための係数組Ｃij、Ｃi(j+1)を得るためのＣＯＥAおよ
びオーバサンプリングを考慮した補間比ａが補間比△ｔ
に基づいて算出される。

【００３０】次に、８倍オーバサンプリング／直線補間
部２４では、第１のタイミング（ｉ＝１）で、ａ・Ｃ1j
＋（１−ａ）・Ｃ1(j+1)、第２のタイミング（ｉ＝２）
で、ａ・Ｃ2j＋（１−ａ）・Ｃ2(j+1)、第３のタイミン
グ（ｉ＝３）で、ａ・Ｃ3j＋（１−ａ）・Ｃ3(j+1)、第
４のタイミング（ｉ＝４）で、ａ・Ｃ4j＋（１−ａ）・
Ｃ4(j+1)が算出され、それぞれとデータＤi（ｉ＝１〜
４）とが畳み込み演算され、｛ａ・Ｃ1j＋（１−ａ）・
Ｃ1(j+1)｝・Ｄ1＋｛ａ・Ｃ2j＋（１−ａ）・Ｃ2(j+
1)｝・Ｄ2＋｛ａ・Ｃ3j＋（１−ａ）・Ｃ3(j+1)｝・Ｄ3
＋｛ａ・Ｃ4j＋（１−ａ）・Ｃ4(j+1)｝・Ｄ4が算出さ
れる。この式は、図１５に示す従来の構成により補間値
Ｘを求めるのと等価である。

【００３１】上述した畳み込み演算された結果におい
て、各項の大括弧内の値は、隣合う係数間を直線補間し
ていることに相当する。この値にデータＤiを直に乗算
することにより、オーバサンプリング→直線補間という
２回の手順を踏まずに、補間値Ｘを同精度で得られる。
言い換えると、従来技術では、８倍オーバサンプリン
グ値Ａを求める畳み込み演算、８倍オーバサンプリン
グ値Ｂを求める畳み込み演算、直線補間のための演算
が必要である。これに対して、上述した実施形態では、
係数直線補間のための演算、畳み込み演算でよい。
さらに、補間精度にもよるが、係数補間のための乗算器
３４は、畳み込み演算のための乗算器３６に比べて小さ
なものでも、十分な精度が得られる。

【００３２】Ｃ．第１変形例 次に、本発明の第１変形例について説明する。本第１変
形例では、係数ＲＯＭ３２に記憶されていた係数Ｃijを
奇数番目のオーバサンプリングポイント算出用の係数
（以下、単に奇数係数という）と偶数番目のオーバサン
プリング算出用の係数（以下、単に偶数係数という）と
に分けて記憶することにより、演算の高速化を図ったも
のである。ここで、図８は、図６に示すＲＯＭ読出制御
部３１、係数ＲＯＭ３２の部分に置き換えるブロック図
である。その他の構成については図６と同一であるので
図示および説明を省略する。図において、加算器４１
は、係数組を指定するＣＯＥAに「１」を加算すること
により、ＣＯＥBを算出し、後述する選択回路４３，４
６に供給する。偶／奇判別部４２は、上記ＣＯＥAに基
づいて、偶数係数または奇数係数のいずれをどちらに出
力するかを決定する選択信号を、選択回路４３，４６、
選択回路４９，５０に供給する。

【００３３】選択回路４３は、上記選択信号に従って、
偶数「０」の場合には、ＣＯＥAを読出制御部４４に供
給し、奇数「１」の場合には、ＣＯＥBを読出制御部４
４に供給する。読出制御部４４は、係数組を指定するＣ
ＯＥA，ＣＯＥBのどちらかに従って、偶数の係数のみを
記憶する係数ＲＯＭ４５から係数を読み出す。係数ＲＯ
Ｍ４５は、図９に示すように、オーバサンプリングに必
要とされる係数Ｃij（ｉ＝１〜４，ｊ＝０〜７）のう
ち、偶数番目のオーバサンプリングポイントを算出する
係数（Ｃ10、Ｃ12、Ｃ14、…、Ｃ46）を記憶しており、
上記読出制御部４４により指定された係数を、選択回路
４９，５０に供給する。

【００３４】次に、選択回路４６は、上記選択信号に従
って、偶数「０」の場合には、ＣＯＥBを読出制御部４
７に供給し、奇数「１」の場合には、ＣＯＥAを読出制
御部４７に供給する。読出制御部４７は、係数組を指定
するＣＯＥA，ＣＯＥBのどちらかに従って、奇数の係数
のみを記憶する係数ＲＯＭ４８から係数を読み出す。係
数ＲＯＭ４８は、図９に示すように、オーバサンプリン
グに必要とされる係数Ｃij（ｉ＝１〜４，ｊ＝０〜７）
のうち、奇数番目のオーバサンプリングポイントを算出
する係数（Ｃ11、Ｃ13、Ｃ15、…、Ｃ47）を記憶してお
り、上記読出制御部４７により指定された係数を、選択
回路４９，５０に供給する。

【００３５】選択回路４９は、上記選択信号に従って、
偶数「０」の場合には、係数ＲＯＭ４５からの偶数係数
を後段の回路に出力し、奇数「１」の場合には、係数Ｒ
ＯＭ４８からの奇数係数を後段の回路に出力する。ま
た、選択回路５０は、上記選択信号に従って、偶数
「０」の場合には、係数ＲＯＭ４８からの奇数係数を後
段の回路に出力し、奇数「１」の場合には、係数ＲＯＭ
４５からの偶数係数を後段の回路に出力する。

【００３６】上述した構成では、８倍オーバサンプリン
グ／直線補間部２４において、第１のタイミング（ｉ＝
１）、第２のタイミング（ｉ＝２）、第３のタイミン
グ、および第４のタイミング（ｉ＝４）で、係数組Ｃi
j、Ｃi(j+1)を読み出す際のアクセス速度を高速化でき
るので、演算の高速化を図ることができる。

【００３７】Ｄ．第２変形例 次に、本発明の第２変形例について説明する。本第２変
形例では、係数ＲＯＭ３２に記憶されていた係数Ｃijを
半分のみ記憶することで、係数ＲＯＭの記憶容量を削減
するとともに、演算の高速化を図ったものである。ここ
で、図１０（ａ）は、前述した実施形態による演算部の
概念を示すブロック図であり、図１０（ｂ）は、本第２
変形例による演算部の概念を示すブロック図である。前
述した実施形態では、図１０（ａ）に示すように、各遅
延回路の出力（Ｄ1，Ｄ2，Ｄ3，Ｄ4）に対し、乗算器Ｍ
１，Ｍ２，Ｍ３，Ｍ４で係数を乗算し、加算器ＡＤでそ
れぞれを加算して出力する構成となっている。本第２変
形例では、係数の対称性、すなわち、Ｍ１＝Ｍ４、Ｍ２
＝Ｍに着目し、図１０（ｂ）に示すように、加算器ＡＤ
１でデータＤ2とデータＤ3とを加算し、加算器ＡＤ２で
データＤ1とデータＤ4とを加算し、それぞれに対して、
乗算器Ｍ５，Ｍ６で、係数を乗算して、加算器ＡＤ３で
それぞれを加算して出力構成となっている。したがっ
て、本第２変形例では、乗算器Ｍ５，Ｍ６でのみ係数を
乗算すればよいので、係数ＲＯＭには、半分のみを記憶
しておけばよいことになる。この結果、係数ＲＯＭの記
憶容量を削減できるとともに、演算の高速化を図ること
ができる。

【００３８】Ｅ．第３変形例 次に、本発明による実施形態の第３変形例について説明
する。本第３実施例では、係数ＲＯＭに記憶する係数を
「圧縮」し、限られた記憶容量を有効に用いるようにな
っている。具体的には、直線補間で用いる係数値を、図
１１に示すように、２のべき乗圧縮を施し、係数ＲＯＭ
に記憶しておく。該係数は、実際の畳み込み演算におい
て、シフト制御することにより、結果的に解凍されるよ
うになっている。

【００３９】ここで、図１２は、本変形例３によるサン
プリング周波数変換装置の係数直線補間部の構成を示す
ブロック図である。図において、係数ＲＯＭ６０ａは、
シフトに関する情報とともに、オーバサンプリングに必
要とされる係数Ｃij（ｉ＝１〜４，ｊ＝０〜７）のう
ち、偶数係数（Ｃ10、Ｃ12、Ｃ14、…、Ｃ46）を記憶し
ている。また、係数ＲＯＭ６０ｂは、シフトに関する情
報とともに、オーバサンプリングに必要とされる係数Ｃ
ij（ｉ＝１〜４，ｊ＝０〜７）のうち、奇数係数（Ｃ1
1、Ｃ13、Ｃ15、…、Ｃ47）を記憶している。シフト制
御部６１は、上記係数ＲＯＭ６０ａ，６０ｂから供給さ
れるシフトに関する情報に従って、シフト制御信号Ｃ１
（＋１／０）をシフトレジスタ６３に供給する。入れ替
え部６２は、上記係数ＲＯＭ６０ａ，６０ｂの各々から
供給される係数を入れ替えて、シフトレジスタ６３と補
間部６４に供給する。シフトレジスタ６３では、補間す
る係数間のスケールを合わせるために、上記シフト制御
信号Ｃ１に従って係数をシフトし、補間部６４に供給す
る。補間部６４は、供給される係数に従って、データ間
を直線補間する。

【００４０】次に、図１３は、本第３変形例によるサン
プリング周波数変換装置の畳み込み演算部の構成を示す
ブロック図である。なお、図６に対応する部分には同一
の符号を付けて説明を省略する。図において、畳み込み
演算部における最終段のシフトレジスタ６５は、前述し
たシフト制御部６１からのシフト制御信号Ｃ２（−１／
０）に従ってデータをシフトして出力する。畳み込み演
算では、両側（係数値が小側）から演算されるので、両
側ほどシフトダウンされる回数が多くなり、結果とし
て、圧縮の解凍が行われる。

【００４１】このように、本第３変形例では、直線補間
に用いる係数を圧縮して係数ＲＯＭに記憶するようにし
たので、限られた記憶容量を有効に用いることができ
る。

【００４２】なお、第１変形例〜第３変形例は、それぞ
れ単独で図６に示す実施形態に組み合わせることもでき
るが、全てを組み合わせることも可能である。

【００４３】

【発明の効果】以上、説明したように、この発明によれ
ば、第１の補間比生成手段によって、第１のクロックで
入力される入力データ間における補間点を求めるための
第１の補間比を生成し、該第１の補間比に基づいて、係
数生成手段によって、オーバサンプリング点を求めるた
めの１対の係数組を生成するとともに、第２の補間比生
成手段によって、オーバサンプリング点間における補間
点の第２の補間比を生成し、補間手段によって、前記第
２の補間比に基づいて、前記１対の係数組間を直線補間
した後、演算手段によって、第２のクロックに従って、
前記補間手段によって直線補間された補間点の値と前記
入力データとを畳み込み演算し、出力データとして出力
するようにしたので、ハードウェアを大規模とすること
なく、演算を高速化できるという利点が得られる。

【図面の簡単な説明】

【図１】 本発明の実施形態によるサンプリング周波数
変換装置の構成を示すブロック図である。

【図２】 サンプリング周波数変換装置のＰＬＬにおけ
る補間比△ｔの算出方法を説明するための概念図であ
る。

【図３】 ＰＬＬの一構成例を示すブロック図である。

【図４】 ＦＩＦＯのデータ量△ＳとゲインＧain（△
Ｓ）との対応関係を示す概念図である。

【図５】 ８倍オーバサンプリング／直線補間部での直
線補間で用いる補間比ａの算出方法を説明するための概
念図である。

【図６】 ８倍オーバサンプリング／直線補間部の一構
成例を示すブロック図である。

【図７】 係数ＲＯＭに記憶されている係数を説明する
ための概念図である。

【図８】 第１変形例による構成を示すブロック図であ
る。

【図９】 第１変形例による係数ＲＯＭに記憶されてい
る係数を説明するための概念図である。

【図１０】 実施形態による演算部、および本第２変形
例による演算部の概念を示すブロック図である。

【図１１】 係数圧縮を説明するための概念図である。

【図１２】 第３変形例による構成（直線補間部）を示
すブロック図である。

【図１３】 第３変形例による構成（畳み込み演算部）
を示すブロック図である。

【図１４】 従来のサンプリング周波数変換装置の構成
を示すブロック図である。

【図１５】 従来のサンプリング周波数変換装置による
オーバサンプリング＋直線補間を実現するための構成を
示すブロック図である。

【図１６】 従来のオーバサンプリング＋直線補間を説
明するための概念図である。

【符号の説明】

２０ ＦＩＦＯ ２１ 読み出し／書き込みカウンタ（第１の補間比生成
手段） ２２ ＰＬＬ（第１の補間比生成手段） ２３ Ｏ／Ｓ係数指定／補間比生成部（第２の補間比生
成手段） ２４ ８倍オーバサンプリング／直線補間部（補間手
段、演算手段） ３１ ＲＯＭ読出制御部（係数生成手段） ３２ 係数ＲＯＭ（係数生成手段、記憶手段） ６０ａ，６０ｂ 係数ＲＯＭ（第１の記憶手段、第２の
記憶手段）

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１のクロックで入力される入力データ
   間における補間点を求めるための第１の補間比を生成す
   る第１の補間比生成手段と、 前記第１の補間比に基づいて、オーバサンプリング点を
   求めるための１対の係数組を生成する係数生成手段と、 前記第１の補間比に基づいて、オーバサンプリング点間
   における補間点の第２の補間比を生成する第２の補間比
   生成手段と、 前記第２の補間比生成手段によって生成された第２の補
   間比に基づいて、前記係数生成手段によって生成された
   １対の係数組間を直線補間する補間手段と、 第２のクロックに従って、前記補間手段によって直線補
   間された補間点の値と前記入力データとを畳み込み演算
   し、出力データとして出力する演算手段とを具備するこ
   とを特徴とするサンプリング周波数変換装置。
2. 【請求項２】 前記係数生成手段は、前記第１の補間比
   に応じた１対の係数組を複数記憶する記憶手段を具備す
   ることを特徴とする請求項１記載のサンプリング周波数
   変換装置。
3. 【請求項３】 前記係数生成手段は、 前記１対の係数組のうち、偶数番目のオーバサンプリン
   グ点を算出するための係数を記憶する第１の記憶手段
   と、 前記１対の係数組のうち、奇数番目のオーバサンプリン
   グ点を算出するための係数を記憶する第２の記憶手段と
   を備え、 前記第１の補間比に基づいて、前記第１の記憶手段に記
   憶されている係数と前記第２の記憶手段に記憶されてい
   る係数とを対にして読み出すことを特徴とする請求項１
   記載のサンプリング周波数変換装置。
4. 【請求項４】 前記係数生成手段は、前記１対の係数組
   の半分を記憶する記憶手段を備えることを特徴とする請
   求項１記載のサンプリング周波数変換装置。
5. 【請求項５】 前記係数生成手段は、前記１対の係数組
   を２のべき乗で圧縮して記憶する記憶手段を備えること
   を特徴とする請求項１記載のサンプリング周波数変換装
   置。