JPH044556B2 - - Google Patents
Info
- Publication number
- JPH044556B2 JPH044556B2 JP61104364A JP10436486A JPH044556B2 JP H044556 B2 JPH044556 B2 JP H044556B2 JP 61104364 A JP61104364 A JP 61104364A JP 10436486 A JP10436486 A JP 10436486A JP H044556 B2 JPH044556 B2 JP H044556B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- operational amplifier
- voltage
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、接岸速度計、超音波レベル計、超音
波レーダー等の測距装置などにおいて使用される
検波回路に関し、特に、直線検波回路と加算回路
とを備えてなる計測器用検波回路に関する。
波レーダー等の測距装置などにおいて使用される
検波回路に関し、特に、直線検波回路と加算回路
とを備えてなる計測器用検波回路に関する。
［従来の技術］
従来、この種の計測器用検波回路としては、第
４図に示すものがある。
４図に示すものがある。
この検波回路は二つの構成部分からなり、その
構成部分の一つである直線検波回路は、第４図に
示すように、抵抗R1を入力抵抗とし、ダイオー
ドD1からなる第１の帰還回路と、ダイオードD2
および抵抗R2を直列接続してなる第２の帰還回
路とを接続した演算増幅器Z1により構成される。
また、検波回路の構成部分の他の一つである加算
回路は、抵抗R3，R4を入力抵抗とし、抵抗R5を
帰還回路として接続した演算増幅器Z2により構成
される。
構成部分の一つである直線検波回路は、第４図に
示すように、抵抗R1を入力抵抗とし、ダイオー
ドD1からなる第１の帰還回路と、ダイオードD2
および抵抗R2を直列接続してなる第２の帰還回
路とを接続した演算増幅器Z1により構成される。
また、検波回路の構成部分の他の一つである加算
回路は、抵抗R3，R4を入力抵抗とし、抵抗R5を
帰還回路として接続した演算増幅器Z2により構成
される。
この計測器用検波回路は、入力電圧をV1とす
ると、この入力電圧V1と、上記検波回路の出力
電圧とを後段の加算回路の反転端子に入力させ
て、検波波形の絶対値出力を得る。
ると、この入力電圧V1と、上記検波回路の出力
電圧とを後段の加算回路の反転端子に入力させ
て、検波波形の絶対値出力を得る。
ところで、この種の検波回路を有する計測器、
例えば、超音波測距装置にあつては、バースト波
からなる超音波パルスを送信し、目標物において
反射されて戻つてくる反射波を受信し、送信から
受信までの往復所要時間を計測して、距離を求め
る構成となつている。受信に際しては、上記した
検波回路で受信波形を検波して、信号パルスを
得、これをそのまま、または、増幅した後、予め
設定した閾値以上のものを正規の受信波として受
入れ、この受信波をトリガとして、送信波送信後
から計測されている時間の計測を終了して、往復
所要時間を計測する。
例えば、超音波測距装置にあつては、バースト波
からなる超音波パルスを送信し、目標物において
反射されて戻つてくる反射波を受信し、送信から
受信までの往復所要時間を計測して、距離を求め
る構成となつている。受信に際しては、上記した
検波回路で受信波形を検波して、信号パルスを
得、これをそのまま、または、増幅した後、予め
設定した閾値以上のものを正規の受信波として受
入れ、この受信波をトリガとして、送信波送信後
から計測されている時間の計測を終了して、往復
所要時間を計測する。
ところで、この種の計測器の場合、本来の反射
波を受波する前に、ある程度以上のレベルのノイ
ズを受波すると、これを本来の反射波と誤つて、
誤計測することがあり得る。
波を受波する前に、ある程度以上のレベルのノイ
ズを受波すると、これを本来の反射波と誤つて、
誤計測することがあり得る。
これに対して、従来は、送信波送信後、予測し
た受信波受信時まで、マクスゲートを設定し、こ
のマスクゲート期間終了まで受信不可とすること
により、誤計測を防止する手段が採られている。
た受信波受信時まで、マクスゲートを設定し、こ
のマスクゲート期間終了まで受信不可とすること
により、誤計測を防止する手段が採られている。
［発明が解決しようとする問題点］
しかしながら、この従来の誤計測防止手段は、
受信波受信可能領域において受波されたノイズに
対しては全く効果がない。また、目標物の位置の
変動が激しい場合、予測した受信可能領域が実際
の受信波の受信時期とずれることが起こり得るた
め、時々、マスクゲートを外して、受信位置を確
認する必要性を生ずる。この際には、上述したよ
うに、誤計測が起こりやすくなり、確認が無意味
となるという問題がある。
受信波受信可能領域において受波されたノイズに
対しては全く効果がない。また、目標物の位置の
変動が激しい場合、予測した受信可能領域が実際
の受信波の受信時期とずれることが起こり得るた
め、時々、マスクゲートを外して、受信位置を確
認する必要性を生ずる。この際には、上述したよ
うに、誤計測が起こりやすくなり、確認が無意味
となるという問題がある。
また、この種の計測器においては、受信信号の
増幅に、演算増幅器を使用することが多い。この
場合、演算増幅器の増幅レベルには上限があり、
レベルの高い本来の反射信号の増幅率が飽和し、
一方、レベルの低いノイズについては、増幅率が
飽和しないため、増幅後には、Ｓ／Ｎ比が悪くな
り、上記した誤計測がより起こりやすくなるとい
う問題がある。
増幅に、演算増幅器を使用することが多い。この
場合、演算増幅器の増幅レベルには上限があり、
レベルの高い本来の反射信号の増幅率が飽和し、
一方、レベルの低いノイズについては、増幅率が
飽和しないため、増幅後には、Ｓ／Ｎ比が悪くな
り、上記した誤計測がより起こりやすくなるとい
う問題がある。
本発明は、このような問題点を解決すべくなさ
れたもので、入力する受信波を検波すると共に、
該検波した波形を一定レベルでスライスして、ノ
イズを除去ないし低減して、誤計測を防止でき、
しかも、入力する受信波を検波する検波回路にお
いて、かかるノイズの除去を行なうことができ
て、回路を複雑化せずに誤計測防止を可能とした
計測器用検波回路を提供することを目的とする。
れたもので、入力する受信波を検波すると共に、
該検波した波形を一定レベルでスライスして、ノ
イズを除去ないし低減して、誤計測を防止でき、
しかも、入力する受信波を検波する検波回路にお
いて、かかるノイズの除去を行なうことができ
て、回路を複雑化せずに誤計測防止を可能とした
計測器用検波回路を提供することを目的とする。
［問題点を解決するための手段］
上記問題点を解決するため、本発明の一態様に
よれば、入力信号を検波する直線検波回路と、そ
の検波出力と入力信号とを加算して、検波信号波
形を得る加算回路とを備えた計測器用検波回路に
おいて、上記加算回路に、その入力端子に接続さ
れて、当該加算回路の出力電圧のゼロラインを、
受信すべき信号の尖頭値より小さい範囲で、ノイ
ズを消去すべきレベルまで引き上げるよう設定さ
れたバイアス電圧を印加するバイアス回路と、そ
の出力端子に接続されて、該加算回路の出力電圧
を上記ゼロラインにてスライスし、該ゼロライン
を越える出力電圧の波形部分のみ取り出すクラン
プ回路を備えた計測器用検波回路が提供される。
よれば、入力信号を検波する直線検波回路と、そ
の検波出力と入力信号とを加算して、検波信号波
形を得る加算回路とを備えた計測器用検波回路に
おいて、上記加算回路に、その入力端子に接続さ
れて、当該加算回路の出力電圧のゼロラインを、
受信すべき信号の尖頭値より小さい範囲で、ノイ
ズを消去すべきレベルまで引き上げるよう設定さ
れたバイアス電圧を印加するバイアス回路と、そ
の出力端子に接続されて、該加算回路の出力電圧
を上記ゼロラインにてスライスし、該ゼロライン
を越える出力電圧の波形部分のみ取り出すクラン
プ回路を備えた計測器用検波回路が提供される。
本発明の計測器用検波回路は、上記加算回路を
演算増幅器にて構成し、その反転入力端子に、信
号波形、および、該信号波形とは逆極性の上記バ
イアス電圧を印加する構成となることができる。
また、上記加算回路を演算増幅器にて構成し、そ
の反転入力端子に信号波形を入力し、非反転入力
端子に該信号波形と同極性の上記バイアス電圧を
印加して、該加算回路を加減算回路として用いる
構成とすることができる。
演算増幅器にて構成し、その反転入力端子に、信
号波形、および、該信号波形とは逆極性の上記バ
イアス電圧を印加する構成となることができる。
また、上記加算回路を演算増幅器にて構成し、そ
の反転入力端子に信号波形を入力し、非反転入力
端子に該信号波形と同極性の上記バイアス電圧を
印加して、該加算回路を加減算回路として用いる
構成とすることができる。
クランプ回路としては、例えば、上記加算回路
を構成する演算増幅器の出力側に、ダイオードを
接続し、ゼロライン以下の電圧の出力を遮断する
構成とすることができる。また、クランプ回路
は、上記加算回路の帰還回路としてダイオードを
接続して構成することができる。
を構成する演算増幅器の出力側に、ダイオードを
接続し、ゼロライン以下の電圧の出力を遮断する
構成とすることができる。また、クランプ回路
は、上記加算回路の帰還回路としてダイオードを
接続して構成することができる。
［作 用］
本発明は、上記構成において、上記加算回路の
入力端子に、バイアス電圧を印加することより、
当該加算回路の出力電圧のゼロラインを引き上げ
ている。このゼロラインの引き上げ幅は、ノイズ
を消去すべきレベルに合せて設定する。即ち、受
信されるノイズの尖頭値より大きく設定すれば、
ノイズ信号は、このゼロライン以下にマスクされ
る。勿論、本来の受信波の尖頭値よりは小さく設
定する。
入力端子に、バイアス電圧を印加することより、
当該加算回路の出力電圧のゼロラインを引き上げ
ている。このゼロラインの引き上げ幅は、ノイズ
を消去すべきレベルに合せて設定する。即ち、受
信されるノイズの尖頭値より大きく設定すれば、
ノイズ信号は、このゼロライン以下にマスクされ
る。勿論、本来の受信波の尖頭値よりは小さく設
定する。
また、上記構成において、クランプ回路は、加
算回路の出力電圧を上記ゼロラインにてスライス
する。これにより、尖頭値がこのゼロライン以下
となる信号波形の出力が阻止され、該ゼロライン
を越える信号波形については、該ゼロラインを越
える波形部分のみが出力される。
算回路の出力電圧を上記ゼロラインにてスライス
する。これにより、尖頭値がこのゼロライン以下
となる信号波形の出力が阻止され、該ゼロライン
を越える信号波形については、該ゼロラインを越
える波形部分のみが出力される。
この結果、信号波形の出力電圧レベルは、スラ
イスされた電圧分低下するが、後段の増幅器で増
幅することができ、受信波としての受入れには全
く支障がない。そればかりではなく、ノイズが殆
ど除去されるため、誤計測の危険を回避すること
ができる。
イスされた電圧分低下するが、後段の増幅器で増
幅することができ、受信波としての受入れには全
く支障がない。そればかりではなく、ノイズが殆
ど除去されるため、誤計測の危険を回避すること
ができる。
なお、ノイズ波形の一部が除去し切れずに残る
場合でも、Ｓ／Ｎ比を改善できる。
場合でも、Ｓ／Ｎ比を改善できる。
［実施例］
本発明の実施例について、図面を参照して説明
する。
する。
＜第１実施例の構成＞
第２図に本発明検波回路の第１実施例の構成を
示す。
示す。
同図に示す検波回路は、上記第４図に示す従来
の検波回路と同様に、直線検波回路および加算回
路を有してなり、かつ、該加算回路の入力端子に
バイアス電圧を印加すると共に、該加算回路の出
力側にクランプ回路を設けて構成される。
の検波回路と同様に、直線検波回路および加算回
路を有してなり、かつ、該加算回路の入力端子に
バイアス電圧を印加すると共に、該加算回路の出
力側にクランプ回路を設けて構成される。
上記直線検波回路は、抵抗R1を入力抵抗とし、
ダイオードD1からなる第１の帰還回路と、ダイ
オードD2および抵抗R2を直列接続してなる第２
の帰還回路とを接続した演算増幅器Z1により構成
される。
ダイオードD1からなる第１の帰還回路と、ダイ
オードD2および抵抗R2を直列接続してなる第２
の帰還回路とを接続した演算増幅器Z1により構成
される。
加算回路は、抵抗R3，R4を入力抵抗とし、抵
抗R5を帰還回路として接続した演算増幅器Z2に
より構成される。この加算回路を構成する演算増
幅器Z2の反転入力端子には、上記抵抗R3，R4が
接続されると共に、バイアス電源Ｅから＋Ebの
バイアス電圧が抵抗R6を介して印加される。ま
た、演算増幅器Z2の出力端子には、クランプ回路
として、接地点との間にダイオードD3が逆方向
に接続される。
抗R5を帰還回路として接続した演算増幅器Z2に
より構成される。この加算回路を構成する演算増
幅器Z2の反転入力端子には、上記抵抗R3，R4が
接続されると共に、バイアス電源Ｅから＋Ebの
バイアス電圧が抵抗R6を介して印加される。ま
た、演算増幅器Z2の出力端子には、クランプ回路
として、接地点との間にダイオードD3が逆方向
に接続される。
なお、上記加算回路の抵抗R5には、コンデン
サＣが並列に接地してある。これは、高周波分を
除去して、低周波分のみ取り出すためである。
サＣが並列に接地してある。これは、高周波分を
除去して、低周波分のみ取り出すためである。
＜第１実施例の作用＞
次に、本実施例の作用について、上記各図およ
び第３図Ａ，Ｂ，ＣおよびＤを参照して説明す
る。
び第３図Ａ，Ｂ，ＣおよびＤを参照して説明す
る。
本実施例の検波回路には、受波器（図示せず）
にて受波され、高周波増幅器（図示せず）により
増幅された信号波形が入力される。その信号波形
の一例を第３図Ａに示す。
にて受波され、高周波増幅器（図示せず）により
増幅された信号波形が入力される。その信号波形
の一例を第３図Ａに示す。
同図において、は送信パルスを示し、〜
はノイズ波を示し、は本来の反射波を示す。な
お、送信パルスは、説明の便宜上図示したもの
で、実際の受信信号には含まれない。却つて、送
信パルスの漏れ電圧が受信信号に含まれると、誤
計測の原因となるので、通常は、送信ゲートを設
定して、送信パルスの漏れ電圧の受信を防止して
いる。この受信波形を本実施例の検波回路により
検波する。
はノイズ波を示し、は本来の反射波を示す。な
お、送信パルスは、説明の便宜上図示したもの
で、実際の受信信号には含まれない。却つて、送
信パルスの漏れ電圧が受信信号に含まれると、誤
計測の原因となるので、通常は、送信ゲートを設
定して、送信パルスの漏れ電圧の受信を防止して
いる。この受信波形を本実施例の検波回路により
検波する。
ここで、本実施例の検波回路の作用を、先ず、
バイアス電圧を０とし、クランプ回路のダイオー
ドD3を外した状態で説明する。この状態におけ
る作用は、従来の検波回路の作用と同じであるか
ら、第４図を参照して説明する。
バイアス電圧を０とし、クランプ回路のダイオー
ドD3を外した状態で説明する。この状態におけ
る作用は、従来の検波回路の作用と同じであるか
ら、第４図を参照して説明する。
今、正の入力電圧V1が演算増幅器Z1の反転入
力端子に加わると、ダイオードD2がオンし、ダ
イオードD1がカツトオフ状態となる。従つて、
演算増幅器Z1の出力側の電圧V2は、V2＝−
R2V1／R1となる。
力端子に加わると、ダイオードD2がオンし、ダ
イオードD1がカツトオフ状態となる。従つて、
演算増幅器Z1の出力側の電圧V2は、V2＝−
R2V1／R1となる。
一方、演算増幅器Z1，Z2の反転入力端子に通じ
るS1，S2点は、共に接地電位とみなせるから、 i1＝V1／R3，i2＝V2／R4 となる。
るS1，S2点は、共に接地電位とみなせるから、 i1＝V1／R3，i2＝V2／R4 となる。
また、第４図において、S2点について、電流
i1，i2およびi3は、i1＋i2＝i3となるから、 V1／R3＋V2／R4＝i3 となる。
i1，i2およびi3は、i1＋i2＝i3となるから、 V1／R3＋V2／R4＝i3 となる。
これから、V2＝−R2V1／R1を考慮して、演算
増幅器Z2の出力電圧V3は、 V3＝−R5i3＝−R5（１／R3−R2／R1R4）V1 となる。
増幅器Z2の出力電圧V3は、 V3＝−R5i3＝−R5（１／R3−R2／R1R4）V1 となる。
一方、負の入力電圧−V1が入力端子に加わる
と、上記の場合とは逆に、ダイオードD1がオン
し、ダイオードD2がカツトオフ状態となるから、
V2の電位は０となる。従つて、演算増幅器Z2の
出力電圧V3は、 V3＝R5／R3V1 となる。
と、上記の場合とは逆に、ダイオードD1がオン
し、ダイオードD2がカツトオフ状態となるから、
V2の電位は０となる。従つて、演算増幅器Z2の
出力電圧V3は、 V3＝R5／R3V1 となる。
この結果、第３図Ｂに示す検波波形の出力電圧
が得られる。
が得られる。
次に、第２図に示すように、S2点に、バイアス
電圧＋Ebを印加すると共に、演算増幅器Z2の主
力側にダイオードD3を付加した場合の作用につ
いて説明する。
電圧＋Ebを印加すると共に、演算増幅器Z2の主
力側にダイオードD3を付加した場合の作用につ
いて説明する。
ここで、バイアス電源Ｅから抵抗R6を介して
供給される電流をi4とすると、電流i3は、 V1／R3＋V2／R4＋Eb／R6＝i3 これから、正の入力電圧V1に対して、演算増
幅器Z2の出力電圧V3は、 V3＝−R5｛（１／R3−R2／R1R4）V1＋Eb／R6｝ となる。
供給される電流をi4とすると、電流i3は、 V1／R3＋V2／R4＋Eb／R6＝i3 これから、正の入力電圧V1に対して、演算増
幅器Z2の出力電圧V3は、 V3＝−R5｛（１／R3−R2／R1R4）V1＋Eb／R6｝ となる。
また、負の入力電圧−V1に対して、演算増幅
器Z2の出力電圧V3は、 V3＝−R5（−V1／R3＋Eb／R6） この結果、第３図Ｃに示すように、ゼロライン
が引き上げられた状態の検波波形を得る。
器Z2の出力電圧V3は、 V3＝−R5（−V1／R3＋Eb／R6） この結果、第３図Ｃに示すように、ゼロライン
が引き上げられた状態の検波波形を得る。
演算増幅器Z2の出力電圧V3は、ダイオードD3
によりゼロラインでスライスされて、0V以下の
電位については接地され、出力としては、第３図
Ｃに示すゼロラインを越える電圧部分のみとな
る。即ち、同図では、ノイズ波形および本来の
反射信号波形のみとなる。
によりゼロラインでスライスされて、0V以下の
電位については接地され、出力としては、第３図
Ｃに示すゼロラインを越える電圧部分のみとな
る。即ち、同図では、ノイズ波形および本来の
反射信号波形のみとなる。
これについて、第３図Ｄを参照して説明する。
同図において、バイアス電圧Ebの演算増幅器Z2
による増幅後の電圧をEBとすると、波形の振
幅e1と波形の振幅e2とは、共にEBより大きい。
実際の出力電圧は、それぞれ（e1−EB），（e2−
EB）となる。
同図において、バイアス電圧Ebの演算増幅器Z2
による増幅後の電圧をEBとすると、波形の振
幅e1と波形の振幅e2とは、共にEBより大きい。
実際の出力電圧は、それぞれ（e1−EB），（e2−
EB）となる。
従つて、本実施例において、バイアス電圧Eb
は、EB＜e2の範囲で大きく設定すれば、出力波形
をのみとすることができる。また、ノイズ波形
の一部が残つた場合でも、 e2−EB／e1−EB＞e2／e1 となり、Ｓ／Ｎ比が改善される。
は、EB＜e2の範囲で大きく設定すれば、出力波形
をのみとすることができる。また、ノイズ波形
の一部が残つた場合でも、 e2−EB／e1−EB＞e2／e1 となり、Ｓ／Ｎ比が改善される。
このように、本実施例では、検波回路の加算回
路を構成する演算増幅器Z2に直流バイアス電圧を
印加してゼロラインを引き上げると共に、ダイオ
ードD3により、ゼロライン以下の電圧をクラン
プするという構成により、回路を複雑にすること
なく、ノイズを除去ないし低減することができ
る。
路を構成する演算増幅器Z2に直流バイアス電圧を
印加してゼロラインを引き上げると共に、ダイオ
ードD3により、ゼロライン以下の電圧をクラン
プするという構成により、回路を複雑にすること
なく、ノイズを除去ないし低減することができ
る。
＜その他の実施例＞
本発明は、上記第１実施例に示す態様に限ら
ず、種々の実施態様とすることができる。第５図
〜第７図にこれらの例を示す。
ず、種々の実施態様とすることができる。第５図
〜第７図にこれらの例を示す。
第５図に示す第２実施例は、バイアス電圧を演
算増幅器Z2の非反転端子に入力した例であつて、
他の構成は、上記第１実施例の回路と同じ構成で
ある。この場合は、−Ebのバイアス電圧が非反転
端子に印加される。従つて、本実施例によれば、
演算増幅器Z2が加減算器として働き、結果とし
て、上記第１実施例と同様の出力電圧を得る。
算増幅器Z2の非反転端子に入力した例であつて、
他の構成は、上記第１実施例の回路と同じ構成で
ある。この場合は、−Ebのバイアス電圧が非反転
端子に印加される。従つて、本実施例によれば、
演算増幅器Z2が加減算器として働き、結果とし
て、上記第１実施例と同様の出力電圧を得る。
第６図に示す第３実施例は、ダイオードD3を
抵抗R5と並列に設けた点を除き、上記第１実施
例の回路と同じ構成である。本実施例によれば、
S2点にて加算され、演算増幅器Z2に印加される入
力電圧が負の場合のみ演算増幅器Z2にて増幅され
て出力される。従つて、上記第１実施例の場合と
同様に、第３図Ｃに示すゼロラインを越える電圧
部分のみとなる。
抵抗R5と並列に設けた点を除き、上記第１実施
例の回路と同じ構成である。本実施例によれば、
S2点にて加算され、演算増幅器Z2に印加される入
力電圧が負の場合のみ演算増幅器Z2にて増幅され
て出力される。従つて、上記第１実施例の場合と
同様に、第３図Ｃに示すゼロラインを越える電圧
部分のみとなる。
第７図に示す第４実施例は、バイアス電圧を演
算増幅器Z2の非反転端子に入力した例であつて、
他の構成は、上記第３実施例の回路と同じ構成で
ある。この場合は、−Ebのバイアス電圧が非反転
端子に印加される。従つて、本実施例によれば、
演算増幅器Z2が減算器として働き、結果として、
上記第３実施例と同様の出力電圧を得る。
算増幅器Z2の非反転端子に入力した例であつて、
他の構成は、上記第３実施例の回路と同じ構成で
ある。この場合は、−Ebのバイアス電圧が非反転
端子に印加される。従つて、本実施例によれば、
演算増幅器Z2が減算器として働き、結果として、
上記第３実施例と同様の出力電圧を得る。
［発明の効果］
以上説明したように本発明は、入力する受信波
を検波すると共に、該検波した波形を一定レベル
でスライスして、ノイズを除去ないし低減して、
誤計測を防止でき、しかも、入力する受信波を検
波する検波回路において、かかるノイズの除去を
行なうことができて、回路を複雑化せずに誤計測
防止を可能とする効果がある。
を検波すると共に、該検波した波形を一定レベル
でスライスして、ノイズを除去ないし低減して、
誤計測を防止でき、しかも、入力する受信波を検
波する検波回路において、かかるノイズの除去を
行なうことができて、回路を複雑化せずに誤計測
防止を可能とする効果がある。
［発明の効果］
以上説明したように本発明は、入力する受信波
を検波すると共に、該検波した波形を一定レベル
でスライスして、ノイズを除去ないし低減して、
誤計測を防止でき、しかも、入力する受信波を検
波する検波回路において、かかるノイズの除去を
行なうことができて、回路を複雑化せずに誤計測
防止を可能とする効果がある。
を検波すると共に、該検波した波形を一定レベル
でスライスして、ノイズを除去ないし低減して、
誤計測を防止でき、しかも、入力する受信波を検
波する検波回路において、かかるノイズの除去を
行なうことができて、回路を複雑化せずに誤計測
防止を可能とする効果がある。
第１図は本発明の計測器用検波回路の構成を示
すブロツク図、第２図は本発明計測器用検波回路
の第１実施例の構成を示す回路図、第３図Ａ，
Ｂ，ＣおよびＤは上記第１実施例の検波回路の作
用を説明するための波形図、第４図は従来の計測
器用検波回路を示す回路図、第５図、第６図およ
び第７図は各々本発明計測器用検波回路の第２、
第３および第４実施例の構成を示す回路図であ
る。 Z1，Z2……演算増幅器、Ｅ……バイアス電圧、
D1，D2，D3……ダイオード、R1〜R6……抵抗。
すブロツク図、第２図は本発明計測器用検波回路
の第１実施例の構成を示す回路図、第３図Ａ，
Ｂ，ＣおよびＤは上記第１実施例の検波回路の作
用を説明するための波形図、第４図は従来の計測
器用検波回路を示す回路図、第５図、第６図およ
び第７図は各々本発明計測器用検波回路の第２、
第３および第４実施例の構成を示す回路図であ
る。 Z1，Z2……演算増幅器、Ｅ……バイアス電圧、
D1，D2，D3……ダイオード、R1〜R6……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を検波する直線検波回路と、その検
波出力と入力信号とを加算して、検波信号波形を
得る加算回路とを備えた計測器用検波回路におい
て、 上記加算回路は、その入力端子に接続されて、
当該加算回路の出力電圧のゼロラインを、受信す
べき信号の尖頭値より小さい範囲で、ノイズを消
去すべきレベルまで引き上げるよう設定されたバ
イアス電圧を印加するバイアス回路と、その出力
端子に接続されて、該加算回路の出力電圧を上記
ゼロラインにてスライスし、該ゼロラインを越え
る出力電圧の波形部分のみ取り出すクランプ回路
とを有することを特徴とする計測器用検波回路。 ２ 上記加算回路は、演算増幅器を有し、その反
転入力端子に、検波出力と入力信号とが入力さ
れ、 上記バイアス回路は、該演算増幅器の反転入力
端子に接続され、信号波形とは逆極性のバイアス
電圧を出力する構成である、特許請求の範囲第１
項記載の計測器用検波回路。 ３ 上記加算回路は、演算増幅器を有し、その反
転入力端子に、検波出力と入力信号とが入力さ
れ、 上記バイアス回路は、該演算増幅器の非反転入
力端子に接続され、信号波形と同極性のバイアス
電圧を出力する構成である、特許請求の範囲第１
項記載の計測器用検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10436486A JPS62261088A (ja) | 1986-05-07 | 1986-05-07 | 計測器用検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10436486A JPS62261088A (ja) | 1986-05-07 | 1986-05-07 | 計測器用検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62261088A JPS62261088A (ja) | 1987-11-13 |
| JPH044556B2 true JPH044556B2 (ja) | 1992-01-28 |
Family
ID=14378770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10436486A Granted JPS62261088A (ja) | 1986-05-07 | 1986-05-07 | 計測器用検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62261088A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812879U (ja) * | 1981-06-04 | 1983-01-27 | 古野電気株式会社 | レ−ダ−及び類似装置における不要反射波除去装置 |
-
1986
- 1986-05-07 JP JP10436486A patent/JPS62261088A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62261088A (ja) | 1987-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4346586A (en) | Engine knock signal processing circuit | |
| US4507795A (en) | Apparatus and method for locating leading and trailing edges of RF pulses | |
| US5436580A (en) | Method and circuitry for determining the beginning of echo pulses | |
| TWI603578B (zh) | 增強型功率放大器正向功率偵測之整合技術 | |
| US6348816B1 (en) | Tracking percent overload signal as indicator of output signal magnitude | |
| US4904947A (en) | Method and circuit for measuring pulse width | |
| JPS61147174A (ja) | 周期的パルス列を送信し受信する方法 | |
| JPH044556B2 (ja) | ||
| TW411666B (en) | Infrared signal receiver with attenuating circuit | |
| CA2110301C (en) | Detector | |
| US5382848A (en) | Digital integrated time of arrival detector | |
| JP2539749B2 (ja) | レ―ダ―測距装置の距離補正方法 | |
| US4682174A (en) | Moving target indicator using a surface acoustic wave device | |
| JP3291102B2 (ja) | 超音波距離測定装置 | |
| US4104545A (en) | Pulse peak detector circuit | |
| JPS6156979A (ja) | 電力ケ−ブルの絶縁測定方法 | |
| JPH047140B2 (ja) | ||
| JPH05215850A (ja) | 超音波距離測定装置 | |
| KR880002869Y1 (ko) | 토운 버스트파 (Tone Burst Wave) 구동제어장치 | |
| JP2703313B2 (ja) | 基線補正回路 | |
| KR0142528B1 (ko) | 고주파신호의 포락선 검출회로 | |
| JP2602720Y2 (ja) | 時間計測装置の入力回路 | |
| JPH02161383A (ja) | 超音波距離計 | |
| JP2880713B2 (ja) | サンプリングバイアス帰還調整方法 | |
| JP2024127010A (ja) | 超音波式物体検出装置及び超音波式物体検出方法 |