JPH0445910B2 - - Google Patents
Info
- Publication number
- JPH0445910B2 JPH0445910B2 JP57122693A JP12269382A JPH0445910B2 JP H0445910 B2 JPH0445910 B2 JP H0445910B2 JP 57122693 A JP57122693 A JP 57122693A JP 12269382 A JP12269382 A JP 12269382A JP H0445910 B2 JPH0445910 B2 JP H0445910B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference level
- level
- circuit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
〔Ａ 利用分野〕
本発明は、記録媒体から検出された信号より、
正確な元のデジタル信号が検出されるように、検
出信号のハイレベル及びローレベル期間を区分す
る基準レベルを自動的に変更する構成としたデジ
タル信号検出の為の基準レベル設定回路に関す
る。
正確な元のデジタル信号が検出されるように、検
出信号のハイレベル及びローレベル期間を区分す
る基準レベルを自動的に変更する構成としたデジ
タル信号検出の為の基準レベル設定回路に関す
る。
最近に於いて、音声信号（アナログ信号）を
PCM信号に変換して光学的にデイスクに記録し、
再生するデジタルオーデイオデイデイスクが提案
されている。この場合、デジタルデータを適当な
デジタル変調方式例えばえ８／14変調（８ビツト
のデータを14ビツトのデータに変換する。EFM
変調と称されている）によりデイスクに記録する
ことが考えられている。斯様にして、記録された
デイスクから元のデジタル信号を得る為には、ピ
ツクアツプ手段によりピツクアツプされた信号を
適当な基準レベルと比較することにより、ハイレ
ベル期間とローレベル期間を決定してやれば良
い。しかし、この基準レベルは正確に設定されな
ければ、得られる（検出される）デジタル信号は
不正確な信号となつてしまい、デジタルデータ再
生の誤り率が増加してしまう。そして、この基準
レベルを一義的に設定することは好ましくない。
何故なら、デイスクから得られる現実の信号は、
デイスクの書込み条件のバラツキや、最生時に於
けるデイスク変動等の影響により、デイスク相互
間及び同一デイスクに於いても時間的に変調する
からである。
PCM信号に変換して光学的にデイスクに記録し、
再生するデジタルオーデイオデイデイスクが提案
されている。この場合、デジタルデータを適当な
デジタル変調方式例えばえ８／14変調（８ビツト
のデータを14ビツトのデータに変換する。EFM
変調と称されている）によりデイスクに記録する
ことが考えられている。斯様にして、記録された
デイスクから元のデジタル信号を得る為には、ピ
ツクアツプ手段によりピツクアツプされた信号を
適当な基準レベルと比較することにより、ハイレ
ベル期間とローレベル期間を決定してやれば良
い。しかし、この基準レベルは正確に設定されな
ければ、得られる（検出される）デジタル信号は
不正確な信号となつてしまい、デジタルデータ再
生の誤り率が増加してしまう。そして、この基準
レベルを一義的に設定することは好ましくない。
何故なら、デイスクから得られる現実の信号は、
デイスクの書込み条件のバラツキや、最生時に於
けるデイスク変動等の影響により、デイスク相互
間及び同一デイスクに於いても時間的に変調する
からである。
上述した点を考慮して基準レベルを自動的に変
更する構成とし、常に正確なハイレベル及びロー
レベル期間を有するデジタル信号が検出できるよ
うにしたものが、既に特願昭56−177468号にて提
案されている。
更する構成とし、常に正確なハイレベル及びロー
レベル期間を有するデジタル信号が検出できるよ
うにしたものが、既に特願昭56−177468号にて提
案されている。
上述した基準レベルの自動変更を常時行うこと
とすると、記録媒体から検出される信号そのもの
が欠落したとき、斯かる自動変更が誤動作する惧
れがある。
とすると、記録媒体から検出される信号そのもの
が欠落したとき、斯かる自動変更が誤動作する惧
れがある。
本発明は信号が欠落していないときにのみ、基
準レベルの自動変更が行われるようにして誤動作
を防止したものである。
準レベルの自動変更が行われるようにして誤動作
を防止したものである。
先づ、本発明の前提となる基準レベルの自動設
定回路について、説明する。
定回路について、説明する。
現在提案されているデジタルオーデイオデイス
クは、デジタルデータがEFM変調されて記録さ
れている。EFM変調により、８データビツトの
データは14チヤンネルビツトのデータに変換され
るのであるが、８ビツトで表現できるデータの数
より14ビツトで表現できるデータの数は、当然多
いことになるから、14チヤンネルビツトのデータ
に対して、いくらかの制約を付与することができ
る。例えば、14チヤンネルビツトのデータを
NRZ方式で記録するとしたとき、信号反転間隔
（ハイレベル及びローレベル期間）が３チヤンネ
ルビツト以上で11チヤンネルビツト以下という制
約を付与することができる。そこで、以下に述べ
る実施例に於いては、最小信号反転間隔が正規の
３チヤンネルビツト分の間隔となるように基準レ
ベルを自動的に変更する構成としている。
クは、デジタルデータがEFM変調されて記録さ
れている。EFM変調により、８データビツトの
データは14チヤンネルビツトのデータに変換され
るのであるが、８ビツトで表現できるデータの数
より14ビツトで表現できるデータの数は、当然多
いことになるから、14チヤンネルビツトのデータ
に対して、いくらかの制約を付与することができ
る。例えば、14チヤンネルビツトのデータを
NRZ方式で記録するとしたとき、信号反転間隔
（ハイレベル及びローレベル期間）が３チヤンネ
ルビツト以上で11チヤンネルビツト以下という制
約を付与することができる。そこで、以下に述べ
る実施例に於いては、最小信号反転間隔が正規の
３チヤンネルビツト分の間隔となるように基準レ
ベルを自動的に変更する構成としている。
比較器１には、ピツクアツプ手段より得られた
EFM信号（第２図ａ）がコンデンサ２により直
流分をカツトされて入力されていると共に、例え
ば通常は０レベルである基準レベル信号（第２図
ｇ）が入力されており、以つて基準レベルｇに対
してEFM信号ａのハイレベル及びローレベル期
間が決定され、第２図ｂに示す如きEFMデジタ
ル信号が作成される。基準レベル信号ｇは、アツ
プ・ダウン・カウンタ４及びＤ／Ａ変換器５にて
構成された基準レベル変更回路３より出力されて
おり、通常カンウンタ４の出力は０となつてい
る。ピツクアツプ手段より得られるEFM信号ａ
は波形がなまつている為、基準レベルｇの位置に
よつて、得られるEFMデジタル信号ｂは大きく
変動する。
EFM信号（第２図ａ）がコンデンサ２により直
流分をカツトされて入力されていると共に、例え
ば通常は０レベルである基準レベル信号（第２図
ｇ）が入力されており、以つて基準レベルｇに対
してEFM信号ａのハイレベル及びローレベル期
間が決定され、第２図ｂに示す如きEFMデジタ
ル信号が作成される。基準レベル信号ｇは、アツ
プ・ダウン・カウンタ４及びＤ／Ａ変換器５にて
構成された基準レベル変更回路３より出力されて
おり、通常カンウンタ４の出力は０となつてい
る。ピツクアツプ手段より得られるEFM信号ａ
は波形がなまつている為、基準レベルｇの位置に
よつて、得られるEFMデジタル信号ｂは大きく
変動する。
EFMデジタル信号ｂは判定回路６に入力され、
ハイレベル及びローレベル期間の最小期間が正規
の３チヤンネルビツト相当の期間（約694ns）と
なつているか否かが判定される。
ハイレベル及びローレベル期間の最小期間が正規
の３チヤンネルビツト相当の期間（約694ns）と
なつているか否かが判定される。
単安定マルチバイブレータ７及びＤ型フリツ
プ・フロツプ８はローレベル期間が所定期間（約
694ns）以下となることがあるか否かを判定する
ことにより、基準レベルｇが適正レベルｈより下
方にづれているか否かを判定するものである。単
安定マルチバイブレータ７は信号ｂの立下りにて
トリガされ、前記所定期間だけＱ出力（第２図
ｃ）がハイレベルとなる。フリツプ・プロツプ８
はリセツト入力がローレベルのときリセツト状態
にあり、リセツト入力がハイレベルのときＴ入力
（信号ｂ）の立上りに応答してデータ入力（信号
ｃ）を読込む。第２図に依れば、EFMデジタル
信号（b1，b2）のローレベル期間が所定期間以
下となつており、このとき、フリツプ・フロツプ
８のＱ出力より判定パルス（d1，d2）が得られ
る。以つて、この判定パルスにてカウンタ４がア
ツプ計数され、Ｄ／Ａ変換器５の出力は増大し、
基準レベルｇを上方に押し上げ、適正レベルｈに
近づける。
プ・フロツプ８はローレベル期間が所定期間（約
694ns）以下となることがあるか否かを判定する
ことにより、基準レベルｇが適正レベルｈより下
方にづれているか否かを判定するものである。単
安定マルチバイブレータ７は信号ｂの立下りにて
トリガされ、前記所定期間だけＱ出力（第２図
ｃ）がハイレベルとなる。フリツプ・プロツプ８
はリセツト入力がローレベルのときリセツト状態
にあり、リセツト入力がハイレベルのときＴ入力
（信号ｂ）の立上りに応答してデータ入力（信号
ｃ）を読込む。第２図に依れば、EFMデジタル
信号（b1，b2）のローレベル期間が所定期間以
下となつており、このとき、フリツプ・フロツプ
８のＱ出力より判定パルス（d1，d2）が得られ
る。以つて、この判定パルスにてカウンタ４がア
ツプ計数され、Ｄ／Ａ変換器５の出力は増大し、
基準レベルｇを上方に押し上げ、適正レベルｈに
近づける。
単安定マルチバイブレータ９及びＤ型フリツ
プ・フロツプ１０はハイレベル期間が所定期間以
下となることがあるか否かを判定することによ
り、基準レベルｇが適正レベルｈより上方にづれ
ているか否か（第３図参照）を判定する。この場
合には、信号ｂをインバータ１１にて反転した信
号を利用する、そうすると、もし基準レベルｇ
が上方にづれていれば、判定パルス（f1，f2，
f3）が得られ、カウンタ４がダウン計数され、
Ｄ／Ａ変換器５の出力は減少し、基準レベルｇを
下方に押し下げ、適正レベルｈに近づける。
プ・フロツプ１０はハイレベル期間が所定期間以
下となることがあるか否かを判定することによ
り、基準レベルｇが適正レベルｈより上方にづれ
ているか否か（第３図参照）を判定する。この場
合には、信号ｂをインバータ１１にて反転した信
号を利用する、そうすると、もし基準レベルｇ
が上方にづれていれば、判定パルス（f1，f2，
f3）が得られ、カウンタ４がダウン計数され、
Ｄ／Ａ変換器５の出力は減少し、基準レベルｇを
下方に押し下げ、適正レベルｈに近づける。
これまでの説明は、最小信号反転間隔を利用す
るものであつたが、最大信号反転間隔（11チヤン
ネルビツト相当）を利用しても良い。
るものであつたが、最大信号反転間隔（11チヤン
ネルビツト相当）を利用しても良い。
さて、本発明の要旨は、記録媒体より検出され
るべき信号がドロツプアウト等により欠落してい
るとき、これを信号欠落検出回路２０にて検出
し、この検出出力ｊにて、基準レベル変更回路３
の動作を禁止する禁止回路３０を駆動させんとす
るものである。即ち、信号欠落検出回路２０にて
信号の欠落が検出され、その出力ｊがＬレベルと
なると、禁止回路３０を構成する２個のゲート３
０ａ，３０ｂは共にオフ状態となり、基準レベル
変更回路３の動作は停止される。
るべき信号がドロツプアウト等により欠落してい
るとき、これを信号欠落検出回路２０にて検出
し、この検出出力ｊにて、基準レベル変更回路３
の動作を禁止する禁止回路３０を駆動させんとす
るものである。即ち、信号欠落検出回路２０にて
信号の欠落が検出され、その出力ｊがＬレベルと
なると、禁止回路３０を構成する２個のゲート３
０ａ，３０ｂは共にオフ状態となり、基準レベル
変更回路３の動作は停止される。
第４図は信号欠落検出回路２０の一例を示して
いる。この回路は、先づダイオード２１，２１コ
ンデンサ２２，２２及び抵抗２３，２３にて信号
ａのピーク−ピーク値（Ｐ，−Ｐ）に等しい直流
電圧を、可変抵抗器２４の両端に発生させる。即
ち、第５図ａは信号ａの包絡線を示しており、可
変抵抗器２４の両端には、第５図a″に示す如く、
ピーク値よりダイオード２１の降下電圧Ｄ差引い
た値の直流電圧が印加されることになる。この直
流電圧を可変抵抗器２４にて適当に分圧してレベ
ルｋとし、〔第５図ａ参照〕比較器２５の一端子
に入力する。一方、比較器２５の＋端子には信号
ａをそのまま入力する。すると、比較器２５の出
力ｉは、信号ａが存在する場合は、Ｈレベル−Ｌ
レベルを繰返すが〔第５図ｉ斜線部分〕、信号が
欠落する期間Ｔは、Ｌレベルのままである。比較
器２５の出力ｉは、リトリガブル型のワンシヨツ
ト回路２６に入力されている。それ故、このワン
シヨツト回路２６のＱ出力は信号欠落期間中に於
いて、Ｌレベルとなる〔第５図ｊ〕。即ち、この
期間中は禁止回路３０が駆動され、基準レベル変
更回路３は不動作状態となる。尚、ワンシヨツト
回路２６の準安定期間は、信号ａに含まれる最大
周期より、少し長く設定する。
いる。この回路は、先づダイオード２１，２１コ
ンデンサ２２，２２及び抵抗２３，２３にて信号
ａのピーク−ピーク値（Ｐ，−Ｐ）に等しい直流
電圧を、可変抵抗器２４の両端に発生させる。即
ち、第５図ａは信号ａの包絡線を示しており、可
変抵抗器２４の両端には、第５図a″に示す如く、
ピーク値よりダイオード２１の降下電圧Ｄ差引い
た値の直流電圧が印加されることになる。この直
流電圧を可変抵抗器２４にて適当に分圧してレベ
ルｋとし、〔第５図ａ参照〕比較器２５の一端子
に入力する。一方、比較器２５の＋端子には信号
ａをそのまま入力する。すると、比較器２５の出
力ｉは、信号ａが存在する場合は、Ｈレベル−Ｌ
レベルを繰返すが〔第５図ｉ斜線部分〕、信号が
欠落する期間Ｔは、Ｌレベルのままである。比較
器２５の出力ｉは、リトリガブル型のワンシヨツ
ト回路２６に入力されている。それ故、このワン
シヨツト回路２６のＱ出力は信号欠落期間中に於
いて、Ｌレベルとなる〔第５図ｊ〕。即ち、この
期間中は禁止回路３０が駆動され、基準レベル変
更回路３は不動作状態となる。尚、ワンシヨツト
回路２６の準安定期間は、信号ａに含まれる最大
周期より、少し長く設定する。
信号の最大周期より長い信号欠落があつた場
合、基準レベルの変更は行わないので、誤動作す
ることがない。
合、基準レベルの変更は行わないので、誤動作す
ることがない。
第１図は本発明に係るデジタル信号検出の為の
基準レベル設定回路のブロツクダイヤグラム、第
２図及び第３図はその動作波形図、第４図は信号
欠落検出回路を示す図、第５図はその動作波形図
である。 ３は基準レベル変更回路、２０は信号欠落検出
回路、３０……禁止回路。
基準レベル設定回路のブロツクダイヤグラム、第
２図及び第３図はその動作波形図、第４図は信号
欠落検出回路を示す図、第５図はその動作波形図
である。 ３は基準レベル変更回路、２０は信号欠落検出
回路、３０……禁止回路。
Claims (1)
- 【特許請求の範囲】 １ 記録媒体から検出された信号を、基準レベル
と比較することにより、信号のハイレベル及びロ
ーレベル期間を決定して元のデジタル信号を検出
するに際して、 信号のハイレベルもしくはローレベル期間が正
規の最小（または最大）期間以下（以上）になる
ことがあるか否かを示す信号に基いて基準レベル
を自動的に変化させる基準レベル変更回路と、記
録媒体から検出される信号の欠落時において前記
基準レベル変更回路による基準レベルの変更を禁
止する禁止回路を設けたことを特徴とするデジタ
ル信号の為の基準レベル設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12269382A JPS5914108A (ja) | 1982-07-13 | 1982-07-13 | 基準レベル設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12269382A JPS5914108A (ja) | 1982-07-13 | 1982-07-13 | 基準レベル設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5914108A JPS5914108A (ja) | 1984-01-25 |
| JPH0445910B2 true JPH0445910B2 (ja) | 1992-07-28 |
Family
ID=14842276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12269382A Granted JPS5914108A (ja) | 1982-07-13 | 1982-07-13 | 基準レベル設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914108A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8105095A (nl) * | 1981-11-11 | 1983-06-01 | Philips Nv | Schakeling voor het omzetten van een informatiesignaal in een rechthoekvormig signaal. |
-
1982
- 1982-07-13 JP JP12269382A patent/JPS5914108A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5914108A (ja) | 1984-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000020508A (ko) | 광 기록매체의 기록 광파워 검출저장 및 이를 이용한 기록 광파워 조절장치와 그 방법 | |
| US4500982A (en) | Servo circuit for a motor for reproducing a PCM audio disk | |
| JPH0620388A (ja) | ディジタル情報再生装置 | |
| JPH0516103B2 (ja) | ||
| KR880001548B1 (ko) | 정보기록 매체 재생장치 | |
| JPH0445910B2 (ja) | ||
| JPS6232547B2 (ja) | ||
| US4198663A (en) | Digital signal recording system | |
| JPH07101511B2 (ja) | 情報記録再生装置 | |
| JPH0120508B2 (ja) | ||
| JPH0120509B2 (ja) | ||
| US5189657A (en) | Circuit for writing and reproducing a modulation signal onto writable optical disk | |
| KR100220577B1 (ko) | 디브이디알 시스템의 기록 오류 방지 장치 및 방법 | |
| JPS6249776B2 (ja) | ||
| JP2755017B2 (ja) | 記録信号のチェック回路 | |
| JPS6131546B2 (ja) | ||
| JPS58147814A (ja) | デ−タ信号検出回路 | |
| JP2539570B2 (ja) | 光学的情報再生装置 | |
| JPH07105116B2 (ja) | 記録媒体の再生装置 | |
| KR0179252B1 (ko) | 영상 기록재생장치의 자기진단 회로 | |
| JPS58114317A (ja) | デイジタル変調信号読取装置 | |
| JPS62120635A (ja) | 情報記録再生装置 | |
| JPH03224134A (ja) | ビデオ信号記録再生装置 | |
| GB2104704A (en) | Pick-up point dislocation detecting device for a recording disc player | |
| JPS59203244A (ja) | 光学的情報再生装置 |