JPH0120508B2 - - Google Patents
Info
- Publication number
- JPH0120508B2 JPH0120508B2 JP17746881A JP17746881A JPH0120508B2 JP H0120508 B2 JPH0120508 B2 JP H0120508B2 JP 17746881 A JP17746881 A JP 17746881A JP 17746881 A JP17746881 A JP 17746881A JP H0120508 B2 JPH0120508 B2 JP H0120508B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- reference level
- period
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は、記録媒体から検出された信号より、
正確な元のデジタル信号が検出されるように、検
出信号のハイレベル及びローレベル期間を区分す
る基準レベルを自動的に変更する構成としたデジ
タル信号検出の為の基準レベル設定回路に関す
る。
正確な元のデジタル信号が検出されるように、検
出信号のハイレベル及びローレベル期間を区分す
る基準レベルを自動的に変更する構成としたデジ
タル信号検出の為の基準レベル設定回路に関す
る。
最近に於いて、音声信号（アナログ信号）を
PCM信号に変換して光学的にデイスクに記録し、
再生するデジタルオーデイオデイスクが提案され
ている。この場合、デジタルデータを適当なデジ
タル変調方式例えば8/14変調（８ビツトのデータ
を14ビツトのデータに変換する。EFM変調と称
されている）によりデイスクに記録することが考
えられている。斯様にして、記録されたデイスク
から元のデジタル信号を得る為には、ピツクアツ
プ手段によりピツクアツプされた信号を適当な基
準レベルと比較することにより、ハイレベル期間
とローレベル期間を決定してやれば良い。しか
し、この基準レベルは正確に設定されなければ、
得られる（検出される）デジタル信号は不正確な
信号となつてしまい、デジタルデータ再生の誤り
率が増加してしまう。そして、この基準レベルを
一義的に設定することは好ましくない。何故な
ら、デイスクから得られる現実の信号は、デイス
クの書込み条件のバラツキや、再生時に於けるデ
イスク変動等の影響により、デイスク相互間及び
同一デイスクに於いても時間的に変動するからで
ある。
PCM信号に変換して光学的にデイスクに記録し、
再生するデジタルオーデイオデイスクが提案され
ている。この場合、デジタルデータを適当なデジ
タル変調方式例えば8/14変調（８ビツトのデータ
を14ビツトのデータに変換する。EFM変調と称
されている）によりデイスクに記録することが考
えられている。斯様にして、記録されたデイスク
から元のデジタル信号を得る為には、ピツクアツ
プ手段によりピツクアツプされた信号を適当な基
準レベルと比較することにより、ハイレベル期間
とローレベル期間を決定してやれば良い。しか
し、この基準レベルは正確に設定されなければ、
得られる（検出される）デジタル信号は不正確な
信号となつてしまい、デジタルデータ再生の誤り
率が増加してしまう。そして、この基準レベルを
一義的に設定することは好ましくない。何故な
ら、デイスクから得られる現実の信号は、デイス
クの書込み条件のバラツキや、再生時に於けるデ
イスク変動等の影響により、デイスク相互間及び
同一デイスクに於いても時間的に変動するからで
ある。
そこで、本発明は、基準レベルを自動的に変更
する構成とし、常に正確なハイレベル及びローレ
ベル期間を有するデジタル信号が検出できるよう
にしたものである。以下、実施例に基いて、本発
明について詳述する。
する構成とし、常に正確なハイレベル及びローレ
ベル期間を有するデジタル信号が検出できるよう
にしたものである。以下、実施例に基いて、本発
明について詳述する。
現在提案されているデジタルオーデイオデイス
クは、デジタルデータがEFM変調されて記録さ
れている。EFM変調により、８データビツトの
データは14チヤンネルビツトのデータに変換され
るのであるが、８ビツトで表現できるデータの数
より14ビツトで表現できるデータの数は、当然多
いことになるから、14チヤンネルビツトのデータ
に対して、いくらかの制約を付与することができ
る。例えば、14チヤンネルビツトのデータを
NRZ方式で記録するとしたとき、信号反転間隔
（ハイレベル及びローレベル期間）が３チヤンネ
ルビツト以上で11チヤンネルビツト以下という制
約を付与することができる。そこで、以下に述べ
る実施例に於いては、最小信号反転間隔が正規の
３チヤンネルビツト分の間隔となるように基準レ
ベルを自動的に変更する構成としている。
クは、デジタルデータがEFM変調されて記録さ
れている。EFM変調により、８データビツトの
データは14チヤンネルビツトのデータに変換され
るのであるが、８ビツトで表現できるデータの数
より14ビツトで表現できるデータの数は、当然多
いことになるから、14チヤンネルビツトのデータ
に対して、いくらかの制約を付与することができ
る。例えば、14チヤンネルビツトのデータを
NRZ方式で記録するとしたとき、信号反転間隔
（ハイレベル及びローレベル期間）が３チヤンネ
ルビツト以上で11チヤンネルビツト以下という制
約を付与することができる。そこで、以下に述べ
る実施例に於いては、最小信号反転間隔が正規の
３チヤンネルビツト分の間隔となるように基準レ
ベルを自動的に変更する構成としている。
比較器１には、ピツクアツプ手段より得られた
EFM信号（第２図ａ）がコンデンサ２により直
流分をカツトされて入力されていると共に、例え
ば通常は０レベルである基準レベル信号（第２図
ｇ）が入力されており、以つて基準レベルｇに対
してEFM信号ａのハイレベル及びローレベル期
間が決定され、第２図ｂに示す如きEFMデジタ
ル信号が作成される。基準レベル信号ｇは、アツ
プ・ダウン・カウンタ４及びＤ／Ａ変換器５にて
構成された基準レベル変更回路３より出力されて
おり、通常カウンタ４の出力は０となつている。
ピツクアツプ手段より得られるEFM信号ａは波
形がなまつている為、基準レベルｇの位置によつ
て、得られるEFMデジタル信号ｂは変動する。
EFM信号（第２図ａ）がコンデンサ２により直
流分をカツトされて入力されていると共に、例え
ば通常は０レベルである基準レベル信号（第２図
ｇ）が入力されており、以つて基準レベルｇに対
してEFM信号ａのハイレベル及びローレベル期
間が決定され、第２図ｂに示す如きEFMデジタ
ル信号が作成される。基準レベル信号ｇは、アツ
プ・ダウン・カウンタ４及びＤ／Ａ変換器５にて
構成された基準レベル変更回路３より出力されて
おり、通常カウンタ４の出力は０となつている。
ピツクアツプ手段より得られるEFM信号ａは波
形がなまつている為、基準レベルｇの位置によつ
て、得られるEFMデジタル信号ｂは変動する。
EFMデジタル信号ｂは、判定回路６に入力さ
れ、ハイレベル及びローレベル期間の最小期間が
正規の３チヤンネルビツト相当の期間（約694ns）
となつているか否かが判定される。
れ、ハイレベル及びローレベル期間の最小期間が
正規の３チヤンネルビツト相当の期間（約694ns）
となつているか否かが判定される。
単安定マルチバイブレータ７及びＤ型フリツ
プ・フロツプ８はローレベル期間が所定期間（約
694ns）以下となることがあるか否かを判定する
ことにより、基準レベルｇが適正レベルｈより下
方にづれているか否かを判定するものである。単
安定マルチバイブレータ７は信号ｂの立下りにて
トリガされ、前記所定期間だけＱ出力（第２図
ｃ）がハイレベルとなる。フリツプ・フツプ８は
リセツト入力がローレベルのときリセツト状態に
あり、リセツト入力がハイレベルのときＴ入力
（信号ｂ）の立上りに応答してデータ入力（信号
ｃ）を読込む。第２図に依れば、EFMデジタル
信号b1，b2のローレベル期間が所定期間以下とな
つており、このとき、フリツプ・フロツプ８のＱ
出力より判定パルスd1，d2が得られる。以つて、
この判定パルスにてカウンタ４がアツプ計数さ
れ、Ｄ／Ａ変換器５の出力は増大し、基準レベル
ｇを上方に押し上げ、適正レベルｈに近づける。
プ・フロツプ８はローレベル期間が所定期間（約
694ns）以下となることがあるか否かを判定する
ことにより、基準レベルｇが適正レベルｈより下
方にづれているか否かを判定するものである。単
安定マルチバイブレータ７は信号ｂの立下りにて
トリガされ、前記所定期間だけＱ出力（第２図
ｃ）がハイレベルとなる。フリツプ・フツプ８は
リセツト入力がローレベルのときリセツト状態に
あり、リセツト入力がハイレベルのときＴ入力
（信号ｂ）の立上りに応答してデータ入力（信号
ｃ）を読込む。第２図に依れば、EFMデジタル
信号b1，b2のローレベル期間が所定期間以下とな
つており、このとき、フリツプ・フロツプ８のＱ
出力より判定パルスd1，d2が得られる。以つて、
この判定パルスにてカウンタ４がアツプ計数さ
れ、Ｄ／Ａ変換器５の出力は増大し、基準レベル
ｇを上方に押し上げ、適正レベルｈに近づける。
単安定マルチバイブレータ９及びＤ型フリツ
プ・フロツプ１０はハイレベル期間が所定期間以
下となることがあるか否かを判定することによ
り、基準レベルｇが適正レベルｈより上方にづれ
ているか否か（第３図参照）を判定する。この場
合には、信号ｂをインバータ１１にて反転した信
号を利用する。そうすると、もし基準レベルｇ
が上方にづれていれば、判定パルスf1，f2，f3が
得られ、カウンタ４がダウン計数され、Ｄ／Ａ変
換器５の出力は減少し、基準レベルｇを下方に押
し下げ、適正レベルｈに近づける。
プ・フロツプ１０はハイレベル期間が所定期間以
下となることがあるか否かを判定することによ
り、基準レベルｇが適正レベルｈより上方にづれ
ているか否か（第３図参照）を判定する。この場
合には、信号ｂをインバータ１１にて反転した信
号を利用する。そうすると、もし基準レベルｇ
が上方にづれていれば、判定パルスf1，f2，f3が
得られ、カウンタ４がダウン計数され、Ｄ／Ａ変
換器５の出力は減少し、基準レベルｇを下方に押
し下げ、適正レベルｈに近づける。
これまでの説明は、最小信号反転間隔を利用す
るものであつたが、最大信号反転間隔（11チヤン
ネルビツト相当）を利用しても良い。しかし、ド
ロツプアウトが生じた場合には、最大信号反転間
隔が長くなり不都合を生じるし、また正規の信号
反転間隔を示す単安定マルチバイブレータを駆動
するにも、単安定期間が短い方がより正確になる
ので（同じ５％の誤差が生じたとしても期間が短
い方が誤差量は小さい）、この点から、最小信号
反転間隔（３チヤンネルビツト）を利用した方
が、より好都合である。
るものであつたが、最大信号反転間隔（11チヤン
ネルビツト相当）を利用しても良い。しかし、ド
ロツプアウトが生じた場合には、最大信号反転間
隔が長くなり不都合を生じるし、また正規の信号
反転間隔を示す単安定マルチバイブレータを駆動
するにも、単安定期間が短い方がより正確になる
ので（同じ５％の誤差が生じたとしても期間が短
い方が誤差量は小さい）、この点から、最小信号
反転間隔（３チヤンネルビツト）を利用した方
が、より好都合である。
以上述べた本発明に依れば、最小または最大信
号反転間隔（ハイレベルまたはローレベル期間）
が正規の値となるように基準レベルを自動的に変
更することができるので、正確なデジタル信号を
得ることができる。
号反転間隔（ハイレベルまたはローレベル期間）
が正規の値となるように基準レベルを自動的に変
更することができるので、正確なデジタル信号を
得ることができる。
第１図は本発明に係るデジタル信号検出の為の
基準レベル設定回路のブロツクダイヤグラム、第
２図及び第３図はその動作波形図である。 ３は基準レベル変更回路、６は判定回路。
基準レベル設定回路のブロツクダイヤグラム、第
２図及び第３図はその動作波形図である。 ３は基準レベル変更回路、６は判定回路。
Claims (1)
- 【特許請求の範囲】 １ 記録媒体から検出された信号を、基準レベル
と比較することにより、信号のハイレベル及びロ
ーレベル期間を決定して元のデジタル信号を検出
するのに際して、 信号のハイレベル及びローレベル期間が正規の
最小（または最大）期間以下（または以上）にな
ることがあるか否かを判定する判定回路と、この
判定回路の出力に基いて基準レベルを自動的に変
化させる基準レベル変更回路とを設けたことを特
徴とするデジタル信号検出の為の基準レベル設定
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17746881A JPS5880114A (ja) | 1981-11-04 | 1981-11-04 | デジタル信号検出の為の基準レベル設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17746881A JPS5880114A (ja) | 1981-11-04 | 1981-11-04 | デジタル信号検出の為の基準レベル設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5880114A JPS5880114A (ja) | 1983-05-14 |
| JPH0120508B2 true JPH0120508B2 (ja) | 1989-04-17 |
Family
ID=16031445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17746881A Granted JPS5880114A (ja) | 1981-11-04 | 1981-11-04 | デジタル信号検出の為の基準レベル設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880114A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2624678B1 (fr) * | 1987-12-09 | 1993-09-10 | France Etat | Procede et circuit de regeneration de donnees serialisees transmises en bande de base avec codage a deux niveaux |
-
1981
- 1981-11-04 JP JP17746881A patent/JPS5880114A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5880114A (ja) | 1983-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0120568B2 (ja) | ||
| US4500982A (en) | Servo circuit for a motor for reproducing a PCM audio disk | |
| JPH057770B2 (ja) | ||
| US4414668A (en) | Apparatus for reproducing information signals recorded on a recording medium | |
| JPH0620388A (ja) | ディジタル情報再生装置 | |
| JPH0516103B2 (ja) | ||
| US4198663A (en) | Digital signal recording system | |
| JPH0120509B2 (ja) | ||
| JPH07101511B2 (ja) | 情報記録再生装置 | |
| JPS5880114A (ja) | デジタル信号検出の為の基準レベル設定回路 | |
| JPH0445910B2 (ja) | ||
| US5189657A (en) | Circuit for writing and reproducing a modulation signal onto writable optical disk | |
| JP2000165330A (ja) | サンプル補間を用いたデ―タ検出装置及びその方法 | |
| EP1096488A2 (en) | Reproduction signal processing apparatus | |
| JPS5856256A (ja) | 再生速度制御装置 | |
| JPS58147814A (ja) | デ−タ信号検出回路 | |
| JP3618421B2 (ja) | ディジタルデータ再生装置 | |
| JPH0469864A (ja) | 自動波形等化回路 | |
| JPH04301204A (ja) | データ記録再生装置の再生回路 | |
| JPH07105116B2 (ja) | 記録媒体の再生装置 | |
| JPH029009A (ja) | ディジタル・データ検出器 | |
| JP2001338476A (ja) | 媒体交換型磁気記録再生装置 | |
| JPS58114317A (ja) | デイジタル変調信号読取装置 | |
| JP2539570B2 (ja) | 光学的情報再生装置 | |
| JPH05334802A (ja) | ディジタル信号再生装置 |