JPH0445972B2 - - Google Patents
Info
- Publication number
- JPH0445972B2 JPH0445972B2 JP58079019A JP7901983A JPH0445972B2 JP H0445972 B2 JPH0445972 B2 JP H0445972B2 JP 58079019 A JP58079019 A JP 58079019A JP 7901983 A JP7901983 A JP 7901983A JP H0445972 B2 JPH0445972 B2 JP H0445972B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent electrode
- electrode material
- amorphous silicon
- kinetic energy
- photoconductive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Light Receiving Elements (AREA)
- Photovoltaic Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、光導電素子の製造方法に関し、特に
アモルフアスシリコン上にスパツタリング等の物
理蒸着法を用いて透明電極薄膜を形成する方法の
改良に関する。
アモルフアスシリコン上にスパツタリング等の物
理蒸着法を用いて透明電極薄膜を形成する方法の
改良に関する。
［従来の技術］
従来、例えば第１図に示すような光導電素子Ｕ
が提案されている。すなわち、絶縁性基板１上に
金属膜２、光導電性半導体基体３および透明電極
薄膜４がこれらの順に積層されて構成されてい
る。半導体基体３は、例えば水素化アモルフアス
シリコンよりなり、この半導体基体３上に、例え
ば酸化インジウム錫よりなる透明電極薄膜４が、
スパツタリングのような物理蒸着法（PVD）に
よつて着膜形成されている。
が提案されている。すなわち、絶縁性基板１上に
金属膜２、光導電性半導体基体３および透明電極
薄膜４がこれらの順に積層されて構成されてい
る。半導体基体３は、例えば水素化アモルフアス
シリコンよりなり、この半導体基体３上に、例え
ば酸化インジウム錫よりなる透明電極薄膜４が、
スパツタリングのような物理蒸着法（PVD）に
よつて着膜形成されている。
第２図は、上述のような半導体基体３上に透明
電極薄膜４を形成する場合に適用されるスパツタ
リング装置を概略的に示す。すなわち、陰極５上
に、透明電極材料よりなるターゲツト６が固着さ
れ、このターゲツト６と対向して、陽極となる半
導体基体３が所定の距離を隔てて配置される。
電極薄膜４を形成する場合に適用されるスパツタ
リング装置を概略的に示す。すなわち、陰極５上
に、透明電極材料よりなるターゲツト６が固着さ
れ、このターゲツト６と対向して、陽極となる半
導体基体３が所定の距離を隔てて配置される。
このような構成において、アルゴンその他の不
活性ガスを主成分とする低圧ガス中において両極
間で直流高圧グロー放電を行うと、＋イオンが発
生し、これがターゲツト６に衝突してターゲツト
６の表面の原子を叩き出す。そしてこれにより、
透明電極材料の粒子が基体３の表面３ａに付着し
て透明電極薄膜４が形成される。なお、第２図に
おいて、７はグロー放電領域を示す。
活性ガスを主成分とする低圧ガス中において両極
間で直流高圧グロー放電を行うと、＋イオンが発
生し、これがターゲツト６に衝突してターゲツト
６の表面の原子を叩き出す。そしてこれにより、
透明電極材料の粒子が基体３の表面３ａに付着し
て透明電極薄膜４が形成される。なお、第２図に
おいて、７はグロー放電領域を示す。
［発明が解決しようとする課題］
ところで上述のような従来の光導電素子の製造
方法において、基体３となるアモンフアスシリン
コン上に付着せしめられる際の透明電極材料の粒
子の運動エネルギは、一般に１〜50eV程度に設
定される。したがつて着膜工程の初期において
は、このような高い運動エネルグの粒子の衝突に
より、基体３の表面３ａが損傷を受け易くなる。
方法において、基体３となるアモンフアスシリン
コン上に付着せしめられる際の透明電極材料の粒
子の運動エネルギは、一般に１〜50eV程度に設
定される。したがつて着膜工程の初期において
は、このような高い運動エネルグの粒子の衝突に
より、基体３の表面３ａが損傷を受け易くなる。
また、こうした高い運動エネルギと粒子の衝突
は、同基体３の表面３ａにダングリングボンドの
発生を招き、ひいては界面特性を低下せしめる。
は、同基体３の表面３ａにダングリングボンドの
発生を招き、ひいては界面特性を低下せしめる。
このため、第１図に示すような光動電素子Ｕの
場合、透明電極薄膜４から半導体基体３、すなわ
ちアモルフアスシリコン内へキヤリアが注入され
易くなり、暗電流が増加するといつた不都合が生
じる。
場合、透明電極薄膜４から半導体基体３、すなわ
ちアモルフアスシリコン内へキヤリアが注入され
易くなり、暗電流が増加するといつた不都合が生
じる。
本発明は、上述の点に鑑みなされたもので、上
記物理蒸着法によつて透明電極薄膜を着膜形成す
る際に、基体となるアモルフアスシリコンの表面
が損傷を受けるのを防止することができ、ひいて
は光電変換特性に優れた光電素子を得ることので
きる光電素子の製造方法を提供することを目的と
する。
記物理蒸着法によつて透明電極薄膜を着膜形成す
る際に、基体となるアモルフアスシリコンの表面
が損傷を受けるのを防止することができ、ひいて
は光電変換特性に優れた光電素子を得ることので
きる光電素子の製造方法を提供することを目的と
する。
［課題を解決するための手段］
このため本発明では、
(A) 前記透明電極を着膜形成する際の着膜工程初
期に、前記ターゲツトとする透明電極材料の近
傍に磁界を与えて、前記アモルフアスシリコン
上に付着される透明電極材料粒子の運動エネル
ギを抑制する。
期に、前記ターゲツトとする透明電極材料の近
傍に磁界を与えて、前記アモルフアスシリコン
上に付着される透明電極材料粒子の運動エネル
ギを抑制する。
(B) 同着工程の初期後、前記磁界を除去若しくは
低減して、前記透明電極材料粒子の運動エネル
ギの抑制を解除する。
低減して、前記透明電極材料粒子の運動エネル
ギの抑制を解除する。
といつた、大きくは２段階の操作を１回の着膜工
程に際して経時的に実行して、光導電素子の製造
を行うようにする。
程に際して経時的に実行して、光導電素子の製造
を行うようにする。
［作用］
上記磁界の与え方を通じて、上記透明電極材料
粒子の運動エネルギが好適にコントロールされる
こととなる。特に、上記(A)の工程を通じて、該透
明電極材料粒子の運動エネルギが、前記アモルフ
アスシリコンの表面を損傷しない程度に小さく抑
制され、その後上記(B)の工程を通じて、同透明電
極材料粒子の運動エネルギが増大されることで、
アモルフアスシリコンと透明電極との界面に特性
劣化の生じない優れた光導電素子が高能率に製造
されるようになる。
粒子の運動エネルギが好適にコントロールされる
こととなる。特に、上記(A)の工程を通じて、該透
明電極材料粒子の運動エネルギが、前記アモルフ
アスシリコンの表面を損傷しない程度に小さく抑
制され、その後上記(B)の工程を通じて、同透明電
極材料粒子の運動エネルギが増大されることで、
アモルフアスシリコンと透明電極との界面に特性
劣化の生じない優れた光導電素子が高能率に製造
されるようになる。
［実施例］
以下本発明の実施例について詳細を説明する。
本発明は、透明電極薄膜の着膜工程初期におい
て、透明電極材料粒子の、基体（アモルフアスシ
リコン）に衝突する際の運動エネルギを抑制する
ものであるが、その抑制手法としては、基本的に
第３図ＣおよびＤとして示す方法が考えられる。
て、透明電極材料粒子の、基体（アモルフアスシ
リコン）に衝突する際の運動エネルギを抑制する
ものであるが、その抑制手法としては、基本的に
第３図ＣおよびＤとして示す方法が考えられる。
すなわち、従来は第３図Ａに示すように、例え
ば100Wの電力で短時間に薄膜を形成していたも
のとすれば、これを第３図ＣおよびＤに示すよう
に、着膜工程の初期においては例えば20Wの電力
をもつてスパツタリングを行い、これによつて厚
さ100＃程度の薄膜が形成された時点から、段階
的または連続的に電力を高めるようにする。これ
によれば、実用的な時間で、基体３の表面が損傷
を受けない優れた特性の光導電素子を製造するこ
とができるようになる。
ば100Wの電力で短時間に薄膜を形成していたも
のとすれば、これを第３図ＣおよびＤに示すよう
に、着膜工程の初期においては例えば20Wの電力
をもつてスパツタリングを行い、これによつて厚
さ100＃程度の薄膜が形成された時点から、段階
的または連続的に電力を高めるようにする。これ
によれば、実用的な時間で、基体３の表面が損傷
を受けない優れた特性の光導電素子を製造するこ
とができるようになる。
本発明では、第４図に示すマグネトロン・スパ
ツタリング装置を通じて、こうした第３図Ｃある
いはＤに対応する透明電極材料粒子の運動エネル
ギ抑制を実現する。
ツタリング装置を通じて、こうした第３図Ｃある
いはＤに対応する透明電極材料粒子の運動エネル
ギ抑制を実現する。
すなわち第４図に示すマグネトロン・スパツタ
リング装置にあつては、陰極５側に磁石９を配置
し、着膜工程の初期には、上記電力を抑える代わ
りに、この磁石９によつてターゲツト６の表面お
よび近傍に形成される磁場の磁束密度を大きくす
る。これによつて、当該スパツタリング装置とし
てのグロー放電領域７をターゲツト６と近傍に限
定することができ、基体３に衝突する透明電極材
料粒子の運動エネルギを抑制することができるよ
うになる。
リング装置にあつては、陰極５側に磁石９を配置
し、着膜工程の初期には、上記電力を抑える代わ
りに、この磁石９によつてターゲツト６の表面お
よび近傍に形成される磁場の磁束密度を大きくす
る。これによつて、当該スパツタリング装置とし
てのグロー放電領域７をターゲツト６と近傍に限
定することができ、基体３に衝突する透明電極材
料粒子の運動エネルギを抑制することができるよ
うになる。
なお参考までに、こうして発生される磁界の大
きさを、通常の200〜300ガウス600ガウスに高め
ることで、基体３としてのアモルフアスシリコン
の表面にダングリングボンドの発生を招くことな
く透明電極導膜４の着膜を行うことができ、これ
らアモルフアスシリコンと透明電極薄膜４との良
好なシヨツトキ接合が実現される光導電素子を得
ることができた。厚さ100＃程度の透明電極薄膜
が形成された時点でこうして高めた磁界を除去若
しくは低減する条件は、上述した第３図Ｃあるい
はＤでの手法と変わらない。
きさを、通常の200〜300ガウス600ガウスに高め
ることで、基体３としてのアモルフアスシリコン
の表面にダングリングボンドの発生を招くことな
く透明電極導膜４の着膜を行うことができ、これ
らアモルフアスシリコンと透明電極薄膜４との良
好なシヨツトキ接合が実現される光導電素子を得
ることができた。厚さ100＃程度の透明電極薄膜
が形成された時点でこうして高めた磁界を除去若
しくは低減する条件は、上述した第３図Ｃあるい
はＤでの手法と変わらない。
［発明の効果］
以上説明したように、本発明によれば、スパツ
タリングによる透明電極薄膜形成工程の初期にお
いて、アモルフアスシリコン上に付着せしめられ
る際の透明電極材料粒子の運動エネルギを抑制
し、その後、同運動エネルギの抑制を解除するよ
うにしたことから、アモルフアスシリコン表面へ
のダングリングボンドの発生を良好に抑制して、
透明電極薄膜から光導体基体３内へのキヤリアの
注入量の少ない、したがつて暗電流の少ない優れ
た特性の光導電素子を高能率に得ることができる
ようになる。
タリングによる透明電極薄膜形成工程の初期にお
いて、アモルフアスシリコン上に付着せしめられ
る際の透明電極材料粒子の運動エネルギを抑制
し、その後、同運動エネルギの抑制を解除するよ
うにしたことから、アモルフアスシリコン表面へ
のダングリングボンドの発生を良好に抑制して、
透明電極薄膜から光導体基体３内へのキヤリアの
注入量の少ない、したがつて暗電流の少ない優れ
た特性の光導電素子を高能率に得ることができる
ようになる。
第１図は、本発明の適用される光導電素子の断
面図、第２図は第１図の光導電素子を製造する際
に用いられるスパツタリング装置の概略図、第３
図は本発明による方法を従来の方法と比較して説
明する線図、第４図は本発明の実施に適用される
スパツタリング装置の概略図である。 １……絶縁性基板、２……金属膜、３……半導
体基体であるアモルフアスシリコン、４……透明
電極薄膜、５……陰極、６……ターゲツト、７…
…グロー放電領域、９……磁石。
面図、第２図は第１図の光導電素子を製造する際
に用いられるスパツタリング装置の概略図、第３
図は本発明による方法を従来の方法と比較して説
明する線図、第４図は本発明の実施に適用される
スパツタリング装置の概略図である。 １……絶縁性基板、２……金属膜、３……半導
体基体であるアモルフアスシリコン、４……透明
電極薄膜、５……陰極、６……ターゲツト、７…
…グロー放電領域、９……磁石。
Claims (1)
- 【特許請求の範囲】 １ 透明電極材料をターゲツトとする物理蒸着法
により、アモルフアスシリコン上に透明電極を着
膜形成して光導電素子を形成する光導電素子の製
造方法において、 前記透明電極を着膜形成する際の着膜工程初期
に、前記ターゲツトとする透明電極材料の近傍に
磁界を与えて、前記アモルフアスシリコン上に付
着される透明電極材料粒子の運動エネルギを抑制
する工程と、 同着膜工程の初期後、前記磁界を除去若くしく
は低減して、前記透明電極材料粒子の運動エネル
ギの抑制を解除する工程と、 を具える光導電素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58079019A JPS59204282A (ja) | 1983-05-06 | 1983-05-06 | 薄膜形成方法および薄膜形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58079019A JPS59204282A (ja) | 1983-05-06 | 1983-05-06 | 薄膜形成方法および薄膜形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59204282A JPS59204282A (ja) | 1984-11-19 |
| JPH0445972B2 true JPH0445972B2 (ja) | 1992-07-28 |
Family
ID=13678226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58079019A Granted JPS59204282A (ja) | 1983-05-06 | 1983-05-06 | 薄膜形成方法および薄膜形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59204282A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745356B2 (ja) * | 1989-12-28 | 1995-05-17 | 株式会社島津製作所 | 薄膜製造方法 |
| JP5942476B2 (ja) * | 2012-02-29 | 2016-06-29 | 沖電気工業株式会社 | 発光素子における透明電極の製造方法 |
| JP2014110300A (ja) * | 2012-11-30 | 2014-06-12 | Nichia Chem Ind Ltd | 半導体発光素子の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48100075A (ja) * | 1972-03-29 | 1973-12-18 | ||
| JPS57208180A (en) * | 1981-06-17 | 1982-12-21 | Hitachi Ltd | Manufacture of photoconductive film |
-
1983
- 1983-05-06 JP JP58079019A patent/JPS59204282A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59204282A (ja) | 1984-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0227433B2 (ja) | ||
| JPS61100979A (ja) | 薄膜太陽電池の製造方法 | |
| JP2012517700A (ja) | 光起電力電池における負に帯電したパッシベーション層 | |
| JPH0445972B2 (ja) | ||
| US3968019A (en) | Method of manufacturing low power loss semiconductor device | |
| US6258219B1 (en) | Two-step deposition process for preventing arcs | |
| JP4326162B2 (ja) | リチウム二次電池の製造方法 | |
| JP3259850B2 (ja) | リチウム二次電池用負極 | |
| US5342793A (en) | Process for obtaining multi-layer metallization of the back of a semiconductor substrate | |
| CN116544310A (zh) | 一种低温硫等离子体钝化薄膜太阳能电池吸收层及其制备方法与应用 | |
| JPH0617242A (ja) | 薄膜形成方法及び薄膜形成装置 | |
| US11222785B2 (en) | Method for depositing a metal layer on a wafer | |
| JPH0211011B2 (ja) | ||
| JPS58111324A (ja) | 半導体装置の製造方法 | |
| JP2841213B2 (ja) | 太陽電池用基板の製造方法 | |
| TW200937661A (en) | Solar cell manufacturing method | |
| JPH08107225A (ja) | 薄膜太陽電池の製造方法 | |
| JPH0867981A (ja) | スパッタ装置 | |
| JPH04214671A (ja) | 半導体サブストレート裏面金属化方法 | |
| KR20130088639A (ko) | 태양전지용 배면전극의 제조방법 및 태양전지용 전극 | |
| JP2020150110A (ja) | バックコンタクト型太陽電池セルの製造方法 | |
| JPS6017070A (ja) | 薄膜形成方法及びその装置 | |
| JPH027393B2 (ja) | ||
| KR0125868Y1 (ko) | 금속 증착기의 분리형 아웃 타켓구조 | |
| JPH07211641A (ja) | 電子ビーム蒸着器 |