JPH0211011B2 - - Google Patents
Info
- Publication number
- JPH0211011B2 JPH0211011B2 JP58240723A JP24072383A JPH0211011B2 JP H0211011 B2 JPH0211011 B2 JP H0211011B2 JP 58240723 A JP58240723 A JP 58240723A JP 24072383 A JP24072383 A JP 24072383A JP H0211011 B2 JPH0211011 B2 JP H0211011B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transparent conductive
- target
- silicon layer
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜形成方法に係り、特にマグネト
ロンスパツタリング法を用いてアモルフアス水素
化シリコン層上に透光性導電膜を形成するにあた
り、アモルフアス水素化シリコン層表面に損傷を
与えることなくマグネトロンスパツタリングを行
うための方法に関する。
ロンスパツタリング法を用いてアモルフアス水素
化シリコン層上に透光性導電膜を形成するにあた
り、アモルフアス水素化シリコン層表面に損傷を
与えることなくマグネトロンスパツタリングを行
うための方法に関する。
最近、薄膜形成方法としては、真空蒸着法、ス
パツタリング法、CVD法等が広く用いられてい
る。この内、スパツタリング法は、堆積温度が低
いこと、膜の付着強度が高いこと、形成される膜
の組成も、ターゲツトの組成を比較的忠実に再現
したものとなるため、ターゲツト材料を変えるこ
とで容易に各種の薄膜が形成可能であること等の
長所を有しており、半導体装置の製造分野では、
比較的、よく用いられている方法である。
パツタリング法、CVD法等が広く用いられてい
る。この内、スパツタリング法は、堆積温度が低
いこと、膜の付着強度が高いこと、形成される膜
の組成も、ターゲツトの組成を比較的忠実に再現
したものとなるため、ターゲツト材料を変えるこ
とで容易に各種の薄膜が形成可能であること等の
長所を有しており、半導体装置の製造分野では、
比較的、よく用いられている方法である。
このスパツタリング法を用いて半導体薄膜を形
成するにあたつては、着膜速度（堆積速度）を上
げるためにターゲツトの裏面にマグネツトを取付
け、ターゲツト表面に250ガウス（gauss）程度
の磁場を形成した、いわゆるマグネトロンスパツ
タリング方式が広く採用されている。
成するにあたつては、着膜速度（堆積速度）を上
げるためにターゲツトの裏面にマグネツトを取付
け、ターゲツト表面に250ガウス（gauss）程度
の磁場を形成した、いわゆるマグネトロンスパツ
タリング方式が広く採用されている。
ところが、このマグネトロンスパツタリング方
式によつて、アモルフアス水素化シリコン層上に
透光性導電膜を形成した場合、アモルフアス水素
化シリコン層が損傷を受け、デバイスとしての特
性が劣化するという問題点が生じていた。
式によつて、アモルフアス水素化シリコン層上に
透光性導電膜を形成した場合、アモルフアス水素
化シリコン層が損傷を受け、デバイスとしての特
性が劣化するという問題点が生じていた。
例えば、第１図にその断面概要図を示す如く、
絶縁性のガラス基板１上に形成されたクロム薄膜
からなる金属電極２と酸化インジウム錫（ITO）
薄膜からなる透光性電極３とによつてアモルフア
ス水素化シリコン（ａ：SiH）層からなる光導電
体層４を挾んだサンドイツチ構造の光電変換素子
を形成するにあたつて、アモルフアス水素化シリ
コン層上にITO薄膜を形成する工程で、上記マグ
ネトロンスパツタリング方式を用いた場合、暗電
流が高くなり、素子特性が低下する（明暗比が小
さくなる）という不都合が発生していた。
絶縁性のガラス基板１上に形成されたクロム薄膜
からなる金属電極２と酸化インジウム錫（ITO）
薄膜からなる透光性電極３とによつてアモルフア
ス水素化シリコン（ａ：SiH）層からなる光導電
体層４を挾んだサンドイツチ構造の光電変換素子
を形成するにあたつて、アモルフアス水素化シリ
コン層上にITO薄膜を形成する工程で、上記マグ
ネトロンスパツタリング方式を用いた場合、暗電
流が高くなり、素子特性が低下する（明暗比が小
さくなる）という不都合が発生していた。
これは、アモルフアス水素化シリコン層表面
が、ITOの薄膜形成のためのスパツタリング工程
において粒子によつて損傷をうける、すなわち、
アモルフアス水素化シリコン層のSiとＨ，SiとSi
の間の結合が切断され、アモルフアス水素化シリ
コンが活性化する。その結果発生したキヤリアが
活性化したSiやＨによつて捕獲され易くなり、キ
ヤリア寿命が短くなる。また、ITO薄膜とアモル
フアス水素化シリコン層との界面でのポテンシヤ
ル障壁が低くなり、ITO薄膜側からの電子の注入
が起り易くなつているものと考えられる。
が、ITOの薄膜形成のためのスパツタリング工程
において粒子によつて損傷をうける、すなわち、
アモルフアス水素化シリコン層のSiとＨ，SiとSi
の間の結合が切断され、アモルフアス水素化シリ
コンが活性化する。その結果発生したキヤリアが
活性化したSiやＨによつて捕獲され易くなり、キ
ヤリア寿命が短くなる。また、ITO薄膜とアモル
フアス水素化シリコン層との界面でのポテンシヤ
ル障壁が低くなり、ITO薄膜側からの電子の注入
が起り易くなつているものと考えられる。
このような不都合を解消するため、スパツタリ
ング工程において、着膜初期の電力を、放電可能
な下限近くまで下げる方法が考えられている。こ
れにより、アモルフアス水素化シリコン層表面の
受ける損傷を低減し、素子特性を向上させること
は可能となるが、この方法では、着膜速度が極端
に低下するため、着膜時間が長くなり、生産性が
悪くなるという問題があつた。
ング工程において、着膜初期の電力を、放電可能
な下限近くまで下げる方法が考えられている。こ
れにより、アモルフアス水素化シリコン層表面の
受ける損傷を低減し、素子特性を向上させること
は可能となるが、この方法では、着膜速度が極端
に低下するため、着膜時間が長くなり、生産性が
悪くなるという問題があつた。
本発明は、前記実情に鑑みてなされたもので、
マグネトロンスパツタリング法によつてアモルフ
アス水素化シリコン層上に透光性導電膜を形成す
るにあたり、アモルフアス水素化シリコン層表面
に損傷を少なくし、かつ着膜速度を上げることを
目的とする。
マグネトロンスパツタリング法によつてアモルフ
アス水素化シリコン層上に透光性導電膜を形成す
るにあたり、アモルフアス水素化シリコン層表面
に損傷を少なくし、かつ着膜速度を上げることを
目的とする。
本願発明は、上記目的を達成するためアモルフ
アス水素化シリコン層上に透光性導電膜を着膜す
る薄膜形成方法であつて、 前記透光性導電膜を形成するターゲツトの表面
における磁場を500ガウス（gauss）以上となる
ように維持しマグネトロンスパツタリングにより
透光性導電膜を着膜することを特徴とするもの
で、磁場を従来に比べて、さらに高める（従来の
２〜３倍である500ガウス以上）ことによりター
ゲツト、基板間の印加電圧を低くすることが可能
となり、スパツタ粒子によつてアモルフアス水素
化シリコン層のSiとＨ，SiとSiの間の結合が切断
されることが少なくなり、アモルフアス水素化シ
リコンが活性化するのを防ぐことができることに
着目してなされたもので、本発明は、スパツタリ
ング法において、ターゲツト表面に500ガウス以
上の磁場を形成しつつ行なうものである。
アス水素化シリコン層上に透光性導電膜を着膜す
る薄膜形成方法であつて、 前記透光性導電膜を形成するターゲツトの表面
における磁場を500ガウス（gauss）以上となる
ように維持しマグネトロンスパツタリングにより
透光性導電膜を着膜することを特徴とするもの
で、磁場を従来に比べて、さらに高める（従来の
２〜３倍である500ガウス以上）ことによりター
ゲツト、基板間の印加電圧を低くすることが可能
となり、スパツタ粒子によつてアモルフアス水素
化シリコン層のSiとＨ，SiとSiの間の結合が切断
されることが少なくなり、アモルフアス水素化シ
リコンが活性化するのを防ぐことができることに
着目してなされたもので、本発明は、スパツタリ
ング法において、ターゲツト表面に500ガウス以
上の磁場を形成しつつ行なうものである。
これにより、より低い印加電圧で同程度の電流
が得られるため、粒子に与えられるエネルギーす
なわち印加電圧に比例する着膜速度は低下するこ
となく着膜し得ると共に、アモルフアス水素化シ
リコン層表面に損傷を与えることは極めて少なく
し得る。
が得られるため、粒子に与えられるエネルギーす
なわち印加電圧に比例する着膜速度は低下するこ
となく着膜し得ると共に、アモルフアス水素化シ
リコン層表面に損傷を与えることは極めて少なく
し得る。
以下、本発明の実施例を、図面を参照しつつ詳
細に説明する。
細に説明する。
まず、本発明実施例のスパツタリング方法を実
施するためのスパツタリング装置の１例を第２図
および第３図に示す。
施するためのスパツタリング装置の１例を第２図
および第３図に示す。
この装置は、第２図に示す如く、真空チヤンバ
１１内に形成された基板ホルダ１２と該基板ホル
ダ１２に設置される薄膜を形成するための基板１
３に対向するように配設されたターゲツト部１４
とにより構成されており、さらに、電圧を印加す
るためのDC電源１５と、チヤンバー内を真空排
気するための真空排気系１６と、チヤンバー内に
所定のガスを導入するためのガス供給系１７とを
具備している。
１１内に形成された基板ホルダ１２と該基板ホル
ダ１２に設置される薄膜を形成するための基板１
３に対向するように配設されたターゲツト部１４
とにより構成されており、さらに、電圧を印加す
るためのDC電源１５と、チヤンバー内を真空排
気するための真空排気系１６と、チヤンバー内に
所定のガスを導入するためのガス供給系１７とを
具備している。
また、前記ターゲツト部１４は、第３図にその
拡大図を示す如く、ターゲツト１８とバツクプレ
ート１９とさらにバツクプレートの裏面に配設さ
ぜた希土類系（サマリウム系）であるサマリウム
コバルト（SmCo5）からなるマグネツト２０と
より構成されている。
拡大図を示す如く、ターゲツト１８とバツクプレ
ート１９とさらにバツクプレートの裏面に配設さ
ぜた希土類系（サマリウム系）であるサマリウム
コバルト（SmCo5）からなるマグネツト２０と
より構成されている。
次に、この装置を用い、本発明実施例のマグネ
トロンスパツタリング方法により、光電変換素子
を形成する方法について説明する。
トロンスパツタリング方法により、光電変換素子
を形成する方法について説明する。
まず、ガラス基板上に、電子ビーム蒸着法でク
ロム薄膜を約3000Åの厚さに着膜する。このと
き、基板温度は250℃とする。次いでフオトリン
グラフイにより、所望の形状に分割し、複数個の
クロム電極を形成する。
ロム薄膜を約3000Åの厚さに着膜する。このと
き、基板温度は250℃とする。次いでフオトリン
グラフイにより、所望の形状に分割し、複数個の
クロム電極を形成する。
更に、プラズマ化学蒸着法（プラズマCVD法）
により、光電導体としてのアモルフアスシリコン
層を約1μｍ堆積する。作成条件としては、モノ
シラン（SiH4）ガスを使用し、基板温度200〜
300℃、圧力0.2〜0.5トル（Torr）電力密度20〜
70mw／cm2である。
により、光電導体としてのアモルフアスシリコン
層を約1μｍ堆積する。作成条件としては、モノ
シラン（SiH4）ガスを使用し、基板温度200〜
300℃、圧力0.2〜0.5トル（Torr）電力密度20〜
70mw／cm2である。
続いて、上記装置を使用し、透明電極として酸
化インジウム錫膜を約0.1μｍ着膜する。着膜条件
としては、ターゲツトに酸化インジウム錫
（90mol％酸化インジウムIn2O3＋10mol％酸化錫
SnO2）を使用し、酸素分圧６×10-5Torr、全圧
（アルゴンAr＋酸素O2）＝４×10-3Torr基板温度
10〜40℃とし、電力は145W（290V×0.5V）0.1μ
ｍとなるまで着膜する。
化インジウム錫膜を約0.1μｍ着膜する。着膜条件
としては、ターゲツトに酸化インジウム錫
（90mol％酸化インジウムIn2O3＋10mol％酸化錫
SnO2）を使用し、酸素分圧６×10-5Torr、全圧
（アルゴンAr＋酸素O2）＝４×10-3Torr基板温度
10〜40℃とし、電力は145W（290V×0.5V）0.1μ
ｍとなるまで着膜する。
そして最後に、200℃の酸素＋アルゴン（Ar）
雰囲気中又は大気中で、約30分間熱処理を行な
う。
雰囲気中又は大気中で、約30分間熱処理を行な
う。
このようにして形成された光電変換素子は、暗
時の電流−電圧特性曲線（暗電流曲線）を第４図
に曲線Ａとして示す如く、電流値は、６×
10-9A／cm2付近でブロツクされた、良好な特性を
示す。
時の電流−電圧特性曲線（暗電流曲線）を第４図
に曲線Ａとして示す如く、電流値は、６×
10-9A／cm2付近でブロツクされた、良好な特性を
示す。
比較のために、従来のマグネトロンスパツタ方
式の如く、フエライト系の磁石を使用し、270ガ
ウス程度の磁場を形成しつつ前記本発明実施例と
ほぼ同程度の電力（144W＝380V×0.38A）で
ITO薄膜を着膜した場合の光電変換素子の暗時の
電流−電圧特性曲線を曲線Ｂで示す。の曲線によ
り、印加電圧と共に電流が増大していることがわ
かる。
式の如く、フエライト系の磁石を使用し、270ガ
ウス程度の磁場を形成しつつ前記本発明実施例と
ほぼ同程度の電力（144W＝380V×0.38A）で
ITO薄膜を着膜した場合の光電変換素子の暗時の
電流−電圧特性曲線を曲線Ｂで示す。の曲線によ
り、印加電圧と共に電流が増大していることがわ
かる。
また、従来のマグネトロンスパツタ方式を用い
着膜初期の電力を17WとしてITO薄膜を形成した
光電変換素子の電流−電圧特性曲線を曲線Ｃで示
す。
着膜初期の電力を17WとしてITO薄膜を形成した
光電変換素子の電流−電圧特性曲線を曲線Ｃで示
す。
本発明実施例の方法によつて形成された光電変
換素子の特性曲線Ａは、該曲線Ｃとほぼ同様の特
性を示しておりかつ、着膜速度は曲線Ｃの場合よ
り、はるかに高い。
換素子の特性曲線Ａは、該曲線Ｃとほぼ同様の特
性を示しておりかつ、着膜速度は曲線Ｃの場合よ
り、はるかに高い。
このように、磁場を高くすることにより、アモ
ルフアス水素化シリコン層表面への透光性導電膜
材料のスパツタ粒子による損傷を抑制しデバイス
としての特性を損なうことなく、かつ着膜速度を
低下させることなく透光性導電膜膜の作成を生産
性良く行なうことが可能となつた。
ルフアス水素化シリコン層表面への透光性導電膜
材料のスパツタ粒子による損傷を抑制しデバイス
としての特性を損なうことなく、かつ着膜速度を
低下させることなく透光性導電膜膜の作成を生産
性良く行なうことが可能となつた。
なお、実施例においては、スパツタリング装置
内のマグネツト部に配設されるマグネツトを従来
のフエライト系から希土類系に代えたものを用い
たが、必ずしもこの方法に限定されるものではな
く、他の方法によつて磁場を強化することも可能
である。
内のマグネツト部に配設されるマグネツトを従来
のフエライト系から希土類系に代えたものを用い
たが、必ずしもこの方法に限定されるものではな
く、他の方法によつて磁場を強化することも可能
である。
また、マグネツトとしては、SmCo5の他、イ
ツトリウムコバルト（YCO5）、セシウムコバル
ト（CeCo5）、プルトニウムコバルト（PrCo5）
等、他のマグネツトを用いても良い。
ツトリウムコバルト（YCO5）、セシウムコバル
ト（CeCo5）、プルトニウムコバルト（PrCo5）
等、他のマグネツトを用いても良い。
更にまた、ターゲツト表面における磁場は500
ガウス以上700ガウス程度までに維持するのが望
ましい。
ガウス以上700ガウス程度までに維持するのが望
ましい。
以上、説明してきたように、本発明では、アモ
ルフアス水素化シリコン層上へ透光性導電膜をマ
グネトロンスパツタリング法により形成する場
合、透光性導電膜材料のターゲツト表面における
磁場を500ガウス以上に維持することで、アモル
フアス水素化シリコン層が透光性導電膜材料のス
パツタ粒子によつて損傷をうけるのを防ぐ、すな
わち、アモルフアス水素化シリコン層のSiとＨ、
SiとSiの間の結合がスパツタ粒子よつて切断さ
れ、アモルフアス水素化シリコンが活性化するの
を抑制し、デバイスとしての特性を損なうことな
く、かつ着膜速度を低下させることなく透光性導
電膜の作成を行うことが可能となる。
ルフアス水素化シリコン層上へ透光性導電膜をマ
グネトロンスパツタリング法により形成する場
合、透光性導電膜材料のターゲツト表面における
磁場を500ガウス以上に維持することで、アモル
フアス水素化シリコン層が透光性導電膜材料のス
パツタ粒子によつて損傷をうけるのを防ぐ、すな
わち、アモルフアス水素化シリコン層のSiとＨ、
SiとSiの間の結合がスパツタ粒子よつて切断さ
れ、アモルフアス水素化シリコンが活性化するの
を抑制し、デバイスとしての特性を損なうことな
く、かつ着膜速度を低下させることなく透光性導
電膜の作成を行うことが可能となる。
第１図は通常の光電変換素子の断面概要図、第
２図は本発明実施例のスパツタリング法で使用す
るスパツタリング装置を示す図、第３図は同スパ
ツタリング装置の要部拡大図、第４図は、本発明
実施例の方法によつて形成された光電変換素子と
従来法によつて形成された光電変換素子の電流−
電圧特性曲線を示す図である。 １……ガラス基板、２……金属電極、３……透
光性電極、４……光導電体層、１１……真空チヤ
ンバ、１２……基板ホルダ、１３……基板、１４
……ターゲツト部、１５……DC電源、１６……
真空排気系、１７……ガス供給系、１８……ター
ゲツト、１９……バツクプレート、２０……マグ
ネツト、Ａ……本発明実施例のスパツタリング方
法を用いて形成した光電変換素子の電流−電圧特
性曲線、Ｂ，Ｃ……従来法によつて形成した光電
変換素子の電流−電圧特性曲線。
２図は本発明実施例のスパツタリング法で使用す
るスパツタリング装置を示す図、第３図は同スパ
ツタリング装置の要部拡大図、第４図は、本発明
実施例の方法によつて形成された光電変換素子と
従来法によつて形成された光電変換素子の電流−
電圧特性曲線を示す図である。 １……ガラス基板、２……金属電極、３……透
光性電極、４……光導電体層、１１……真空チヤ
ンバ、１２……基板ホルダ、１３……基板、１４
……ターゲツト部、１５……DC電源、１６……
真空排気系、１７……ガス供給系、１８……ター
ゲツト、１９……バツクプレート、２０……マグ
ネツト、Ａ……本発明実施例のスパツタリング方
法を用いて形成した光電変換素子の電流−電圧特
性曲線、Ｂ，Ｃ……従来法によつて形成した光電
変換素子の電流−電圧特性曲線。
Claims (1)
- 【特許請求の範囲】 １ アモルフアス水素化シリコン層上に透光性導
電膜を着膜する薄膜形成方法であつて、 前記透光性導電膜を形成するターゲツトの表面
における磁場を500ガウス（gauss）以上となる
ように維持しマグネトロンスパツタリングにより
透光性導電膜を着膜するようにしたことを特徴と
する薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240723A JPS60132319A (ja) | 1983-12-20 | 1983-12-20 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240723A JPS60132319A (ja) | 1983-12-20 | 1983-12-20 | 薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60132319A JPS60132319A (ja) | 1985-07-15 |
| JPH0211011B2 true JPH0211011B2 (ja) | 1990-03-12 |
Family
ID=17063741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58240723A Granted JPS60132319A (ja) | 1983-12-20 | 1983-12-20 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132319A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216112A (ja) * | 1986-03-11 | 1987-09-22 | 田崎 明 | 透明導電膜の製造方法 |
| JP2936276B2 (ja) * | 1990-02-27 | 1999-08-23 | 日本真空技術株式会社 | 透明導電膜の製造方法およびその製造装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5440073A (en) * | 1977-09-05 | 1979-03-28 | Matsushita Electric Ind Co Ltd | Film forming method |
| JPS5616671A (en) * | 1979-07-17 | 1981-02-17 | Fujitsu Ltd | Sputtering apparatus |
| EP0046154B1 (en) * | 1980-08-08 | 1984-11-28 | Battelle Development Corporation | Apparatus for coating substrates by high-rate cathodic sputtering, as well as sputtering cathode for such apparatus |
| DE3371439D1 (en) * | 1982-01-26 | 1987-06-11 | Materials Research Corp | Magnetron reactive bias sputtering method and apparatus |
-
1983
- 1983-12-20 JP JP58240723A patent/JPS60132319A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60132319A (ja) | 1985-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1826423B (zh) | 透明导电氧化物 | |
| GB1588452A (en) | Devices including a layer of amorphous silicon | |
| JPS61100979A (ja) | 薄膜太陽電池の製造方法 | |
| JPS6091626A (ja) | アモルフアスシリコンｐｉｎ半導体装置の製造方法 | |
| JPH07224379A (ja) | スパッタ方法およびそのスパッタ装置 | |
| JP4429418B2 (ja) | マグネトロンスパッタ装置による金属酸化物薄膜の成膜方法 | |
| JP3697190B2 (ja) | 太陽電池 | |
| JPH09246577A (ja) | 太陽電池の金属電極形成方法 | |
| JP3615647B2 (ja) | 透明導電膜の製造方法およびその透明導電膜 | |
| WO2009084527A1 (ja) | 太陽電池の製造方法及び太陽電池 | |
| JP2009021607A (ja) | 透明導電性酸化物コーティングの製造方法 | |
| JPH0211011B2 (ja) | ||
| JPH01187983A (ja) | フォトダイオードの製造方法 | |
| JP4229803B2 (ja) | 透明導電膜の製造方法 | |
| CN105869995A (zh) | 一种降低超薄四面体非晶碳膜应力的方法 | |
| US4266984A (en) | Enhanced open circuit voltage in amorphous silicon photovoltaic devices | |
| JP3478561B2 (ja) | スパッタ成膜方法 | |
| JPS61292817A (ja) | 透明電導性金属酸化物膜の形成方法 | |
| JPH0445972B2 (ja) | ||
| TW200937661A (en) | Solar cell manufacturing method | |
| JPH08107225A (ja) | 薄膜太陽電池の製造方法 | |
| JP2841213B2 (ja) | 太陽電池用基板の製造方法 | |
| JPH056286B2 (ja) | ||
| JPH0978236A (ja) | 酸化インジウム・すず透明導電膜の成膜方法 | |
| KR20130088639A (ko) | 태양전지용 배면전극의 제조방법 및 태양전지용 전극 |