JPH0445983B2 - - Google Patents
Info
- Publication number
- JPH0445983B2 JPH0445983B2 JP58130093A JP13009383A JPH0445983B2 JP H0445983 B2 JPH0445983 B2 JP H0445983B2 JP 58130093 A JP58130093 A JP 58130093A JP 13009383 A JP13009383 A JP 13009383A JP H0445983 B2 JPH0445983 B2 JP H0445983B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- leads
- lead frame
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体パツケージのリード取付方法に
係り、特に半導体フラツト形セラミツクパツケー
ジの電気メツキのための導通やリード付の位置精
度向上などを可能にするのに好適なリード付け方
法に関する。
係り、特に半導体フラツト形セラミツクパツケー
ジの電気メツキのための導通やリード付の位置精
度向上などを可能にするのに好適なリード付け方
法に関する。
半導体用セラミツクパツケージを製造する場
合、リード付の精度が極めて重要である。特に、
近年、多リード化、微細ピツチ化が進み、その精
度も厳しくなつている。一方パツケージにはメツ
キを施す必要があり、その方法は電気メツキ法が
主流であるが、パツケージのメツキすべき表面配
線には外部端子と導通のない配線も有り、メツキ
のための導通を取るのが難しい製品が多くなつて
いる。
合、リード付の精度が極めて重要である。特に、
近年、多リード化、微細ピツチ化が進み、その精
度も厳しくなつている。一方パツケージにはメツ
キを施す必要があり、その方法は電気メツキ法が
主流であるが、パツケージのメツキすべき表面配
線には外部端子と導通のない配線も有り、メツキ
のための導通を取るのが難しい製品が多くなつて
いる。
従来の半導体パツケージのリード取付方法とし
て、第１図に示すようなものがある同図におい
て、ａはパツケージの平面図、ｂはａのＸ−
X′線上断面図である。４はセラミツク多層基板
であり、このセラミツク多層基板４には、リード
付パツト３、およびこのリード付パツト３とセラ
ミツク多層基板４の内部配線を介してその一部が
接続される表面配線５が施されている。
て、第１図に示すようなものがある同図におい
て、ａはパツケージの平面図、ｂはａのＸ−
X′線上断面図である。４はセラミツク多層基板
であり、このセラミツク多層基板４には、リード
付パツト３、およびこのリード付パツト３とセラ
ミツク多層基板４の内部配線を介してその一部が
接続される表面配線５が施されている。
上記セラミツク多層基板４に、パツケージ完成
後外部端子となる部品（リード）１ａを一体にし
たリードフレーム１を、部品１ａの先端がリード
付パツト３上に位置するように載置し、ロウ付す
る。ロウ材としては、銀ロウなどを用い、セラミ
ツク多層基板４とリードフレーム１とを一般には
カーボン製の冶具を組み込み、セラミツク多層基
板４はその端面を用い、リードフレーム１はガイ
ド穴２を用いて位置を合せる。リードフレーム１
をリード付パツト３にロウ付して後、LSI等の半
導体チツプを実装し、リードフレーム２をＡ−
A′線上で切断して完成する。
後外部端子となる部品（リード）１ａを一体にし
たリードフレーム１を、部品１ａの先端がリード
付パツト３上に位置するように載置し、ロウ付す
る。ロウ材としては、銀ロウなどを用い、セラミ
ツク多層基板４とリードフレーム１とを一般には
カーボン製の冶具を組み込み、セラミツク多層基
板４はその端面を用い、リードフレーム１はガイ
ド穴２を用いて位置を合せる。リードフレーム１
をリード付パツト３にロウ付して後、LSI等の半
導体チツプを実装し、リードフレーム２をＡ−
A′線上で切断して完成する。
上記のようなリード付方法においては、半導体
チツプをセラミツク多層基板に搭載する場合、リ
ードフレーム１のガイド穴２が一般的に使用され
るため、リードフレーム１間の相対位置は高い精
度が要求される。しかしながら、第１図に示すよ
うなリードフレーム１が個々に独立している場
合、リードフレーム１間の相対位置精度を向上さ
せることは難しいという欠点があつた。また、セ
ラミツク多層基板４上の表面配線５が内部配線を
介してリード付パツト３に接続され、リードフレ
ーム１に接続されているのであれば、リードフレ
ーム１を介して電気メツキのため導通が取れる。
しかしながら、前述のようにセラミツク多層基板
４の内部配線を介して、リード付パツト３と表面
配線５の全てが接続されているとは限らず、リー
ドフレーム１に接続されていない表面配線５があ
るときは、リードフレーム１を介して電気メツキ
のための導通を取ることが不可能となる。そこで
従来はリードフレーム１に接続されていない表面
配線５用に、メツキのためのリード配線を設け、
メツキ後それを切断除去する方法とか、導電性ペ
ーストを印刷し、メツキ後この導電性ペーストを
除去する方法とかが、行わてれいる。しかしなが
ら前者の場合、配線を施すスペースが基板上にな
いことが多く、そのためメツキが不可能となつた
り、また後者の場合も導電性ペーストの印刷除去
に手間がかかる等の欠点があつた。
チツプをセラミツク多層基板に搭載する場合、リ
ードフレーム１のガイド穴２が一般的に使用され
るため、リードフレーム１間の相対位置は高い精
度が要求される。しかしながら、第１図に示すよ
うなリードフレーム１が個々に独立している場
合、リードフレーム１間の相対位置精度を向上さ
せることは難しいという欠点があつた。また、セ
ラミツク多層基板４上の表面配線５が内部配線を
介してリード付パツト３に接続され、リードフレ
ーム１に接続されているのであれば、リードフレ
ーム１を介して電気メツキのため導通が取れる。
しかしながら、前述のようにセラミツク多層基板
４の内部配線を介して、リード付パツト３と表面
配線５の全てが接続されているとは限らず、リー
ドフレーム１に接続されていない表面配線５があ
るときは、リードフレーム１を介して電気メツキ
のための導通を取ることが不可能となる。そこで
従来はリードフレーム１に接続されていない表面
配線５用に、メツキのためのリード配線を設け、
メツキ後それを切断除去する方法とか、導電性ペ
ーストを印刷し、メツキ後この導電性ペーストを
除去する方法とかが、行わてれいる。しかしなが
ら前者の場合、配線を施すスペースが基板上にな
いことが多く、そのためメツキが不可能となつた
り、また後者の場合も導電性ペーストの印刷除去
に手間がかかる等の欠点があつた。
本発明は上述の点にかんがみなされたもので、
リード付パツトに接続されない表面配線にもメツ
キのための導通をとることを可能にした半導体パ
ツケージのリード付方法を提供することを主目的
とする。さらに、本発明は基板の各リードフレー
ム間の相対位置精度を向上させる半導体パツケー
ジのリード付方法を提供することを目的とする。
リード付パツトに接続されない表面配線にもメツ
キのための導通をとることを可能にした半導体パ
ツケージのリード付方法を提供することを主目的
とする。さらに、本発明は基板の各リードフレー
ム間の相対位置精度を向上させる半導体パツケー
ジのリード付方法を提供することを目的とする。
本発明は、半導体パツケージの外部端子となる
リードの形成されたリードフレームを基板上に載
置し、該リードフレームのリードを基板のパツト
部にロウ付する方法において、前記基板上の表面
配線にメツキするためのメツキリードを前記リー
ドフレームに一体的に形成し、前記リードフレー
ムを前記基板上に載置する際、前記メツキリード
を該基板板の表面配線上に位置せしめ、所望の表
面配線にメツキすることを可能としたことであ
る。これ以外の本発明の種々の特徴は、以下に述
べる実施例において随時説明することにする。
リードの形成されたリードフレームを基板上に載
置し、該リードフレームのリードを基板のパツト
部にロウ付する方法において、前記基板上の表面
配線にメツキするためのメツキリードを前記リー
ドフレームに一体的に形成し、前記リードフレー
ムを前記基板上に載置する際、前記メツキリード
を該基板板の表面配線上に位置せしめ、所望の表
面配線にメツキすることを可能としたことであ
る。これ以外の本発明の種々の特徴は、以下に述
べる実施例において随時説明することにする。
第２図は本発明に係るリード付方法の一実施例
を示す図で、同図ａはパツケージ平面図、同図ｂ
はａのＸ−X′線上断面図である。同図において、
第１図と同一符号を付した部分は同一、または相
当部分を示す。図示するように、セラミツク多層
基板４の各辺のリード付パツト３にロウ付される
リード部品１ａをリードフレーム１で一体的に形
成すると共に、さらにリードフレーム１同志も、
その両端を枠リード６で一体的に形成する。これ
により、第１図に示すように個々のリードフレー
ム１を位置決め載置してロウ付するより、リード
フレーム１間の相対位置精度が大幅に向上する。
上記リードフレーム１および枠リード６の形成方
法はリードフレームの加工時にエツチング法また
はプレス打抜き法で行うので、その精度は極めて
良い。また枠リード６でリードフレーム１を一体
的に接続するとリード部品１ａをリード付パツト
３にロウ付する際、リードフレーム１、枠リード
６とロウ付冶具の熱膨張係数の違いからリードフ
レーム１、枠リード６が変形する。例えば、リー
ドフレーム１、枠リード６に熱膨張係数約８×
10-61／℃（25℃〜750℃）の42アロイ材を用い、
治具に熱膨張係数約４×10-61／℃のカーボンを
使用すると、ガイド穴間が30mmある場合、約0.1
mmの伸縮が温度上下で発生する。このためリード
フレーム１の異常変形を発生し、リードフレーム
１間の相対位置精度を劣化する。この変形を防止
するため枠リード６の一部にロウ付時の伸縮を逃
がすノツチ７を設ける。ノツチ７部分の枠リード
６は変形し易いように他の部分より幅を狭くし、
ノツチ７の方向は枠リード６の伸縮方向３に対し
て90°になるようにしておくと効果が大きい。こ
の枠リード６上に、セラミツク多層基板４の表面
配線５の電気メツキのための導通をとるメツキリ
ード８を設け、このメツキリード８が表面配線５
の一部に接するようにする。このメツキリード８
もリードフレーム１、枠リード６を加工時にエツ
チング法またはプレス打抜法で形成する。
を示す図で、同図ａはパツケージ平面図、同図ｂ
はａのＸ−X′線上断面図である。同図において、
第１図と同一符号を付した部分は同一、または相
当部分を示す。図示するように、セラミツク多層
基板４の各辺のリード付パツト３にロウ付される
リード部品１ａをリードフレーム１で一体的に形
成すると共に、さらにリードフレーム１同志も、
その両端を枠リード６で一体的に形成する。これ
により、第１図に示すように個々のリードフレー
ム１を位置決め載置してロウ付するより、リード
フレーム１間の相対位置精度が大幅に向上する。
上記リードフレーム１および枠リード６の形成方
法はリードフレームの加工時にエツチング法また
はプレス打抜き法で行うので、その精度は極めて
良い。また枠リード６でリードフレーム１を一体
的に接続するとリード部品１ａをリード付パツト
３にロウ付する際、リードフレーム１、枠リード
６とロウ付冶具の熱膨張係数の違いからリードフ
レーム１、枠リード６が変形する。例えば、リー
ドフレーム１、枠リード６に熱膨張係数約８×
10-61／℃（25℃〜750℃）の42アロイ材を用い、
治具に熱膨張係数約４×10-61／℃のカーボンを
使用すると、ガイド穴間が30mmある場合、約0.1
mmの伸縮が温度上下で発生する。このためリード
フレーム１の異常変形を発生し、リードフレーム
１間の相対位置精度を劣化する。この変形を防止
するため枠リード６の一部にロウ付時の伸縮を逃
がすノツチ７を設ける。ノツチ７部分の枠リード
６は変形し易いように他の部分より幅を狭くし、
ノツチ７の方向は枠リード６の伸縮方向３に対し
て90°になるようにしておくと効果が大きい。こ
の枠リード６上に、セラミツク多層基板４の表面
配線５の電気メツキのための導通をとるメツキリ
ード８を設け、このメツキリード８が表面配線５
の一部に接するようにする。このメツキリード８
もリードフレーム１、枠リード６を加工時にエツ
チング法またはプレス打抜法で形成する。
上記のようにリードフレーム１、枠リード６お
よびメツキリード８が一体的に形成されたリード
枠とセラミツク多層基板４とを、カーボン製の治
具に組み込み、リードフレーム１のリード部品１
ａの先端をリード付パツト３上にロウ付した後、
第３図の示すように、押圧部材９，１０からなる
治具でメツキリード８を機械的に加圧し、メツキ
リード８を表面配線５に確実に接触させ、電気メ
ツキのための外部端子との導通をとり、メツキを
行う。押圧部材９としては、例えば金属性の基台
９ａの表面にシリコンゴム９ａをコーテイングし
た構造のものを用いる。
よびメツキリード８が一体的に形成されたリード
枠とセラミツク多層基板４とを、カーボン製の治
具に組み込み、リードフレーム１のリード部品１
ａの先端をリード付パツト３上にロウ付した後、
第３図の示すように、押圧部材９，１０からなる
治具でメツキリード８を機械的に加圧し、メツキ
リード８を表面配線５に確実に接触させ、電気メ
ツキのための外部端子との導通をとり、メツキを
行う。押圧部材９としては、例えば金属性の基台
９ａの表面にシリコンゴム９ａをコーテイングし
た構造のものを用いる。
電気メツキを施した後、リード枠を第２図ａの
Ａ−A′線上で切断して、リードフレーム１、枠
リード６およびメツキリード８を除去すると第１
図ａに示す従来のパツケージと同一となり、LSI
等の半導体チツプの搭載は従来と何ら変らない方
法で作業が可能となる。
Ａ−A′線上で切断して、リードフレーム１、枠
リード６およびメツキリード８を除去すると第１
図ａに示す従来のパツケージと同一となり、LSI
等の半導体チツプの搭載は従来と何ら変らない方
法で作業が可能となる。
以上の説明から明らかなように、本発明に係る
半導体パツケージ基板のリード付方法によれば、
リードフレームが一体化にしているのでロウ付治
具への組み込み作業が簡単で、かつリードフレー
ム間の相対位置精度が向上し半導体チツプ搭載の
歩留が向上するのみならず、特に外部端子へ接続
されていないメツキの必要な表面配線に電気メツ
キを簡単に施すことが可能となる優れた効果が得
られる。
半導体パツケージ基板のリード付方法によれば、
リードフレームが一体化にしているのでロウ付治
具への組み込み作業が簡単で、かつリードフレー
ム間の相対位置精度が向上し半導体チツプ搭載の
歩留が向上するのみならず、特に外部端子へ接続
されていないメツキの必要な表面配線に電気メツ
キを簡単に施すことが可能となる優れた効果が得
られる。
第１図は従来のリード付方法を示す図で、同図
ａはパツケージの平面図、同図ｂはａのＸ−
X′線上断面図、第２図は本発明のリード付方法
を示す図で、同図ａはパツケージの平面図、同図
ｂはａのＸ−X′線上断面図、第３図はメツキリ
ードを表面配線に接触させる治具を示す概略図で
ある。 １……リードフレーム、２……ガイド穴、３…
…リード付パツト、４……セラミツク多層基板、
５……表面配線、６……枠リード、７……ノツ
チ、８……メツキリード。
ａはパツケージの平面図、同図ｂはａのＸ−
X′線上断面図、第２図は本発明のリード付方法
を示す図で、同図ａはパツケージの平面図、同図
ｂはａのＸ−X′線上断面図、第３図はメツキリ
ードを表面配線に接触させる治具を示す概略図で
ある。 １……リードフレーム、２……ガイド穴、３…
…リード付パツト、４……セラミツク多層基板、
５……表面配線、６……枠リード、７……ノツ
チ、８……メツキリード。
Claims (1)
- 【特許請求の範囲】 １ 半導体パツケージの外部端子となるリードの
形成されたリードフレームを基板上に載置し、該
リードフレームのリードを基板のパツト部にロウ
付するリード付方法において、前記基板上の表面
配線にメツキするためのメツキリードを前記リー
ドフレームに一体的に形成し、前記リードフレー
ムを前記基板上に載置する際、前記メツキリード
を該基板の表面配線上に位置せしめ、所望の表面
配線にメツキすることを可能とした半導体パツケ
ージのリード付方法。 ２ 前記リードフレームは、基板の複数辺に外部
端子を取り付けるべく複数のフレームよりなり、
各フレーム間を枠リードで接続して一体化したこ
とを特徴とする特許請求の範囲第１項記載の半導
体パツケージのリード付方法。 ３ 前記リードフレーム間を接続する枠リードの
一部に変形防止用のノツチを設けたことを特徴と
する特許請求の範囲第２項記載の半導体パツケー
ジのリード付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130093A JPS6021551A (ja) | 1983-07-15 | 1983-07-15 | 半導体パッケ−ジのリ−ド付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130093A JPS6021551A (ja) | 1983-07-15 | 1983-07-15 | 半導体パッケ−ジのリ−ド付方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6021551A JPS6021551A (ja) | 1985-02-02 |
| JPH0445983B2 true JPH0445983B2 (ja) | 1992-07-28 |
Family
ID=15025795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58130093A Granted JPS6021551A (ja) | 1983-07-15 | 1983-07-15 | 半導体パッケ−ジのリ−ド付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021551A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013200240A (ja) * | 2012-03-26 | 2013-10-03 | Panasonic Corp | 角速度センサおよびその製造方法 |
-
1983
- 1983-07-15 JP JP58130093A patent/JPS6021551A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6021551A (ja) | 1985-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827611A (en) | Compliant S-leads for chip carriers | |
| US4331831A (en) | Package for semiconductor integrated circuits | |
| KR100217528B1 (ko) | 반도체 칩 패키지 및 그의 제조 방법 | |
| JP3588801B2 (ja) | 半導体装置の製造方法 | |
| US5893725A (en) | C4 substrate contact pad which has a layer of NI-B plating | |
| JPWO1999035683A1 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JPH0332914B2 (ja) | ||
| JPS61244057A (ja) | 端子接続構造およびその接続方法 | |
| US6351883B1 (en) | Self align leadframe having resilient carrier positioning means | |
| JPH0445983B2 (ja) | ||
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JPH06342966A (ja) | 電子回路モジュール | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP3959883B2 (ja) | 回路基板の接続構造 | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2789563B2 (ja) | 集積回路装置 | |
| JPS6318335B2 (ja) | ||
| JPH0837254A (ja) | 電子回路装置 | |
| JP2731584B2 (ja) | リードフレーム及びこれを用いた電子部品パッケージの製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0442934Y2 (ja) | ||
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| JPH06120396A (ja) | 半導体装置 | |
| JPS5831420Y2 (ja) | 半導体装置 | |
| JPH0629443A (ja) | 混成集積回路の製造方法 |