JPS5831420Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5831420Y2 JPS5831420Y2 JP1978141789U JP14178978U JPS5831420Y2 JP S5831420 Y2 JPS5831420 Y2 JP S5831420Y2 JP 1978141789 U JP1978141789 U JP 1978141789U JP 14178978 U JP14178978 U JP 14178978U JP S5831420 Y2 JPS5831420 Y2 JP S5831420Y2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- external connection
- connection terminal
- insulating film
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置に関し、特に絶縁基板表面に半導体
素子が固着され、該絶縁基板に植立された外部接続端子
を直接プリント配線板等に挿入接続する所謂プラグイン
型半導体装置の構造の改良に関する。
素子が固着され、該絶縁基板に植立された外部接続端子
を直接プリント配線板等に挿入接続する所謂プラグイン
型半導体装置の構造の改良に関する。
プラグイン型、パッケージは従来例えば第１図に示す如
き構造を有している。
き構造を有している。
すなわちアルミナ等からなる絶縁基板１に例えばモリブ
デン（Ｍｏ）−マンガン（Ｍｎ）からなるメタライズ配
線層２が選択的に焼結形成され、該メタライズ配線層２
表面にニッケル（Ｎｉ）メッキ層３が形成され、該メタ
ライズ配線層３の一端に位置して該絶縁基板１に設けら
れた貫通孔４に外部接続端子５が挿入され、銀ロー６に
よって固着されてなる。
デン（Ｍｏ）−マンガン（Ｍｎ）からなるメタライズ配
線層２が選択的に焼結形成され、該メタライズ配線層２
表面にニッケル（Ｎｉ）メッキ層３が形成され、該メタ
ライズ配線層３の一端に位置して該絶縁基板１に設けら
れた貫通孔４に外部接続端子５が挿入され、銀ロー６に
よって固着されてなる。
そして半導体素子７が前記メタライズ配線層２と共に形
成されるメタライズ層上に更にニッケル（Ｎｉ）メッキ
層８および金（Ａｕ）メッキ層９が形成された絶縁基板
１の凹部１０に収容固着され、該半導体素子７の上面に
設けられた電極と前記メタライズ配線層３の一端とがリ
ード線１１によって接続されて構成される。
成されるメタライズ層上に更にニッケル（Ｎｉ）メッキ
層８および金（Ａｕ）メッキ層９が形成された絶縁基板
１の凹部１０に収容固着され、該半導体素子７の上面に
設けられた電極と前記メタライズ配線層３の一端とがリ
ード線１１によって接続されて構成される。
このような構造によれば、
（イ）絶縁基板表面に形成されるメタライズ配線層はそ
の製作過程において、充分な高精度が期待できないにも
拘らず絶縁基板表面に複雑旦つ精密な製作処理が必要と
される。
の製作過程において、充分な高精度が期待できないにも
拘らず絶縁基板表面に複雑旦つ精密な製作処理が必要と
される。
（ロ）外部接続端子と絶縁基板との接着面積が小さなた
め、接着強度が比較的弱い。
め、接着強度が比較的弱い。
（ハ）半導体素子の電極と、絶縁基板表面のメタライズ
配線層の端子部を接続するリード線の接続乎程に多くの
工数を要する。
配線層の端子部を接続するリード線の接続乎程に多くの
工数を要する。
等の問題があった。本考案は上記問題点を解決して、組
立て容易且つ汎用性のある半導体装置を提供しようとす
るものである。
立て容易且つ汎用性のある半導体装置を提供しようとす
るものである。
このため本考案によれば、表面に選択的にメタライズ層
が形成された絶縁基板、該絶縁基板に設けられた貫通孔
にロー付は並びにかしめによって植立固着された外部接
続端子及び半導体素子が取り付けられた絶縁フィルム配
線体とからなり、該絶縁フィルム配線体が前記外部接続
端子に接続され、且つ前記半導体素子が前記絶縁基板上
のメタライズ層に固着されてなる半導体装置が提供され
る。
が形成された絶縁基板、該絶縁基板に設けられた貫通孔
にロー付は並びにかしめによって植立固着された外部接
続端子及び半導体素子が取り付けられた絶縁フィルム配
線体とからなり、該絶縁フィルム配線体が前記外部接続
端子に接続され、且つ前記半導体素子が前記絶縁基板上
のメタライズ層に固着されてなる半導体装置が提供され
る。
第２図をもって本考案の一実施例をその概略の組立て工
程と共に説明する。
程と共に説明する。
本実施例においては、アルミナ等の絶縁基板２１に形成
された半導体素子収容固着用の凹部２２内及び該絶縁基
板２１に形成された貫通孔２３の周辺部にＭｏ−Ｍｎ等
のメタライズ層２４が形成され、該メタライズ層２４の
表面にはＮｉメッキ層２５が形成されてなり、更に、前
記貫通孔２３へ外部接続端子２６が挿、入されてその頂
部が該Ｎｉメッキ層２５へ銀ロー２７によ、り固着され
てなる。
された半導体素子収容固着用の凹部２２内及び該絶縁基
板２１に形成された貫通孔２３の周辺部にＭｏ−Ｍｎ等
のメタライズ層２４が形成され、該メタライズ層２４の
表面にはＮｉメッキ層２５が形成されてなり、更に、前
記貫通孔２３へ外部接続端子２６が挿、入されてその頂
部が該Ｎｉメッキ層２５へ銀ロー２７によ、り固着され
てなる。
そして更に銅（Ｃｕ） 、アルミニウム（△ｌ）などの
軟質金属で作られたブツシュ２８が外部接続端子２６と
貫通孔２３との間に挿入それてこれをカシメることによ
り該外部接続端子２６が絶縁基板に固着されて、なる。
軟質金属で作られたブツシュ２８が外部接続端子２６と
貫通孔２３との間に挿入それてこれをカシメることによ
り該外部接続端子２６が絶縁基板に固着されて、なる。
そして、溶融半田に外部接続端子２６の頂部を浸漬して
その上面に半田層２９が形成され、更に、半田の薄片２
９′が絶縁、基板２１の四部２２の底部に、置かれる。
その上面に半田層２９が形成され、更に、半田の薄片２
９′が絶縁、基板２１の四部２２の底部に、置かれる。
。一方ポリイミド等の可撓性を有する絶縁フィルム３０
の表面に銅箔等からなる配線パターン３１を形成した絶
縁フィルム配線体３２には例えば半導体集積回路素子等
の半導体素子３３が例えばつす−ブルボンテ゛イニング
等の手法により予め取り付けられるこれを前記絶縁基板
２１．の上：に配置し前、記絶縁フィルム配線体３２：
の、西Ｃ線パダーン３１の端子、部を外部接続端子２６
．の頂部に、：また前記半導体素子３３を絶１緯奉板２
１．の凹部２２（こ、位置合せしな、後、全体を加熱・
し、半導体素子、３３の下面が絶縁基板２１の凹部２２
内に収容固着され、又該絶縁基板？１に植享、さ、れ、
々外部接続端子２６へは絶縁フィルム配線体３２の配線
パターン３１が接続されて構成され゛る。
の表面に銅箔等からなる配線パターン３１を形成した絶
縁フィルム配線体３２には例えば半導体集積回路素子等
の半導体素子３３が例えばつす−ブルボンテ゛イニング
等の手法により予め取り付けられるこれを前記絶縁基板
２１．の上：に配置し前、記絶縁フィルム配線体３２：
の、西Ｃ線パダーン３１の端子、部を外部接続端子２６
．の頂部に、：また前記半導体素子３３を絶１緯奉板２
１．の凹部２２（こ、位置合せしな、後、全体を加熱・
し、半導体素子、３３の下面が絶縁基板２１の凹部２２
内に収容固着され、又該絶縁基板？１に植享、さ、れ、
々外部接続端子２６へは絶縁フィルム配線体３２の配線
パターン３１が接続されて構成され゛る。
、 ・ ・ ・：
１ 、このよ、うな本考案による半導体装置構造によれば次
のような効果が得られる。
１ 、このよ、うな本考案による半導体装置構造によれば次
のような効果が得られる。
■ 半導体素子と絶縁基板に植立された外部接続端子と
の接続は絶縁フィルム配線体によって行なわれるので、
絶縁基板表面へのメタライズ配線層の形成が不、譬であ
り、又絶縁フィルム配線体への配線層の形成は、いわゆ
るフォトリソグラフィーにより行な１えるためパターン
層、パターン間隔ともに銅箔等の厚さく４常３５μ）程
度≠で単純化が可能である。
の接続は絶縁フィルム配線体によって行なわれるので、
絶縁基板表面へのメタライズ配線層の形成が不、譬であ
り、又絶縁フィルム配線体への配線層の形成は、いわゆ
るフォトリソグラフィーにより行な１えるためパターン
層、パターン間隔ともに銅箔等の厚さく４常３５μ）程
度≠で単純化が可能である。
より高い集積度責有して、の、半導体素子の収容が可能
となる。
となる。
□＠ 絶縁フィルム配線体へは所望の配線パターン
を良好な精度で容易に形成し得るので、適当なパターン
を選ぶことにより、絶縁基板、外部接続端子の配置等に
は何ら変更を加えることなく多種類の半導体素子と組み
合せることが可能となる。
を良好な精度で容易に形成し得るので、適当なパターン
を選ぶことにより、絶縁基板、外部接続端子の配置等に
は何ら変更を加えることなく多種類の半導体素子と組み
合せることが可能となる。
○ 予め半導体素子が取り付けられた絶縁フィルム配線
体をパツケー？に取り付ける・際には、相互に位置合せ
の体、単に加勢するだけでよく、工程が簡単化され大幅
に工数が、削減される。
体をパツケー？に取り付ける・際には、相互に位置合せ
の体、単に加勢するだけでよく、工程が簡単化され大幅
に工数が、削減される。
Ｏ絶縁基板と外部接続端子とは、絶縁基板の両面で固着
されているので、外部接続端子は＋、分な接着強度が得
１られる。
されているので、外部接続端子は＋、分な接着強度が得
１られる。
： １そして、本考案は上記実施例、に限らず更に変
形して実施することができ：る。
形して実施することができ：る。
例えば、第２図に示した実施例にお：いては絶縁基板の
半導体素子取り付は部分に凹部を設けたが、これは外部
接続端子の高さを選ぶことにより平坦、であ、つてもよ
、い。
半導体素子取り付は部分に凹部を設けたが、これは外部
接続端子の高さを選ぶことにより平坦、であ、つてもよ
、い。
また絶縁フィルろ配線体表面に形成される配線パターン
を選択するこ、とにより、該絶縁フ、、イルム配線体へ
複数個の半導体素子を取り付け、該絶縁７．イルム配線
体に支持キれた。
を選択するこ、とにより、該絶縁フ、、イルム配線体へ
複数個の半導体素子を取り付け、該絶縁７．イルム配線
体に支持キれた。
複数個の、半導体素子を、＝絶縁基板上に配置、置塔載
して、よ、、す高、い集積度を有する半導体装置を構成
することができる。
して、よ、、す高、い集積度を有する半導体装置を構成
することができる。
その他本考案は、そρ椰旨＠潟縁：・しな、！、、１１
範四で種夕、変形実棒夕ｆ可熊である。
範四で種夕、変形実棒夕ｆ可熊である。
、。なお１本考案による。
半導体装置にあっては、樹脂あるいは金属容器を用い・
て気密封止を行なっても・よいことはもちろんである。
て気密封止を行なっても・よいことはもちろんである。
・：・ｌ ・ ・：
第１図は従来の半導体装置、ρ構、菫を示す要部断面図
、第・２、図は本、考案によ′る半導体装置の構造を示
す要部断面、図マ゛ある。 、第１図および第２・１１図番；おいて、１・、２１・
・・・・・絶縁基板、５，２６・・・・・ゴ外部接続端
子、７．３３−・・・・・半導体素子、３２・・・・・
・絶縁フィルム配線体。
、第・２、図は本、考案によ′る半導体装置の構造を示
す要部断面、図マ゛ある。 、第１図および第２・１１図番；おいて、１・、２１・
・・・・・絶縁基板、５，２６・・・・・ゴ外部接続端
子、７．３３−・・・・・半導体素子、３２・・・・・
・絶縁フィルム配線体。
Claims (1)
- 表面の素子収容部及び貫通孔の上面周辺部にメタライズ
層が形成された絶縁基板、該絶縁基板に設けられた貫通
孔の上面周辺にロー付けされ、かつ該貫通孔の下面から
ピン周辺に挿入された軟質金属からなるブツシュをかし
めることにより植立固着された外部接続端子及びあらか
じめ半導体素子が取り付けられた絶縁フィルム配線体と
からなり、該絶縁フィルム配線体が前記外部接続端子に
接続されるとともに前記半導体素子が前記絶縁基板上の
メタライズ層に固着されてなることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978141789U JPS5831420Y2 (ja) | 1978-10-16 | 1978-10-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978141789U JPS5831420Y2 (ja) | 1978-10-16 | 1978-10-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5558062U JPS5558062U (ja) | 1980-04-19 |
| JPS5831420Y2 true JPS5831420Y2 (ja) | 1983-07-12 |
Family
ID=29117924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978141789U Expired JPS5831420Y2 (ja) | 1978-10-16 | 1978-10-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831420Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5030479A (ja) * | 1973-07-20 | 1975-03-26 |
-
1978
- 1978-10-16 JP JP1978141789U patent/JPS5831420Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5558062U (ja) | 1980-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700473A (en) | Method of making an ultra high density pad array chip carrier | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US4949225A (en) | Circuit board for mounting electronic components | |
| JP2002016181A (ja) | 半導体装置、その製造方法、及び電着フレーム | |
| TW200845350A (en) | Dual or multiple row package | |
| JPH057062A (ja) | 電気素子実装装置 | |
| US5895231A (en) | External terminal fabrication method for semiconductor device package | |
| US5099395A (en) | Circuit board for mounting electronic components | |
| JPS5831420Y2 (ja) | 半導体装置 | |
| JPS6227544B2 (ja) | ||
| JP4065145B2 (ja) | 電子部品用ソケットの製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0517709B2 (ja) | ||
| JPS6318335B2 (ja) | ||
| JPH0458189B2 (ja) | ||
| JPH1079402A (ja) | 半導体パッケージ | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JP2004014568A (ja) | 半導体装置 | |
| JP3404586B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60217641A (ja) | 集積回路装置 | |
| JPH08107127A (ja) | 半導体装置 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JP3280835B2 (ja) | マルチチップモジュールの製造方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ |