JPH0446010B2 - - Google Patents
Info
- Publication number
- JPH0446010B2 JPH0446010B2 JP57175244A JP17524482A JPH0446010B2 JP H0446010 B2 JPH0446010 B2 JP H0446010B2 JP 57175244 A JP57175244 A JP 57175244A JP 17524482 A JP17524482 A JP 17524482A JP H0446010 B2 JPH0446010 B2 JP H0446010B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- noise filter
- vref
- vbe
- digital noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Networks Using Active Elements (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、ディジタル通信システムに関し、特
に搬送電流伝送システムにおいて有効なデイジタ
ル通信システムに関する。
に搬送電流伝送システムにおいて有効なデイジタ
ル通信システムに関する。
M.E.Wright，R.S.Sleeth等により発明され、
本出願人に譲渡された米国特許出願第307705号
（1981年10月２日出願、米国特許第4459699号明細
書参照）の「差動型サンプリングホールド結合回
路」においては、デイジタル搬送電流受信装置に
ついて記載されている。コンパレータは、ある程
度のノイズ不感性を提供する周波数変調システム
においてデイジタル受信装置出力を提供するもの
である。しかし、搬送電流システムは、依然とし
て電力線において共通的に存在するインパルス・
ノイズを受ける。本発明は、前述のコンパレータ
以降に搬送電流受信装置に組込み可能な時間形態
フイルタに関する。
本出願人に譲渡された米国特許出願第307705号
（1981年10月２日出願、米国特許第4459699号明細
書参照）の「差動型サンプリングホールド結合回
路」においては、デイジタル搬送電流受信装置に
ついて記載されている。コンパレータは、ある程
度のノイズ不感性を提供する周波数変調システム
においてデイジタル受信装置出力を提供するもの
である。しかし、搬送電流システムは、依然とし
て電力線において共通的に存在するインパルス・
ノイズを受ける。本発明は、前述のコンパレータ
以降に搬送電流受信装置に組込み可能な時間形態
フイルタに関する。
本発明の目的は、シユミツト・トリガー回路に
より通常生じる如き入力ヒステリシスによりデイ
ジタル信号に対して応答し得るモノリシツク集積
回路の提供にある。
より通常生じる如き入力ヒステリシスによりデイ
ジタル信号に対して応答し得るモノリシツク集積
回路の提供にある。
本発明の別の目的は、ノイズ不応答性を増強す
るためデイジタル信号受信装置に組込み可能なデ
イジタルノイズフイルタ回路の提供にある。
るためデイジタル信号受信装置に組込み可能なデ
イジタルノイズフイルタ回路の提供にある。
本発明の更に別の目的は、コンデンサがランプ
機能を生じ、これが更に優れたノイズ不応答性を
有するデータ出力を生じるヒステリシス・スイツ
チング・ラツチを駆動するように、データ入力を
有するトランスコンダクタンス
（transconductance）増幅器によりコンデンサを
駆動することにある。
機能を生じ、これが更に優れたノイズ不応答性を
有するデータ出力を生じるヒステリシス・スイツ
チング・ラツチを駆動するように、データ入力を
有するトランスコンダクタンス
（transconductance）増幅器によりコンデンサを
駆動することにある。
上記および他の目的については、下記の回路要
素を使用して達成される。サンプル・ラツチは、
一緒に駆動される１対の相補トランジスタのエミ
ツタを用いることによりヒステリシス駆動回路が
設けられている。一方のトランジスタ（PNP型）
はそのコレクタをラツチのリセツト・ターミナル
と直接結合され、他方のトランジスタ（NPN型）
はそのコレクタが電流ミラーを介してラツチ・セ
ツト・ターミナルと接続されている。相補トラン
ジスタのベースは通常2VBEで作動されるVREF
を生じている。このように、入力信号がVBEに
下落する時、NPN型トランジスタはONの状態
となり、入力信号はVBEにクランプされ、ラツ
チはセツトされる。入力電位が3VBEまで上昇す
る時、PNP型トランジスタはON状態となり、入
力信号は3VBEにおいてクランプされ、ラツチは
リセツトされることになる。このように、ヒステ
リシス応答性が生じて2VBEを拡張し、トランス
コンダクタンス（transconductance）増幅器出
力はクランプ作用のため飽和状態にならないよう
に維持されることになる。なお、「トランスコン
ダクタンス増幅器」とは［ANALOG
INTEGRATED CIRCUIT DESIGN」Alan B.
Grebene 著、Van Nostrand Reinhold
Company（1972年）発行のp.287〜288に記載され
ているように、入力電圧に応じた電流を出力する
事ができる増幅器の事である。
素を使用して達成される。サンプル・ラツチは、
一緒に駆動される１対の相補トランジスタのエミ
ツタを用いることによりヒステリシス駆動回路が
設けられている。一方のトランジスタ（PNP型）
はそのコレクタをラツチのリセツト・ターミナル
と直接結合され、他方のトランジスタ（NPN型）
はそのコレクタが電流ミラーを介してラツチ・セ
ツト・ターミナルと接続されている。相補トラン
ジスタのベースは通常2VBEで作動されるVREF
を生じている。このように、入力信号がVBEに
下落する時、NPN型トランジスタはONの状態
となり、入力信号はVBEにクランプされ、ラツ
チはセツトされる。入力電位が3VBEまで上昇す
る時、PNP型トランジスタはON状態となり、入
力信号は3VBEにおいてクランプされ、ラツチは
リセツトされることになる。このように、ヒステ
リシス応答性が生じて2VBEを拡張し、トランス
コンダクタンス（transconductance）増幅器出
力はクランプ作用のため飽和状態にならないよう
に維持されることになる。なお、「トランスコン
ダクタンス増幅器」とは［ANALOG
INTEGRATED CIRCUIT DESIGN」Alan B.
Grebene 著、Van Nostrand Reinhold
Company（1972年）発行のp.287〜288に記載され
ているように、入力電圧に応じた電流を出力する
事ができる増幅器の事である。
コンデンサがヒステリシス入力側から接地さ
れ、データ入力信号により操作されるトランスコ
ンダクタンス（transconductance）増幅器によ
つて駆動される。データ信号がコンデンサを充電
させる時、立ち上がり（正のランプ）がコンデン
サの両端に生成され、このコンデンサが放電させ
られる時は相当する下方即ち立ち下がり（負のラ
ンプ）が生成される。このような回路は、データ
入力中に存在するノイズ・スパイク巾よりも狭い
時にはトリツプせず、従つて低域ノイズ・フイル
タの作用が得られる。特に、この回路は、その周
波数スペクトルではなくその継続時間に基いてノ
イズを識別するのである。
れ、データ入力信号により操作されるトランスコ
ンダクタンス（transconductance）増幅器によ
つて駆動される。データ信号がコンデンサを充電
させる時、立ち上がり（正のランプ）がコンデン
サの両端に生成され、このコンデンサが放電させ
られる時は相当する下方即ち立ち下がり（負のラ
ンプ）が生成される。このような回路は、データ
入力中に存在するノイズ・スパイク巾よりも狭い
時にはトリツプせず、従つて低域ノイズ・フイル
タの作用が得られる。特に、この回路は、その周
波数スペクトルではなくその継続時間に基いてノ
イズを識別するのである。
第１図においては、回路は正のターミナル８お
よびアース９間に結合された電源により作動され
る。Ｒ−Ｓ型ラツチ１０はターミナル１１におい
てデイジタル出力を生じる。NPN型トランジ
スタ１２およびPNP型トランジスタ１３がそれ
ぞれラツチ１０をセツトおよびリセツトするよう
に接続されている。相補トランジスタ１２と１３
は回路の節点１４においてエミツタの駆動が行な
われる。これらトランジスタのベースはターミナ
ル１５において共にVREFの電源に接続される。
典型的にな、VREFの値は25℃において2VBE即
ち約1.2Vに保持されることになる。PNP型トラ
ンジスタ１３のコレクタはラツチ１０のリセツ
ト。ターミナルと直接接続されるが、NPN型ト
ランジスタ１２のコレクタは電流ミラー１６によ
りラツチ１０のセツト・ターミナルと接続されて
いる。
よびアース９間に結合された電源により作動され
る。Ｒ−Ｓ型ラツチ１０はターミナル１１におい
てデイジタル出力を生じる。NPN型トランジ
スタ１２およびPNP型トランジスタ１３がそれ
ぞれラツチ１０をセツトおよびリセツトするよう
に接続されている。相補トランジスタ１２と１３
は回路の節点１４においてエミツタの駆動が行な
われる。これらトランジスタのベースはターミナ
ル１５において共にVREFの電源に接続される。
典型的にな、VREFの値は25℃において2VBE即
ち約1.2Vに保持されることになる。PNP型トラ
ンジスタ１３のコレクタはラツチ１０のリセツ
ト。ターミナルと直接接続されるが、NPN型ト
ランジスタ１２のコレクタは電流ミラー１６によ
りラツチ１０のセツト・ターミナルと接続されて
いる。
節点１４が正方向に駆動されるため、電位が
3VBEを越える特PNP型トランジスタ１３がON
の状態となり、共通ベース形態の低い入力インピ
ーダンスの故にこの電位をクランプするように作
用することが判る。同時に、リセツト電流パルス
がラツチ１０対して与えられる。
3VBEを越える特PNP型トランジスタ１３がON
の状態となり、共通ベース形態の低い入力インピ
ーダンスの故にこの電位をクランプするように作
用することが判る。同時に、リセツト電流パルス
がラツチ１０対して与えられる。
節点１４が下方に即ち負の方向に駆動される時
はNPN型トランジスタ１２はONの状態となり、
電位がVBEより低くなる時はその低い共通ベー
ス入力インピーダンスの故にこのレベルにおいて
電位をクランプする。同時に、NPN型トランジ
スタ１２は電流パルスを電流ミラー１６対して接
続し、これが更に反射された電流パルスをラツチ
１０のセツト・ターミナルに対して接続すること
になる。
はNPN型トランジスタ１２はONの状態となり、
電位がVBEより低くなる時はその低い共通ベー
ス入力インピーダンスの故にこのレベルにおいて
電位をクランプする。同時に、NPN型トランジ
スタ１２は電流パルスを電流ミラー１６対して接
続し、これが更に反射された電流パルスをラツチ
１０のセツト・ターミナルに対して接続すること
になる。
コンデンサ１７は、節点１４とアースとの間に
接続される。その値は、節点１４におけるランプ
電圧関数を与えるようにトランスコンダクタンス
（transconductance）増巾器１８電流駆動容量と
組合せて選択される。トランスコンダクタンス増
巾器１８は第２図の波形Ａの形態を有するデータ
信号ソースから入力ターミナル１９および２０に
よつて作動的に駆動される。前述の如く、このよ
うな信号が搬送電流システムにおいて使用される
時、この信号はノイズを生じ得る。第２図におい
ては、波形Ａは２１，２２および２３で示したノ
イズ・パルスを示している。ノイズ・パルス２２
は正であつてデータ・パルス間に存在するが、パ
ルス２１と２３はデータ・パルス内に生じて負と
なる。
接続される。その値は、節点１４におけるランプ
電圧関数を与えるようにトランスコンダクタンス
（transconductance）増巾器１８電流駆動容量と
組合せて選択される。トランスコンダクタンス増
巾器１８は第２図の波形Ａの形態を有するデータ
信号ソースから入力ターミナル１９および２０に
よつて作動的に駆動される。前述の如く、このよ
うな信号が搬送電流システムにおいて使用される
時、この信号はノイズを生じ得る。第２図におい
ては、波形Ａは２１，２２および２３で示したノ
イズ・パルスを示している。ノイズ・パルス２２
は正であつてデータ・パルス間に存在するが、パ
ルス２１と２３はデータ・パルス内に生じて負と
なる。
第２図の波形Ｂに示すように、コンデンサ１７
の存在は節点１４をVBEおよび3VBEの間に振
動させる電圧ランプ作用を生じる。作用において
は、トランスコンダクタンス増巾器１８は入力タ
ーミナル１９および２０から駆動されて、NPN
型トランジスタ１２および１３によつてクランプ
される節点１４を過励振させることになる。第２
図の波形Ｃはラツチ１０の出力を示している。
狭いノイズ・パルス２１，２２，２３は、ランプ
機能をしてラツチ１０を操作するには充分なだけ
節点１４を振動させるに充分な長さは継続しない
ことが判るであろう。換言すれば、データ・パル
スとして現われるに充分な巾ではないノイズ・パ
ルスがデイジダル回路により無視され即ちフイル
タされることになる。このように、このデイジタ
ル・フイルタの作用は時間領域にある。適正なデ
ータ・パルスの中間付近に生じるノイズ・パルス
２１，２２は前記フイルタにより完全に排除され
ることに注目されたい。しかし、ランプ作用期間
中に生じる２３の如きどんなノイズ・パルスも、
出力側に現われる如く適正なデータ・パルスとし
て現われることが判る。さもなければ生じ得る大
きな振幅の歪よりも、少量のパルス巾の歪の方が
ずつと望ましい。ほとんどのデータ・コーデイン
グ方式はパルスのジツタリング量が小さければ問
題とならない。このパルス巾の識別作用は、トラ
ンスコンダクタンス増巾器１８の電流駆動性能と
組合せてコンデンサ１７の値を変更することによ
り選択することができる。
の存在は節点１４をVBEおよび3VBEの間に振
動させる電圧ランプ作用を生じる。作用において
は、トランスコンダクタンス増巾器１８は入力タ
ーミナル１９および２０から駆動されて、NPN
型トランジスタ１２および１３によつてクランプ
される節点１４を過励振させることになる。第２
図の波形Ｃはラツチ１０の出力を示している。
狭いノイズ・パルス２１，２２，２３は、ランプ
機能をしてラツチ１０を操作するには充分なだけ
節点１４を振動させるに充分な長さは継続しない
ことが判るであろう。換言すれば、データ・パル
スとして現われるに充分な巾ではないノイズ・パ
ルスがデイジダル回路により無視され即ちフイル
タされることになる。このように、このデイジタ
ル・フイルタの作用は時間領域にある。適正なデ
ータ・パルスの中間付近に生じるノイズ・パルス
２１，２２は前記フイルタにより完全に排除され
ることに注目されたい。しかし、ランプ作用期間
中に生じる２３の如きどんなノイズ・パルスも、
出力側に現われる如く適正なデータ・パルスとし
て現われることが判る。さもなければ生じ得る大
きな振幅の歪よりも、少量のパルス巾の歪の方が
ずつと望ましい。ほとんどのデータ・コーデイン
グ方式はパルスのジツタリング量が小さければ問
題とならない。このパルス巾の識別作用は、トラ
ンスコンダクタンス増巾器１８の電流駆動性能と
組合せてコンデンサ１７の値を変更することによ
り選択することができる。
第３図は、従来周知の集積回路の構成要素を用
いて如何にして第１図の回路が構成することがで
きるかを示す回路図である。第１図のものと同じ
部分に同じ番号が付されている。
いて如何にして第１図の回路が構成することがで
きるかを示す回路図である。第１図のものと同じ
部分に同じ番号が付されている。
ラツチ１０はそれぞれ負荷抵抗２８，２９を使
用するトランジスタ２６，２７により構成され
る。交差接続されたフイードパツク抵抗３０，３
１がラツチング形態を完成する。トランジスタ２
７のコレクタは出力ターミナル１１においてラツ
チの出力を提供し、トランジスタ２６のコレク
タはターミナル２５においてＱ出力を生じる。
用するトランジスタ２６，２７により構成され
る。交差接続されたフイードパツク抵抗３０，３
１がラツチング形態を完成する。トランジスタ２
７のコレクタは出力ターミナル１１においてラツ
チの出力を提供し、トランジスタ２６のコレク
タはターミナル２５においてＱ出力を生じる。
トランスコンダクタンス増巾器１８は作動的に
駆動されるトランジスタ３３と３４からなつてい
る。電流ソース３２はテール電流I1を生じ、電流
ミラー負荷トランジスタ３５，３６はシングル・
エンデド出力を生じる。作用においては、ターミ
ナル２０がターミナル１９より低い状態で駆動さ
れる時、ほとんどのI1がトランジスタ３３に流れ
てコンデンサ１７充電する。このように、ソース
３２およびコンデンサ１７は正のランプをセツト
する。
駆動されるトランジスタ３３と３４からなつてい
る。電流ソース３２はテール電流I1を生じ、電流
ミラー負荷トランジスタ３５，３６はシングル・
エンデド出力を生じる。作用においては、ターミ
ナル２０がターミナル１９より低い状態で駆動さ
れる時、ほとんどのI1がトランジスタ３３に流れ
てコンデンサ１７充電する。このように、ソース
３２およびコンデンサ１７は正のランプをセツト
する。
入力ターミナル１９がターミナル２０より低い
状態に駆動される時、トランジスタ３４はONの
状態となつてI1は電流ミラー負荷トランジスタ３
５に流れる。電流ミラー負荷トランジスタ３５と
３６が同じサイズであるものとすれば、同じ電流
が電流ミラー負荷トランジスタ３６に流れてコン
デンサ１７を放電させるように作用する。このよ
うに、負のランプもまたソース３２とコンデンサ
１７によつてセツトされるのである。
状態に駆動される時、トランジスタ３４はONの
状態となつてI1は電流ミラー負荷トランジスタ３
５に流れる。電流ミラー負荷トランジスタ３５と
３６が同じサイズであるものとすれば、同じ電流
が電流ミラー負荷トランジスタ３６に流れてコン
デンサ１７を放電させるように作用する。このよ
うに、負のランプもまたソース３２とコンデンサ
１７によつてセツトされるのである。
節点１５におけるVREFの値は、ソース３７か
らダイオード３８，３９介して流れる2VBEにお
いて確保され、これによりこのダイオードは順方
向にバイアスされる。正のランプが節点１４を
3VBEに駆動する時、トランジスタ１３はONの
状態になつて電圧をこのレベルにクランプし、I1
はラツチのリセツト電流としてトランジスタ２６
のベースに流れることになる。負のランプが節点
１４をVBE以下に駆動する時は、NPN型トラン
ジスタ１２はONの状態となつてこの電圧をクラ
ンプすることになる。この時点において、電流ミ
ラー負荷トランジスタ３６流れる反射されたI1は
NPN型トランジスタ１２に流れることになる。
電流ミラー１６再びI1を反射し、こが更にラツチ
のセツト電流としてトランジスタ２７のベースに
流れることになる。
らダイオード３８，３９介して流れる2VBEにお
いて確保され、これによりこのダイオードは順方
向にバイアスされる。正のランプが節点１４を
3VBEに駆動する時、トランジスタ１３はONの
状態になつて電圧をこのレベルにクランプし、I1
はラツチのリセツト電流としてトランジスタ２６
のベースに流れることになる。負のランプが節点
１４をVBE以下に駆動する時は、NPN型トラン
ジスタ１２はONの状態となつてこの電圧をクラ
ンプすることになる。この時点において、電流ミ
ラー負荷トランジスタ３６流れる反射されたI1は
NPN型トランジスタ１２に流れることになる。
電流ミラー１６再びI1を反射し、こが更にラツチ
のセツト電流としてトランジスタ２７のベースに
流れることになる。
本発明については、当業者がこれを実施するこ
とができるような表現を以つて記述した。以上の
記述を読めば、本発明の主旨および範囲内におい
て当業者が着想できる多くの変更例があることは
明らかである。例えば、バイポーラ・トランジス
タによる実施例について詳細に述べたが、
CMOS、NMOSまたはPOS型トランジスタの如
き他の回路も使用することができる。従つて、本
発明の範囲は投書の特許請求の範囲によつてのみ
限定されるべきものである。
とができるような表現を以つて記述した。以上の
記述を読めば、本発明の主旨および範囲内におい
て当業者が着想できる多くの変更例があることは
明らかである。例えば、バイポーラ・トランジス
タによる実施例について詳細に述べたが、
CMOS、NMOSまたはPOS型トランジスタの如
き他の回路も使用することができる。従つて、本
発明の範囲は投書の特許請求の範囲によつてのみ
限定されるべきものである。
第１図は本発明の回路を示すブロツク図、第２
図は第１図の回路において生じる信号を示す一連
のグラフ、および第３図は本発明の回路の集積回
路版を示す回路図である。 ８……ターミナル、９……アース、１０……ラ
ツチ、１１……ターミナル、１２，１３……
PNP型トランジスタ、１４……節点、１５……
ターミナル、１６……電流ミラー、１７……コン
デンサ、１８……トランスコンダクタンス増巾
器、１９，２０…入力ターミナル、２１〜２３…
…ノイズ・パルス、２５……ターミナル、２６，
２７……トランジスタ、２８，２９……負荷抵
抗、３０，３１……フイードバツク抵抗、３２…
…ソース、３３，３４……トランジスタ、３５，
３６……電流ミラー負荷トランジスタ、３７……
ソース、３８，３９……ダイオード。
図は第１図の回路において生じる信号を示す一連
のグラフ、および第３図は本発明の回路の集積回
路版を示す回路図である。 ８……ターミナル、９……アース、１０……ラ
ツチ、１１……ターミナル、１２，１３……
PNP型トランジスタ、１４……節点、１５……
ターミナル、１６……電流ミラー、１７……コン
デンサ、１８……トランスコンダクタンス増巾
器、１９，２０…入力ターミナル、２１〜２３…
…ノイズ・パルス、２５……ターミナル、２６，
２７……トランジスタ、２８，２９……負荷抵
抗、３０，３１……フイードバツク抵抗、３２…
…ソース、３３，３４……トランジスタ、３５，
３６……電流ミラー負荷トランジスタ、３７……
ソース、３８，３９……ダイオード。
Claims (1)
- 【特許請求の範囲】 １ デイジタル出力手段とセツト入力手段とリセ
ツト入力手段とを有するラツチ手段１０と、 それぞれ出力電極、入力電極及び制御電極を有
し、該出力電極が前記セツト入力手段及びリセツ
ト入力手段にそれぞれ接続された一対の相補トラ
ンジスタ１２，１３と、 前記一対の相補トランジスタ１２，１３の前記
制御電極に共通に接続された基準電位供給源
VREFと、 前記一対の相補トランジスタ１２，１３の前記
入力電極に共通に接続され、デイジタル入力信号
（Ａ，第２図）に応じてランプ信号（Ｂ，第２図）
を発生するランプ発生装置１７，１８と を含み、 前記ランプ信号Ｂの電圧は、前記基準電位供給
源VREF及び前記相補トランジスタ１２，１３の
前記入力電極と前記制御電極との間の電圧VBE
によつて決定される上限スレツシヨルドレベル
VREF＋VBE及び下限スレツシヨルドレベル
VREF−VBEの間に限定されると共に、前記ラ
ツチ装置１０は前記ランプ信号Ｂが前記上限スレ
ツシヨルドレベルVREF＋VBEに上昇すると第
１の状態になり、前記下限スレツシヨルドレベル
VREF−VBEに下降すると第２の状態となるよ
うに構成されていることを特徴とするデイジタル
ノイズフイルタ。 ２ 特許請求の範囲第１項に記載のデイジタルノ
イズフイルタにおいて、前記一対の相補トランジ
スタ１２，１３の一方の出力電極は前記セツト入
力手段及び前記リセツト入力手段の一方に直接接
続されており、該一対の相補トランジスタ１２，
１３の他方の出力電極はカレントミラー１６を介
して前記入力手段の他方に接続されることを特徴
とするデイジタルノイズフイルタ。 ３ 特許請求の範囲第２項に記載のデイジタルノ
イズフイルタにおいて、前記カレントミラー１６
は、デユーアル・コレクタPNPトランジスタか
らなり、該コレクタの１つがそのベースに直接接
続されていることを特徴とするデイジタルノイズ
フイルタ。 ４ 特許請求の範囲第１項に記載のデイジタルノ
イズフイルタにおいて、前記ランプ発生装置１
７，１８は、前記入力信号が入力されるトランス
コンダクタンス増幅器１８と該増幅器の出力電流
により充放電されるコンデンサ１７とから構成さ
れることを特徴とするデイジタルノイズフイル
タ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US308342 | 1981-10-05 | ||
| US06/308,342 US4431930A (en) | 1981-10-05 | 1981-10-05 | Digital time domain noise filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5871718A JPS5871718A (ja) | 1983-04-28 |
| JPH0446010B2 true JPH0446010B2 (ja) | 1992-07-28 |
Family
ID=23193606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57175244A Granted JPS5871718A (ja) | 1981-10-05 | 1982-10-05 | デジタル時間形態ノイズフイルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4431930A (ja) |
| JP (1) | JPS5871718A (ja) |
| DE (1) | DE3234152A1 (ja) |
| FR (1) | FR2514217A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07508609A (ja) * | 1992-06-30 | 1995-09-21 | エレクトロニック イノベイターズ，インコーポレイテッド | Ａｃ電力ライン搬送波電流ｌａｎを用いた分散型知能による工学的被害およびダメージコントロール管理システム |
| US5553070A (en) * | 1994-09-13 | 1996-09-03 | Riley; Robert E. | Data link module for time division multiplexing control systems |
| WO2000022441A1 (de) * | 1998-10-14 | 2000-04-20 | Continental Teves Ag & Co. Ohg | Verfahren und schaltungsanordnung zur signalverarbeitung für einen bewegungssensor |
| US6353341B1 (en) * | 1999-11-12 | 2002-03-05 | Xilinx, Inc. | Method and apparatus for discriminating against signal interference |
| US6275082B1 (en) | 2000-03-06 | 2001-08-14 | Infineon Technologies Ag | Receiver with switched current feedback for controlled hysteresis |
| US6489809B2 (en) | 2000-11-30 | 2002-12-03 | Infineon Technologies Ag | Circuit for receiving and driving a clock-signal |
| US6492836B2 (en) | 2000-11-30 | 2002-12-10 | Infineon Technologies Ag | Receiver immune to slope-reversal noise |
| US6914951B2 (en) * | 2001-07-24 | 2005-07-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for a digital logic input signal noise filter |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3054910A (en) * | 1959-05-27 | 1962-09-18 | Epsco Inc | Voltage comparator indicating two input signals equal employing constant current source and bistable trigger |
| DE1115292B (de) * | 1959-10-09 | 1961-10-19 | Telefunken Patent | Anordnung zur prellfreien Schliessung und OEffnung eines Stromkreises |
| US3018386A (en) * | 1960-10-11 | 1962-01-23 | Robert L Chase | Amplitude discriminator having separate triggering and recovery controls utilizing automatic triggering control disabling clamp |
| US3230521A (en) * | 1961-05-01 | 1966-01-18 | British Telecomm Res Ltd | Electrical signalling systems |
| NL285144A (ja) * | 1961-11-06 | |||
| US3260943A (en) * | 1964-03-30 | 1966-07-12 | Hughes Aircraft Co | Converter |
| US3460000A (en) * | 1965-11-16 | 1969-08-05 | Allen Bradley Co | Stabilized control circuit |
| JPS4712847U (ja) * | 1971-03-12 | 1972-10-16 | ||
| US3737682A (en) * | 1972-02-10 | 1973-06-05 | Rca Corp | Triggered flip-flop |
| JPS52144944A (en) * | 1976-05-28 | 1977-12-02 | Kawai Musical Instr Mfg Co | Wind comparator |
-
1981
- 1981-10-05 US US06/308,342 patent/US4431930A/en not_active Expired - Lifetime
-
1982
- 1982-09-15 DE DE19823234152 patent/DE3234152A1/de active Granted
- 1982-10-04 FR FR8216590A patent/FR2514217A1/fr not_active Withdrawn
- 1982-10-05 JP JP57175244A patent/JPS5871718A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4431930A (en) | 1984-02-14 |
| DE3234152C2 (ja) | 1991-07-04 |
| JPS5871718A (ja) | 1983-04-28 |
| FR2514217A1 (fr) | 1983-04-08 |
| DE3234152A1 (de) | 1983-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728815A (en) | Data shaping circuit | |
| US4431930A (en) | Digital time domain noise filter | |
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| US4516247A (en) | Signal receiver which indicates the status of the device connected thereto | |
| US4636659A (en) | Sample and hold circuit | |
| US4720643A (en) | Peak catcher circuit | |
| EP0185412A1 (en) | Circuit arrangement for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JPH07303051A (ja) | 受信機装置 | |
| JP2812739B2 (ja) | 三角波発生器 | |
| JPH0998033A (ja) | 電流−電圧変換器及び光受信器 | |
| US3506854A (en) | Driver circuit | |
| JP2804678B2 (ja) | 光検出装置 | |
| JP2000013203A (ja) | パルス整形装置及びパルス整形方法 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP3008422B2 (ja) | Ｅｃｌ―ｃｍｏｓレベル変換回路 | |
| JP2646721B2 (ja) | レベル変換回路 | |
| JP3637149B2 (ja) | レベル変換回路 | |
| JPH0632237B2 (ja) | サンプルホ−ルド回路 | |
| US4282448A (en) | Monostable multivibrator and FM detector circuit employing common emitter transistor amplifier with plural emitter resistors to avoid circuit operation from signal noise | |
| JPS63314904A (ja) | 掛算検波器用広帯域増幅回路 | |
| SU1292197A2 (ru) | Входное телеграфное устройство | |
| JP3466401B2 (ja) | 波形整形回路 | |
| JPH035107B2 (ja) | ||
| EP0070895A1 (en) | Amplifier having reduced power dissipation and improved slew rate |