JPH035107B2 - - Google Patents
Info
- Publication number
- JPH035107B2 JPH035107B2 JP56163108A JP16310881A JPH035107B2 JP H035107 B2 JPH035107 B2 JP H035107B2 JP 56163108 A JP56163108 A JP 56163108A JP 16310881 A JP16310881 A JP 16310881A JP H035107 B2 JPH035107 B2 JP H035107B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- power supply
- terminal
- pulse signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
この発明は、CCDのドライブに適用される多
値レベルのパルス発生回路にに関する。
値レベルのパルス発生回路にに関する。
固体撮像素子のひとつであるCCDをドライブ
する場合、第１図に示すような３値レベルのパル
ス信号P1、P2を必要とする。従来では、第２図
に示す構成のパルス発生回路を用いていた。同図
において、１及び２はドライバーを示し、簡単の
ため、ドライバー１，２については、その出力用
のトランジスタのみが図示されている。ドライバ
ー１は、電源電圧Vcc2及びVcc1（Vcc2＞Vcc1）の電
源でもつて動作し、その入力端子３には、第３図
に示すパルス信号P3が供給される。このパルス
信号P3の周期が１フイールドとなる。この入力
パルス信号P3によつてドライバー１の出力端子
４には、第３図に示すように入力パルスと逆極性
で、Vcc1を低レベル、Vcc2を高レベルとパルス信
号P4が現れる。一方、ドライバー２の入力端子
５には、第３図においてP5又はP6で示すパルス
信号が加えられる。第１図に示すパルス信号P1
をドライバー２の出力端子６に発生させ、容量性
の負荷７をドライブする場合には、パルス信号
P5が入力端子５に供給され、また第１図に示す
パルス信号P2を発生させるときには、パルス信
号P6が入力端子５に供給される。パルス信号P5
が入力端子５に供給されるときには、このパルス
信号P5の低レベルの区間で前段のドライバー１
の出力パルスP4が重畳されるので、OV、Vcc1、
Vcc2の３値のレベルのパルス電圧が出力端子６に
生じる。パルス信号P5、P6は、水平周期の繰り
返し周期を有している。
する場合、第１図に示すような３値レベルのパル
ス信号P1、P2を必要とする。従来では、第２図
に示す構成のパルス発生回路を用いていた。同図
において、１及び２はドライバーを示し、簡単の
ため、ドライバー１，２については、その出力用
のトランジスタのみが図示されている。ドライバ
ー１は、電源電圧Vcc2及びVcc1（Vcc2＞Vcc1）の電
源でもつて動作し、その入力端子３には、第３図
に示すパルス信号P3が供給される。このパルス
信号P3の周期が１フイールドとなる。この入力
パルス信号P3によつてドライバー１の出力端子
４には、第３図に示すように入力パルスと逆極性
で、Vcc1を低レベル、Vcc2を高レベルとパルス信
号P4が現れる。一方、ドライバー２の入力端子
５には、第３図においてP5又はP6で示すパルス
信号が加えられる。第１図に示すパルス信号P1
をドライバー２の出力端子６に発生させ、容量性
の負荷７をドライブする場合には、パルス信号
P5が入力端子５に供給され、また第１図に示す
パルス信号P2を発生させるときには、パルス信
号P6が入力端子５に供給される。パルス信号P5
が入力端子５に供給されるときには、このパルス
信号P5の低レベルの区間で前段のドライバー１
の出力パルスP4が重畳されるので、OV、Vcc1、
Vcc2の３値のレベルのパルス電圧が出力端子６に
生じる。パルス信号P5、P6は、水平周期の繰り
返し周期を有している。
かかる従来の多値レベルのパルス発生回路は、
上述の説明から明かなように、多値レベルのうち
で最大値の電源電圧を必要とし、電源回路の規模
が大きくなる問題点があつた。
上述の説明から明かなように、多値レベルのうち
で最大値の電源電圧を必要とし、電源回路の規模
が大きくなる問題点があつた。
この発明は、かかる従来の多値レベルのパルス
発生回路の欠点を除去せんとするものであり、必
要とする電源電圧のレベルが低くてすむようにし
たものである。
発生回路の欠点を除去せんとするものであり、必
要とする電源電圧のレベルが低くてすむようにし
たものである。
以下、この発明の一実施例について第４図、第
５図及び第６図に参照して説明する。この一実施
例は、３値レベルのパルスを発生するようにした
ものであつて、初段のドライバー１を電源電圧
Vcc1が供給される電源端子８と接地間に設ける。
また、初段のドライバー２の電源端子を負荷７よ
り充分大なる容量のコンデンサ９を介してドライ
バー１の出力端子４とを接続する。このドライバ
ー２の電源端子に対して電源端子１０に加えられ
る電源電圧Vcc2をダイオード１１を介して供給す
る。このドライバー２の出力端子６にCCDのよ
うな容量性の負荷７が接続されると共に、コンデ
ンサ９及びダイオード１１の接続点とダイオード
１２を介して結合される。ドライバー１の入力端
子３には、従来と同様に第６図にも示すパルス信
号P3が供給され、ドライバー２の入力端子５に
は、パルス信号P5又はP6が供給される。
５図及び第６図に参照して説明する。この一実施
例は、３値レベルのパルスを発生するようにした
ものであつて、初段のドライバー１を電源電圧
Vcc1が供給される電源端子８と接地間に設ける。
また、初段のドライバー２の電源端子を負荷７よ
り充分大なる容量のコンデンサ９を介してドライ
バー１の出力端子４とを接続する。このドライバ
ー２の電源端子に対して電源端子１０に加えられ
る電源電圧Vcc2をダイオード１１を介して供給す
る。このドライバー２の出力端子６にCCDのよ
うな容量性の負荷７が接続されると共に、コンデ
ンサ９及びダイオード１１の接続点とダイオード
１２を介して結合される。ドライバー１の入力端
子３には、従来と同様に第６図にも示すパルス信
号P3が供給され、ドライバー２の入力端子５に
は、パルス信号P5又はP6が供給される。
上述のこの発明の一実施例は、第５図の等価回
路によつて表わすことができる。同図において、
S1が初段のドライバーに相当するスイツチ回路を
示し、S2が次段のドライバーに相当するスイツチ
回路を示す。パルス信号P3が高レベルの区間で
は、スイツチ回路S1が接地側に接続され、コンデ
ンサ９が電源電圧Vcc2に充電されると共に、ドラ
イバー２がこの電源電圧Vcc2と接地レベルとの間
で動作している。次に、パルス信号P3が低レベ
ルとなると、スイツチ回路S1が電源端子８側に接
続されることになり、ドライバー２（スイツチン
グ回路S2）に対する電源電圧が（Vcc2＋Vcc1）と
なり、ドライバー２は、接地レベルと（Vcc2＋
Vcc1）との間で動作する。次に再びパルス信号P3
が高レベルになると、負荷７からダイオード１２
が通ずる電流路が形成され、コンデンサ９の値が
大きいので、瞬時に出力電位がVcc2に戻る。した
がつて、第６図に示す３値レベルのパルス信号
P1によるドライブを行なうことができる。
路によつて表わすことができる。同図において、
S1が初段のドライバーに相当するスイツチ回路を
示し、S2が次段のドライバーに相当するスイツチ
回路を示す。パルス信号P3が高レベルの区間で
は、スイツチ回路S1が接地側に接続され、コンデ
ンサ９が電源電圧Vcc2に充電されると共に、ドラ
イバー２がこの電源電圧Vcc2と接地レベルとの間
で動作している。次に、パルス信号P3が低レベ
ルとなると、スイツチ回路S1が電源端子８側に接
続されることになり、ドライバー２（スイツチン
グ回路S2）に対する電源電圧が（Vcc2＋Vcc1）と
なり、ドライバー２は、接地レベルと（Vcc2＋
Vcc1）との間で動作する。次に再びパルス信号P3
が高レベルになると、負荷７からダイオード１２
が通ずる電流路が形成され、コンデンサ９の値が
大きいので、瞬時に出力電位がVcc2に戻る。した
がつて、第６図に示す３値レベルのパルス信号
P1によるドライブを行なうことができる。
第７図はこの発明に用いることができるドライ
バーの一例を示す。ドライバー１，２は、共に同
一の構成であるので、ドライバー１を例にとつて
説明する。第７図において、１３は差動アンプを
示し、エミツタが共通接続された一対のトランジ
スタ１４Ａ，１４Ｂとこのエミツタ共通接続点に
接続された定量流源１５とにより差動アンプ１３
が構成されている。この一方のトランジスタ１４
Ａのベースが入力端子３と接続され、そのコレク
タが電源端子８と接続されおり、また他方のトラ
ンジスタ１４Ｂのベースに固定の直流電圧源１６
が接続されている。トランジスタ１４Ｂのコレク
タ及び電源端子８間に抵抗１７が挿入されると共
に、このコレクタがPNP形トランジスタ１８の
ベースに接続される。
バーの一例を示す。ドライバー１，２は、共に同
一の構成であるので、ドライバー１を例にとつて
説明する。第７図において、１３は差動アンプを
示し、エミツタが共通接続された一対のトランジ
スタ１４Ａ，１４Ｂとこのエミツタ共通接続点に
接続された定量流源１５とにより差動アンプ１３
が構成されている。この一方のトランジスタ１４
Ａのベースが入力端子３と接続され、そのコレク
タが電源端子８と接続されおり、また他方のトラ
ンジスタ１４Ｂのベースに固定の直流電圧源１６
が接続されている。トランジスタ１４Ｂのコレク
タ及び電源端子８間に抵抗１７が挿入されると共
に、このコレクタがPNP形トランジスタ１８の
ベースに接続される。
このトランジスタ１８のエミツタが電源端子８
に接続され、そのコレクタがNPN形トランジス
タ１９のコレクタと接続される。トランジスタ１
９のベースが抵抗２０を介して入力端子３に接続
されると共に、抵抗２１を介して接地れ、そのエ
ミツタも接地されている。このコンプリメンタリ
ーなトランジスタ１８，１９のコレクタ共通接続
点が出力用のトランジスタ２２，２３のベース共
通接続点と接続されている。トランジスタ２２，
２３のベース共通接続点とエミツタ共通接続点即
ち出力端子４との間に抵抗２４が挿入されてい
る。
に接続され、そのコレクタがNPN形トランジス
タ１９のコレクタと接続される。トランジスタ１
９のベースが抵抗２０を介して入力端子３に接続
されると共に、抵抗２１を介して接地れ、そのエ
ミツタも接地されている。このコンプリメンタリ
ーなトランジスタ１８，１９のコレクタ共通接続
点が出力用のトランジスタ２２，２３のベース共
通接続点と接続されている。トランジスタ２２，
２３のベース共通接続点とエミツタ共通接続点即
ち出力端子４との間に抵抗２４が挿入されてい
る。
上述のドライバーの入力端子３に対して例えば
テレビジヨンの水平走査周波数で5Vの振幅の入
力パルスが供給される。この入力パルスがOVよ
り5Vに立上ると、直流電圧源１６の値が2.5V程
度とされているので、トランジスタ１４Ａ，１９
がオンとなり、トランジスタ１４Ｂ，１８がオフ
となる。したがつて、トランジスタ２２がオフ、
トランジスタ２３がオン状態となり、出力端子４
が接地される。
テレビジヨンの水平走査周波数で5Vの振幅の入
力パルスが供給される。この入力パルスがOVよ
り5Vに立上ると、直流電圧源１６の値が2.5V程
度とされているので、トランジスタ１４Ａ，１９
がオンとなり、トランジスタ１４Ｂ，１８がオフ
となる。したがつて、トランジスタ２２がオフ、
トランジスタ２３がオン状態となり、出力端子４
が接地される。
入力パルスがOVに立下ると、トランジスタ１
４Ａ，１９がオフとなり、トランジスタ１４Ｂ，
１８がオンとなる。したがつてトランジスタ２２
がオン、トランジスタ２３がオフの状態となり、
出力端子４が電源端子８と接続されている。この
ように、トランジスタ１８及び１９のコレクタ共
通接続点及び出力端子４の電位は、電源電圧Vcc1
の振幅で入力パルスと逆極性に変化することにな
る。通常出力パルスの振幅は10V〜20Vである。
４Ａ，１９がオフとなり、トランジスタ１４Ｂ，
１８がオンとなる。したがつてトランジスタ２２
がオン、トランジスタ２３がオフの状態となり、
出力端子４が電源端子８と接続されている。この
ように、トランジスタ１８及び１９のコレクタ共
通接続点及び出力端子４の電位は、電源電圧Vcc1
の振幅で入力パルスと逆極性に変化することにな
る。通常出力パルスの振幅は10V〜20Vである。
上述の構成おいて、差動アンプ１３の定電流源
１５の大きさは、トランジスタ１８をオン・オフ
させるのに必要最少源の振幅（トランジスタ１８
のベース・エミツタ間電圧降下よりやや大）のパ
ルスを発生させるもの例えば／ｍＡに設定されて
いる。したがつて負荷電流が流れていない場合、
即ち出力端子４に接続された容量性負荷の充電又
は放電が終了した場合に回路に流れる電流を小さ
くでき、消費電力を低減することができる。勿
論、この発明では、第７図に示す構成以外のドラ
イバーを用いても良い。
１５の大きさは、トランジスタ１８をオン・オフ
させるのに必要最少源の振幅（トランジスタ１８
のベース・エミツタ間電圧降下よりやや大）のパ
ルスを発生させるもの例えば／ｍＡに設定されて
いる。したがつて負荷電流が流れていない場合、
即ち出力端子４に接続された容量性負荷の充電又
は放電が終了した場合に回路に流れる電流を小さ
くでき、消費電力を低減することができる。勿
論、この発明では、第７図に示す構成以外のドラ
イバーを用いても良い。
また、３値レベルのパルスを形成する場合、
（Vcc1＝Vcc2＝Vcc）の場合では、第８図に示す
ように、１種類の電源電圧Vccを用いるだけで良
い。更に、２種類の電源電圧を必要とするとき
に、第８図において破線図示のように、電源端子
８及び接地間に可変抵抗器２５の固定子を挿入
し、その摺動子をダイオード１１のアノードに接
続する構成を用いても良い。２６は、デカツプリ
ング用のコンデンサである。
ように、１種類の電源電圧Vccを用いるだけで良
い。更に、２種類の電源電圧を必要とするとき
に、第８図において破線図示のように、電源端子
８及び接地間に可変抵抗器２５の固定子を挿入
し、その摺動子をダイオード１１のアノードに接
続する構成を用いても良い。２６は、デカツプリ
ング用のコンデンサである。
第９図はこの発明を４値レベルのパルス発生回
路に適用した他の実施例を示す。ここでは、０、
Vcc、2Vcc、3Vccの４値を形成するようにしてお
り、したがつて１種類の電源電圧Vccを用いてい
る。まず、第８図と同様にドライバー１の出力端
子４がコンデンサ９を介してドライバー２の電源
端子に接続されている。このドライバー１の入力
端子３及びドライバー２の入力端子５の夫々に第
１０図Ａ及び同図Ｂに示すパルス信号P3、P5が
供給される。また、ドライバー２の出力端子６が
コンデンサ２７を介して第３のドライバー２８の
電源端子に接続される。このドライバー２８の入
力端子２９に対して第１０図Ｃに示すパルス信号
P7が供給され、その出力端子３０に対して容量
性の負荷７が接続されている。そして、ドライバ
ー２８の電源端子と前段のドライバー２の電源端
子との間がダイオード３１を介して接続されると
共に、ドライバー２８の電源端子とその出力端子
３０との間がダイオード３２を介して接続され
る。
路に適用した他の実施例を示す。ここでは、０、
Vcc、2Vcc、3Vccの４値を形成するようにしてお
り、したがつて１種類の電源電圧Vccを用いてい
る。まず、第８図と同様にドライバー１の出力端
子４がコンデンサ９を介してドライバー２の電源
端子に接続されている。このドライバー１の入力
端子３及びドライバー２の入力端子５の夫々に第
１０図Ａ及び同図Ｂに示すパルス信号P3、P5が
供給される。また、ドライバー２の出力端子６が
コンデンサ２７を介して第３のドライバー２８の
電源端子に接続される。このドライバー２８の入
力端子２９に対して第１０図Ｃに示すパルス信号
P7が供給され、その出力端子３０に対して容量
性の負荷７が接続されている。そして、ドライバ
ー２８の電源端子と前段のドライバー２の電源端
子との間がダイオード３１を介して接続されると
共に、ドライバー２８の電源端子とその出力端子
３０との間がダイオード３２を介して接続され
る。
上述のこの発明の他の実施例の構成において、
パルス信号P3が高レベル、パルス信号P5、P7が
低レベルの区間t1（第１０図参照）では、コンデ
ンサ９及び２７の充電電圧によつてドライバー２
８の出力パルス信号のレベルが2Vccとなる。次
に、パルス信号P5が高レベルとなる区間t2では、
コンデンサ２７が放電されるために、出力レベル
がVccとなる。その次のパルス信号P7が高レベル
の区間t3では、出力端子３０が接地されることに
なる。また、第１０図におけるt4で示すように、
各ドライバーに対して供給されるパルス信号が全
て低レベルになると、出力レベルが最大値3Vccと
なる。このようにして第１０図Ｄに示すような４
値レベルのパルス信号P1を出力端子３０に発生
することができる。
パルス信号P3が高レベル、パルス信号P5、P7が
低レベルの区間t1（第１０図参照）では、コンデ
ンサ９及び２７の充電電圧によつてドライバー２
８の出力パルス信号のレベルが2Vccとなる。次
に、パルス信号P5が高レベルとなる区間t2では、
コンデンサ２７が放電されるために、出力レベル
がVccとなる。その次のパルス信号P7が高レベル
の区間t3では、出力端子３０が接地されることに
なる。また、第１０図におけるt4で示すように、
各ドライバーに対して供給されるパルス信号が全
て低レベルになると、出力レベルが最大値3Vccと
なる。このようにして第１０図Ｄに示すような４
値レベルのパルス信号P1を出力端子３０に発生
することができる。
このように、（ｎ−１）個のドライバーを用い、
前段のドライバーの出力端子を次段のドライバー
の電源端子にコンデンサを介して接続することに
より、ｎ値レベルのパルス信号を発生させること
ができる。
前段のドライバーの出力端子を次段のドライバー
の電源端子にコンデンサを介して接続することに
より、ｎ値レベルのパルス信号を発生させること
ができる。
上述の実施例の説明から理解されるように、こ
の発明は、ｎ値レベルのパルス信号を発生させる
場合、従来の構成のように、ｎ値レベルのうちで
最大値のレベルの電源電圧を必要とせず、前述の
一実施例のように、Ｏ、Vcc2（Vcc1＋Vcc2）の３
値を発生させる場合から明らかなように、電源電
圧のレベルを低くすることができる。また、抵抗
分割によつて低い方の電源電圧を形成することが
できるので、Vcc1又はVcc2のうちのより大きい方
のレベルの電源電圧があれば良い。更に、この発
明では、出力レベルのレベル差が等間隔のときに
は、そのレベル差に対応する電源電圧を１個用い
れば良いので、回路構成を一層簡略のものとする
ことができる。
の発明は、ｎ値レベルのパルス信号を発生させる
場合、従来の構成のように、ｎ値レベルのうちで
最大値のレベルの電源電圧を必要とせず、前述の
一実施例のように、Ｏ、Vcc2（Vcc1＋Vcc2）の３
値を発生させる場合から明らかなように、電源電
圧のレベルを低くすることができる。また、抵抗
分割によつて低い方の電源電圧を形成することが
できるので、Vcc1又はVcc2のうちのより大きい方
のレベルの電源電圧があれば良い。更に、この発
明では、出力レベルのレベル差が等間隔のときに
は、そのレベル差に対応する電源電圧を１個用い
れば良いので、回路構成を一層簡略のものとする
ことができる。
第１図、第２図及び第３図は従来の多値レベル
のパルス発生回路の説明に用いる波形図及び接続
図、第４図及び第５図はこの発明の一実施例の接
続図及び等価回路図、第６図はこの発明の一実施
例の動作説明に用いる波形図、第７図はこの発明
に用いることができるドライバーの一例の接続
図、第８図はこの発明の一実施例を一部変更した
構成の一例の接続図、第９図及び第１０図はこの
発明の他の実施例の接続図及びその動作説明に用
いる波形図である。 １，２，２８……ドライバー、３，５，２９…
…ドライバーの入力端子、４，６，３０……ドラ
イバーの出力端子、７……容量性の負荷。
のパルス発生回路の説明に用いる波形図及び接続
図、第４図及び第５図はこの発明の一実施例の接
続図及び等価回路図、第６図はこの発明の一実施
例の動作説明に用いる波形図、第７図はこの発明
に用いることができるドライバーの一例の接続
図、第８図はこの発明の一実施例を一部変更した
構成の一例の接続図、第９図及び第１０図はこの
発明の他の実施例の接続図及びその動作説明に用
いる波形図である。 １，２，２８……ドライバー、３，５，２９…
…ドライバーの入力端子、４，６，３０……ドラ
イバーの出力端子、７……容量性の負荷。
Claims (1)
- １ 少なくとも２個のドライバーを有し、入力パ
ルス信号によつて第１の電源端子の一方と他方と
の何れかにその出力端子が接続される第１のドラ
イバーと、この第１のドライバーの出力端子と第
２のドライバーの電源端子の一方との間に挿入さ
れたコンデンサと、第２のドライバーの電源端子
の一方と第２の電源端子の間に挿入された単方向
性導通素子とからなり、この第２のドライバーの
出力端子に容量性の負荷が接続されるようにした
多値レベルのパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163108A JPS5863224A (ja) | 1981-10-13 | 1981-10-13 | 多値レベルのパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163108A JPS5863224A (ja) | 1981-10-13 | 1981-10-13 | 多値レベルのパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5863224A JPS5863224A (ja) | 1983-04-15 |
| JPH035107B2 true JPH035107B2 (ja) | 1991-01-24 |
Family
ID=15767314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56163108A Granted JPS5863224A (ja) | 1981-10-13 | 1981-10-13 | 多値レベルのパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863224A (ja) |
-
1981
- 1981-10-13 JP JP56163108A patent/JPS5863224A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5863224A (ja) | 1983-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH035107B2 (ja) | ||
| EP0084259B1 (en) | Sample & hold circuit | |
| JPH0446010B2 (ja) | ||
| JPH0237547B2 (ja) | ||
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JP3073408B2 (ja) | 三角波信号のクランプ回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| KR850002776Y1 (ko) | 수평 드라이브 회로 | |
| JP2995060B2 (ja) | Ｅｃｌ型出力用の能動負荷回路 | |
| JPS626367B2 (ja) | ||
| JPS58225718A (ja) | 垂直鋸歯状波発生装置 | |
| JPH06103828B2 (ja) | 矩形波発振回路 | |
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 | |
| JPH05119857A (ja) | 定電流発生回路 | |
| JP2789911B2 (ja) | レベル変換回路 | |
| JPH02109413A (ja) | パルス発生器 | |
| JPS638673B2 (ja) | ||
| JPS63254813A (ja) | サンプルドデータ回路 | |
| JPS6337528B2 (ja) | ||
| JPH07162277A (ja) | パルス発生装置 | |
| JPS5911228B2 (ja) | 垂直偏向回路 | |
| JPH01101467A (ja) | ピーク値検出回路 | |
| JPS582486B2 (ja) | タイマ− | |
| JPH04331574A (ja) | 同期分離回路 | |
| JPS63187722A (ja) | パルス増幅器の駆動回路 |