JPH0446414A

JPH0446414A - 選択制御回路

Info

Publication number: JPH0446414A
Application number: JP2155685A
Authority: JP
Inventors: Hideo Sunaga; 英男須長
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-06-14
Filing date: 1990-06-14
Publication date: 1992-02-17
Also published as: US5247294A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［概要］ｎ個の信号入力に対して有意な信号の中から最も優先順
位の高い１つの信号を選択する選択制御回路に関し。

複数の入力信号の中から優先順位の高いを意な信号を１
つ選択する場合に、優先順位の設定が任意にできると共
に回路規模を小さくできる選択制［産業上の利用分野］本発明はｎ個の信号入力に対して有意でかつ最も優先順
位の高いものを選択する選択制御回路に関する。

２値信号を表す複数の信号を状態信号として入力し、こ
れら入力信号から優先順位の最も高く。

かつ有意なもの９例えば信号番号に対応した制御信号を
出力する選択制御回路は、各種の信号処理装置において
利用される。

具体的には１例えば有線通信分野において、同期通信網
を構成する交換機や、伝送装置等に用いられるクロック
信号源として１つのマスククロックの出力を使用するが
、その障害に備えて予め複数のクロック信号源により冗
長構成をとっている。

その場合、クロック信号源の障害発生に応じて次にどの
クロック信号源を選択するかは、予め優先順位を設定し
ておいて、正常なりロック信号源の中から優先順位が最
も高いものが１つ選択される制御が行われる。

一方、優先順位の設定はシステム構成や、設置条件に応
じて一律に決まらないという事情がありそのために優先
順位が異なる多数の選択制御回路を設けなければならな
かった。

［従来の技術〕第４図は選択回路を用いたシステム例、第５図は優先選
択回路の論理機能を示す図、第６図は従来の選択制御の
構成図である。

第４図において、Ａｌ〜Ａｎは、ｎ個の装置（例えば複
数のクロック信号源）のそれぞれの状態を表す信号であ
り１例えば正常な時論理°′Ｉ′の信号となり、異常の
場合論理”０”の信号となる。４０は優先選択回路、Ｂ
Ｉ＝Ｂｎは各出力線に対応して優先順位に従って１つだ
けが選択されたことを表す信号を発生し、他は選択され
ないことを表す信号を発生する出力信号、５１〜Ｓｎは
被選択信号であり１例えば複数のクロック信号源から出
力される各クロック信号である。４１は選択回路であり
、複数の被選択信号３１〜Ｓｎから出力信号８１〜Ｂｎ
により指定された１つを選択して出力する回路である。

このような状態を表す入力信号Ａ１〜Ａｎは優先選択回
路４０に入力され、論理”ｌ”又は“０゛の内の一方を
有意な信号（この場合、論理°“１”とする）とすると
、予め設定された優先順位に従って入力信号Ａ１〜Ａｎ
に対応する複数の出力信号８１〜Ｂｎの中の１つに゛１
″信号が発生され、他の選択されない出力線は“０”と
なる。

第５図は第４図の優先選択回路４０において行われる選
択動作の論理機能を示す図であり、入力信号（Ａｌ〜Ａ
ｎ）の状態を上側、出力信号（８１〜Ｂｎ）の状態を下
側に示す。

第５図の優先選択の論理機能は、入力信号の添え字の数
値が小さい程優先順位が高い（Ａｌ＞Ａ２〉・・＞Ａｎ
）例である。そして、入力信号の各個において、“１”
は正常状態を表し、“０”は異常状態、′Ｘ″は、ｌ”
、０″の何れでもよい（ｄｏｎ’ｔ　ｃａｒｅ）ことを
表し、出力信号の各欄において、　“１”は選択された
ことを表し。

０″は選択されないことを表す。

入力信号Ａ１〜Ａｎの各列方向の状態に対して出力信号
Ｂ１〜Ｂｎの出力は、対応する列のような信号を発生す
る。例えば、入力信号Ａ１が“０”の場合（クロック信
号源Ｓ１が障害の時）入力信号Ａ２が“１”であれば１
図の第２列に該当し、下側の同し列から、出力線Ｂ２に
“１”出力が発生する。出力線Ｂ２に１”出力が発生す
ると、第４図の選択回路４１は、クロック信号源Ｓ２を
選択する。

上記の第５図に示す優先選択回路の機能は、Ａ１＞Ａ２
＞・・＞Ａｎの順位により選択を行っており、そのため
の論理回路が設けられている。ところが、このような優
先選択回路を使用するシステムでは、システムの規模や
、使用環境等の各種の条件に応じて、優先順位が固定し
ていなかった。

すなわち、成るシステムでは優先順位が高い信号が他の
システムでは低い優先順位になる場合があった。

このような種々の優先順位に対応することができるため
、従来は第６図のように、ある程度予想される複数の優
先順位に対応できるように複数の基本対応部が設けられ
ている。

第６図の場合、入力される複数の入力線（Ａｌ〜Ａｎ）
を、複数の基本対応部６０の入力側に接続する。但し入
力線が接続される順番は、各基本対応部６０に応して、
それぞれの優先順位に従った順番になるように配線され
る。そして、各基本対応部６０は各部に剖り当てられた
優先順位を満たすため第５図に示すような論理機能に匹
敵する機能を持つ優先選択回路が用いられる。一方、各
基本対応部６０の出力は選択部６１に入力され。

選択部６１は、制御信号Ｃｆにより特定の基本対応部６
０の出力を選択する。

この第６図の構成では、システムを使用する時に　その
システムに合った優先順位を持つ１つの基本対応部６０
の出力を選択するよう制御信号Ｃｆを発生すればよい。

［発明が解決しようとする諜Ｂ］優先選択回路の優先順位を任意に選択可能にするには、
上記の従来例の第６図に示すように複数の基本対応部を
設け、それぞれの優先順位に応して入力信号線の物理的
配置を行うものである。そして、複数の優先順位回路を
予め設けておくことにより、各システムを設置する時に
システムの状況に対応した優先順位を持つ１つの回路を
選択して、運用することができる。

ところが、そのためには、複数の優先順位回路に対し、
それぞれの優先順に対応した信号線を配置するには多く
の作業が必要であり、基本対応部が多数個必要となる。

すなわち１入力側号線が０本の場合、自由に優先順位を
設定したい場合その優先順位の組合せは、ｎｌｌりある
。これを従来の技術で実現するには　ｌｊ個の基本対応
部が必要となる。例えば、ｎ−５なら、ｎ！＝１２０に
なる。

本発明は複数の入力信号の中から優先順位の高い有意な
信号を１つ選択する場合に、優先順位の設定が任意にで
きると共に回路規模を小さくできる選択制御回路を提供
することを目的とする。

［課題を解決するための手段］第１図は本発明の原理構成図である。

第１図において、１０は組合せ変換部１１１は基本対応
部、１２は組合せ逆変換部、１３は制御信号（ｃＢを表
し、Ａ１〜Ａｎは入力信号、８１〜Ｂｎは出力信号であ
る。

本発明は、複数の入力信号の配列を組合せ変換部に制御
信号を供給することにより並び替えて基本対応部に供給
し、基本対応部では固定された優先選択動作を行い、出
力された信号を逆組合せ変換部に切替え信号を供給する
ことにより元の配列に変換するものである。

［作用］組合せ変換部１０には、予め希望する優先順位に対応す
る制御信号１３が供給される０組合せ変換部１０は、複
数の入力信号ＡＩ、Ａ２．Ａ３゜Ａ４・・・Ａｎが順番
に固定した配列で入力するが、制御信号１３により出力
側（基本対応部１１の入力側）に希望した優先順位の高
い順（図の上端に最優先の出力、下端に最下位の出力）
に配列された出力を発生する。図の例では、入力信号Ａ
ｎが優先順位が１番で、その後に入力信号Ａ３Ａｌ　　
Ａ２・・・の順で優先順位が切替えられており、基本対
応部１１にその順に配列した信号が入力される。

基本対応部１１は、第５図に示す論理機能を備え　入力
された優先順位の高い順に配列された信号から有意（論
理“ビとする）な信号の中で最も優先順位の高い１つを
選択して出力信号を発生する。図の例では、入力信号Ａ
ｎが有意（“１″）であれば、その信号だけ“１”の出
力を発生し、他のそれより低い優先順位の入力に対応す
る出力信号を“Ｏ”として１図に示すように入力信号に
対応する配列により出力して組合せ逆変換部１２に入力
する。

組合せ逆変換部１２には、上記組合せ変換部１０と逆に
切替える制御信号１３が入力され、基本対応部１１から
出力された優先順位に配列された出力信号の配列を入力
信号ＡＩ、Ａ２．　　・・Ａｎの配列に対応する配列（
Ｂｌ、Ｂ２．Ｂ３・・・Ｂｎ）に変換する。

なお１組合せ変換部１０と組合せ逆変換部１２は、スイ
ッチ機構を備え制御信号１３によりあらゆる信号の組合
せが可能である。

このように、切替え信号を変更するだけで１組合せ変換
部と組合せ逆変換部により配列を変更することにより任
意の優先順位を設定することができ１固定した入力を受
は取って優先選択を行う基本対応部は１個設けるだけな
ので構成が簡易化され、入力信号（出力信号）の個数ｎ
の増加に対しても回路規模は加算的に増加すればよい（
従来はｎＩにより回路が増大する）。

［実施例］第２図は実施例の構成図である。

この実施例は、入力信号（出力信号）の数としてｎ＝５
の場合の構成が示されている。図において、２０〜２３
は第１図の原理構成の１０〜１３に対応し、２０は組合
せ変換回路、２１は基本対応部、２２は組合せ逆変換回
路、２３は制御信号（Ｃｆ）である。

組合せ変換回路２０と組合せ逆変換回路２２はそれぞれ
選択回路２０１〜２０５．２２１〜２２５を備え、制御
信号２３からそれぞれ変換用の制御信号Ｃ１〜Ｃ５と逆
変換用の制御信号Ｃ６〜Ｃ１０を受は取ってそれぞれに
入力する５つの信号の１つを選択する。

実施例の動作を説明すると、入力信号として５つのＡ１
〜Ａ５の反転信号（Ａｌが“０”の時“反転信号は１”
、他のＡ２〜Ａ５も同し）が。

図のように配列して組合せ変換回路２０の各選択回路２
０１〜２０５に入力する。

この実施例では、５つの入力信号の優先順位としてＡ５
を最優先順位で、以下、　Ａ３．Ａｌ、　Ａ２、Ａ４の
順位で動作させるものとする。その場合、Ｍｉ合せ変換
回路２０には、制御信号Ｃｒとしで、各選択回路２０１
〜２０５のそれぞれが、５番目、３番目、１番目、２番
目、４番目を選択するよう制御信号が供給される。各選
択回路に供給される制御信号線は５本となるので１合計
２５本の制御信号線が組合せ変換回路２０に供給される
。

選択回路にデコーダを設ければ、各選択回路に３ビツト
の制御信号を与え、それをデコーダで解読すればよい。

各選択回路２０１〜２０５は、上記の制御信号により入
力信号の中からそれぞれ、Ａ５．Ａ３ＡＩ、Ａ２．Ａ４
の反転信号を選択して線路２１１〜２１５に出力し、基
本対応部２１に入力する。

基本対応部２１では、入力された信号をノット回路（Ｎ
ｌ−Ｎ５）及びアンド回路（ＡＮＤＩ〜ＡＮＤＩＯ）を
用いた論理動作により優先順位の最も高い１つを選択し
て出力する。

例えば、線路２１１に現れた信号Ａ５の反転信号が“０
”の場合（Ａ５が“１”）、ノット回路Ｎ１で反転して
“１”となって、最優先順位の選択信号としてＡ５が線
路２１６に発生し１ｇ合せ逆変換回路２２に入力する。

もし、ｖＡ路２１１の信号Ａ５の反転信号が“１”　（
Ａ５が“Ｏ”）の場合、ノット回路Ｎ１の出力は“０”
となってこの信号は最優先順位の選択信号とならない。

この時、線路２１２に現れた信号Ａ３の反転信号が“０
”　（Ａ３が“１”）の場合は、ノット回路Ｎ２で反転
して、ｌ”となりアンド回路ＡＮＤＩに入力する。この
時１アンド回路ＡＮＤＩの他方の入力は線路２１１から
“°１”が入力されているので、゛１°゛出力がアンド
回路ＡＮＤ　１から発生して線路２１７にＡ３の信号出
力が発生する。

以下説明を省略するが、基本対応部２１において第５図
に示す論理に従った優先選択が実行される。

基本対応部２１の各出力側の線２１６〜２２０は、その
配列にしたがって組合せ逆変換回路２２の各選択回路２
２１〜２２５に並列に入力する。

すなわち、各出力線２１６〜２２０には、１１１合せ変
換回路２０において変換された順位に従った出力信号が
現れるので、その順位を元の１．　２．　３゜４．５の
順番に戻す動作が組合せ逆変換回路２２において行われ
る。

この時１組合せ逆変換回路２２には、制御信号２３が供
給され、各選択回路２２１〜２２５における選択動作を
制御する。この例では、最優先順位の線路２１６は選択
回路２２５で選択されて出力信号Ｂ５として出力され、
線路２１７は１選択回路２２３で選択されて、出力信号
Ｂ３として出力され、以下、線路２１８は組合せ選択回
路２２１、線路２１９は選択回路２２２．線路２２０は
選択回路２２４で選択され、それぞれ出力信号Ｂ１、Ｂ
２．Ｂ４となる。

このようにして、入力信号の配列（Ａｌ、Ａ２・・・Ａ
５）に対応する出力信号の配列（Ｂｌ、Ｂ２・・・Ｂ５
）が得られる。

上記の優先順位の例（Ａ５．Ａ３．ＡＩ、Ａ２゜Ａ４の
順）において、入力信号として、Ａ５が“１”の場合（
その反転信号が“０”の時）の動作例を説明する。

人力信号（Ａ５の反転信号）が組合せ変換回路２０に入
力すると、制御信号２３により選択回路２０１が信号Ａ
５の反転信号を選択する。これにより信号Ａ５の反転信
号は、線路２１１に現れ５ノット回！ｉ！ｉＮ１で反転
して信号Ａ５（“１”）となって線！１１２１６に出力
され２組合せ逆変換回路２２に入力する。この組合せ逆
変換回路２２では。

制御信号２３により選択回路２２５が上端（線路２１６
）の入力を選択して、出力信号Ｂ５に“１”が発生する
。この時、他のより低い優先順位の信号はＢ１〜Ｂ４は
“０″の出力を発生する。

この第２図に示す実施例の構成によれば、各回路はＬＳ
Ｉ回路化が可能であり、その回路規模は入力信号（また
は出力信号）の個数ｎに対して加算的に増加するだけな
ので、従来のｎ（の基本対応部を備える構成に比べて大
幅な規模の縮小化を実現することができる。

第３図は本発明の具体的な応用例の構成である。

この構成は、多数のクロック信号源を備えたディジタル
通信システムにおいて、クロック信号源の障害に対して
、優先順位に従って正常な１つのクロック信号源を選択
するための回路である。

３０はマイクロコンピュータ、３１はキーボード、３２
はＥＥＦＲＯＭ　（電気的に書き換え可能なＲＯＭ：ま
たはＲＡＭでもよい）、３３はデコーダ（ＤＥＣ）、３
４は組合せ変換回路、３５は基本対応回路、３６は組合
せ逆変換回路、３７は選択回路、３Ｂ−１，３８−ｎは
クロック信号源である。

この中の３４〜３６は、第２図に示す実施例における回
１１ｔ２０〜２２に対応し、同様の構成を備えている。

複数のクロック信号源３日−１〜３８−ｎはアイジタル
通信装置の例で言えば、他局（通信網の中の主局装置）
から供給されたマスククロツタ信号を受信して再生する
マスタクロック装置、その予備装置の他に、障害に対処
するために自局内で発生するクロック装置の現用、予備
、および他のクロック信号源が設置されている。具体的
には他局から送信した信号波形から抽出したクロック信
号に基づくクロック信号源（その現用、予備）が複数個
設けられ、実際に１０個以上の信号源が用意される場合
があり、各種のクロック信号源の障害に対処できるよう
になっている。

このような、クロック信号源を持つ通信装置を製作して
、実際に装置を設置して運用する時、その設置環境や、
使用状態等の状況に応じて、障害発生時にどのクロック
信号源に切替えるかを決める優先順位が異なってくる。

そのため１通信装置の運用を開始する前に１組合せ変換
回路３４と組合せ逆変換回路３６に優先順位に対応する
制御信号を供給して、その制御信号を運用中継続して供
給する。

制御信号発生の動作を説明すると、第３図のＥＥＦＲＯ
Ｍ３２には、予め予想される優先順位の全ての組合せに
対応するデータ（優先順位の種別に対応するコード）を
設定しておき、キーボード３１により多数のクロック信
号源の優先順位を指定すると、マイクロコンピュータ３
０により、ＥＥＰＲＯＭ３２の対応する内容を読み出す
。読み出されたコードは、デコーダ３３に供給されて。

コードに対応する組合せ変換回路３４と組合せ逆変換回
路３６への制御信号を発生する。

組合せ変換回路３４は各クロック信号源３９１〜３８−
ｎのそれぞれの状態信号を入力信号Ａ１〜Ａｎとして入
力し、デコーダ３３からの制御信号を受は取って第２図
に記載したように組合せを変更する。入力信号と供給さ
れるクロック信号源の状態信号は、正常に動作している
場合“′１”異常（アラーム発生状態）の場合°゛Ｏ”
である。

これらの制御信号を受は取ると、第２図に説明したよう
な動作により、＆ｌ１合せ変換回路３４が組合せを変換
し、その出力を基本対応回路３５で優先順位の１つを選
択し、その出力を組合せ逆変換して出力信号Ｂｌ−Ｂｎ
を発生する。

出力信号８１〜Ｂｎは１選択回路３７に入力して、各ク
ロック信号ｔ３ｓ−ｘ〜３８−ｎの中から、その時の選
択された出力信号（“１”を発生）に対応する１つのク
ロック信号源の出力が選択されてクロック信号を必要と
する各部に供給される。

第３図の場合７通信装置のクロック信号源の例について
説明したが、複数の予備装置が設けられた各種の信号、
電源、の優先順位の選択制御に利用できるばかりでなく
、計算機等の情報処理装置における複数の信号間の優先
順位の選択制御に応用できる。

［発明の効果］本発明によれば複数の同様な機能を持つ信号の間で優先
順位を任意に設定する場合に、多数の優先順位回路を設
けることなく簡単な構成により任意の優先順位を設定す
ることが可能となり１回路規模を従来より縮小すること
ができる。

また、信号発生装置の障害レベルに優先度を持たせて、
障害発生時にはこれに対応した優先度により信号発生装
置を切替え選択することができる。

【図面の簡単な説明】

第１図は本発明の原理＃ｌ戚図、第２図は実施例の構成
図、第３図は本発明を適用した構成例、第４図は選択回
路を用いたシステム例、第５図は優先選択回路の論理機
能を示す図、第６図は従来の選択制御の構成図である。第１図中１０：組合せ変換部１】：基本対応部１２：組合せ逆変換部１３：絽・１旬信号Ａ１〜Ａね二人力信号１七１≧１妥は間８１〜Ｂｎ：出力信号

Claims

【特許請求の範囲】

（１）ｎ個の信号入力に対して個々の信号状態により優
先順位を割り当て有意な信号の中から最も優先順位の高
い１つの信号を選択指示する選択制御回路において、ｎ個の信号を入力し、優先順位指定信号により配列して
出力する組合せ変換部（１０）と、組合せ変換部からの
配列された信号を入力し、固定した優先順位で信号を出
力する基本対応部（１１）と、基本対応部からの優先順位の出力を優先順位指定信号に
より前記組合せ変換部への入力時の配列へ戻す組合せ逆
変換部（１２）とを備え、前記組合せ変換部と組合せ逆変換部に優先順位を指定す
る制御信号（１３）を供給することを特徴とする選択制
御回路。
（２）ｎ個の２値信号を状態信号として入力し、有意で
最も優先順位の高いものを指示する選択制御回路におい
て、所定の順に配列したｎ個の入力信号をそれぞれ入力して
制御信号により指定された１つを選択して出力するｎ個
の選択回路を備え、入力信号を指定された優先順の配列
に変換して出力する組合せ変換回路（３４）と、組合せ変換回路から出力された優先順位に配列された信
号を入力し、選択すべきものを指示する制御信号を発生
して出力する基本対応回路（３５）と、基本対応回路か
ら出力されたｎ個の出力信号をそれぞれ入力し、それぞ
れ制御信号により指定された１つを出力するｎ個の選択
回路により基本対応回路の出力信号の配列を元の入力信
号の配列に戻す組合せ逆変換回路（３６）とを備えるこ
とを特徴とする選択制御回路。
（３）請求項（２）において、通信装置の外部から供給されるマスタクロック信号、通
信装置内部のクロック発生器の信号、受信信号から抽出
した各クロック信号等の複数のクロック信号源の状態信
号を入力信号として組合せ変換回路に入力し、制御信号として、複数のクロック信号源の優先順位に対
応した信号を組合せ変換回路及び組合せ逆変換回路に供
給し、逆変換回路から出力された信号を切替入力とし、複数の
クロック信号源の信号入力の中から一つを選択して出力
する切替回路を備えることを特徴とする選択制御回路。