JPH0446474B2 - - Google Patents
Info
- Publication number
- JPH0446474B2 JPH0446474B2 JP59167699A JP16769984A JPH0446474B2 JP H0446474 B2 JPH0446474 B2 JP H0446474B2 JP 59167699 A JP59167699 A JP 59167699A JP 16769984 A JP16769984 A JP 16769984A JP H0446474 B2 JPH0446474 B2 JP H0446474B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- top layer
- self
- microns
- planar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
- H10P50/646—Chemical etching of Group III-V materials
- H10P50/648—Anisotropic liquid etching
Landscapes
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
本発明は非平面形状を有する半導体構造上に自
己整合型で接触部を形成した多層レーザ構造体の
製造方法に関する。
己整合型で接触部を形成した多層レーザ構造体の
製造方法に関する。
ストライプ構成の半導体レーザー装置は案内構
造が横方向に埋込まれているものが多い。このよ
うな案内構造は普通、多層液体、気相または分子
線エピタキシーによりチヤンネルおよび段または
メサストライプの上に非平面的に成長させて作ら
れる。これら先行技術による構造のほとんどは、
レーザのポンピング電流を横方向埋込み案内構造
自身に閉じ込めるために、最上部エピタキシヤル
層のオーム接触ストライプを再整合するマスキン
グ操作を必要とする。。また優れた性能の装置を
得るにはこの位置合わせの精度が微妙に影響す
る。従来の技術では、ミクロン以内の精度がどう
しても必要であつて、そうでなければ、装置の歩
止りと性能とは甚だしく低下する。したがつて、
位置合わせに際して必要な精度を得るには合せ直
しの工程に長い時間がかかつていた。
造が横方向に埋込まれているものが多い。このよ
うな案内構造は普通、多層液体、気相または分子
線エピタキシーによりチヤンネルおよび段または
メサストライプの上に非平面的に成長させて作ら
れる。これら先行技術による構造のほとんどは、
レーザのポンピング電流を横方向埋込み案内構造
自身に閉じ込めるために、最上部エピタキシヤル
層のオーム接触ストライプを再整合するマスキン
グ操作を必要とする。。また優れた性能の装置を
得るにはこの位置合わせの精度が微妙に影響す
る。従来の技術では、ミクロン以内の精度がどう
しても必要であつて、そうでなければ、装置の歩
止りと性能とは甚だしく低下する。したがつて、
位置合わせに際して必要な精度を得るには合せ直
しの工程に長い時間がかかつていた。
先行技術では多層エピタキシー・レーザ装置の
製造でこの長たらしい合せ直し工程程を必要とし
ない手法が二つ知られているが、広くは使われて
いない。更に、これら二つの手法は新たな問題を
欠点とを有する。
製造でこの長たらしい合せ直し工程程を必要とし
ない手法が二つ知られているが、広くは使われて
いない。更に、これら二つの手法は新たな問題を
欠点とを有する。
二者の中の一つはShima、他によりAppl.Phys.
Lett.38(8)，1981年４月15日号に発表されている。
この報告では、自己整合式内部ストライプ技法が
述べられている。そこでは平らでない表面形状を
基板にエツチングまたは削り出しを行う前後に時
間のかかるエピタキシヤル成長工程が必要である
と説明している。これら二つのエピタキシヤル成
長工程を行えば多層エピタキシー構造の製作に当
り一般的に使用されている普通の成長工程に更に
一工程加わることになる。更に、この余分のエピ
タキシヤル成長工程には成長の厚さと厚さの均一
性とに比較的きびしい公差が必要である。また、
他方の手法はMori、他によりJ.Appl.Phys.52(2)，
5429、1981年９月号に発表されている。この技術
では制御や再現が難かしい変則な亜鉛拡散工程が
必要である。本発明の実施例によれば、これら先
行技術の自己整合における問題のみならず位置合
わせ直しの技術に特有な問題も容易に解決され
る。
Lett.38(8)，1981年４月15日号に発表されている。
この報告では、自己整合式内部ストライプ技法が
述べられている。そこでは平らでない表面形状を
基板にエツチングまたは削り出しを行う前後に時
間のかかるエピタキシヤル成長工程が必要である
と説明している。これら二つのエピタキシヤル成
長工程を行えば多層エピタキシー構造の製作に当
り一般的に使用されている普通の成長工程に更に
一工程加わることになる。更に、この余分のエピ
タキシヤル成長工程には成長の厚さと厚さの均一
性とに比較的きびしい公差が必要である。また、
他方の手法はMori、他によりJ.Appl.Phys.52(2)，
5429、1981年９月号に発表されている。この技術
では制御や再現が難かしい変則な亜鉛拡散工程が
必要である。本発明の実施例によれば、これら先
行技術の自己整合における問題のみならず位置合
わせ直しの技術に特有な問題も容易に解決され
る。
本発明によれば、基板にエツチされあるいは削
り出された平面でないストライブ形の表面形体の
特徴を、成長したエピタキシヤル層の最上層にま
で付与することができるエピタキシヤル工程が選
択される。このようなエピタキシヤル成長工程の
例は有機金属気相成長法（OMVPE）、または有
機金属化学蒸着溶出法（MOCVD）である。こ
の工程では、結晶学的基板方位、ストライプ方
位、基板内の表面形体の断面形状と高さ、たとえ
ば、チヤンネルの深さあるいは段またはメサの高
さ、および多層構造のエピタキシヤル層の厚さを
正しく選定し適格に組合せる。最上部エピタキシ
ヤル層は、現行技術水準の、ドープ量の多いＰ型
（P+）の接触層、すなわち、「キヤツプ（CaP）
層」になるようにする。多層構造の平らな面上の
このP+キヤツプ層の部分は自由エツチ工程、す
なわち、半導体基板の異なる結晶学的平面に対し
て異なるエツチ速度を使用する工程で選択的に除
去される。エツチング速さを変えてキヤツプ層を
処理するこの新しい方法により自己整合が可能に
なり精密な位置合わせ直し用エツチングマスクの
必要性が無くなる。特に、P+キヤツプ層の選択
された部分がエツチングで除去される場合、スト
ライブ形表面上のP+キヤツプ層の部分だけが残
る。そして最上層の金属化により、残つている
P+キヤツプ層のストライプにのみ非阻止オーム
接触ができ上る。このため、平面でないこれら接
触表面ストライプの下にある領域に、非平面案内
構造の選択的ポンピングが確実に起る。
り出された平面でないストライブ形の表面形体の
特徴を、成長したエピタキシヤル層の最上層にま
で付与することができるエピタキシヤル工程が選
択される。このようなエピタキシヤル成長工程の
例は有機金属気相成長法（OMVPE）、または有
機金属化学蒸着溶出法（MOCVD）である。こ
の工程では、結晶学的基板方位、ストライプ方
位、基板内の表面形体の断面形状と高さ、たとえ
ば、チヤンネルの深さあるいは段またはメサの高
さ、および多層構造のエピタキシヤル層の厚さを
正しく選定し適格に組合せる。最上部エピタキシ
ヤル層は、現行技術水準の、ドープ量の多いＰ型
（P+）の接触層、すなわち、「キヤツプ（CaP）
層」になるようにする。多層構造の平らな面上の
このP+キヤツプ層の部分は自由エツチ工程、す
なわち、半導体基板の異なる結晶学的平面に対し
て異なるエツチ速度を使用する工程で選択的に除
去される。エツチング速さを変えてキヤツプ層を
処理するこの新しい方法により自己整合が可能に
なり精密な位置合わせ直し用エツチングマスクの
必要性が無くなる。特に、P+キヤツプ層の選択
された部分がエツチングで除去される場合、スト
ライブ形表面上のP+キヤツプ層の部分だけが残
る。そして最上層の金属化により、残つている
P+キヤツプ層のストライプにのみ非阻止オーム
接触ができ上る。このため、平面でないこれら接
触表面ストライプの下にある領域に、非平面案内
構造の選択的ポンピングが確実に起る。
以下図面を用いて本発明を詳細に説明する。
第１Ａ図および第１Ｂ図は本発明による製造方
法を使用した２チヤンネルメサ案内（TCSM）
型レーザー構造の断面を示すもので、この構造は
寸法b′が１ミクロンと２ミクロンの間にあればＯ
次の横方向モードで動作することが知られてい
る。ｎ型のGaAs基板ウエーフア５は結晶面
（100）６を持つように方位されている。二つのＶ
−チヤネル７と７′とは異方性エツチング、たと
えばH2SO4：30％H2O2：H2Oの３：１：20の溶
液を用いて基板表面６内に結晶方向〔01１〕に沿
つてエツチされ、その結果（111）Ａ表面７と
７′が露出される。Ｖ−チヤネルの深さは代表的
には1.5ミクロンであり、Ｖ−チヤネルの中心間
距離ａは代表的には４ミクロンである。次に４層
のOMVPE成長が続けられ、各層は前述Ｖ−チヤ
ネルをその表面形状に関し精密に複製する。すな
わち代表的に1.5ミクロンの厚さのｎ型Ga1−
xAlxAS閉じ込め層２、代表的厚さ0.05ミクロン
のGa1-yAlYAS活性層３、代表的厚さ1.2ミクロン
のＰ型Ga1-xAlxAs閉じ込め層４、および代表的
厚さが0.3ミクロンのドープ量の多いＰ型（P+）
のGaAsキヤツプ層１が形成される。Alのモル分
量は一般にはｘ＝0.4、ｙ＝0.05である。
法を使用した２チヤンネルメサ案内（TCSM）
型レーザー構造の断面を示すもので、この構造は
寸法b′が１ミクロンと２ミクロンの間にあればＯ
次の横方向モードで動作することが知られてい
る。ｎ型のGaAs基板ウエーフア５は結晶面
（100）６を持つように方位されている。二つのＶ
−チヤネル７と７′とは異方性エツチング、たと
えばH2SO4：30％H2O2：H2Oの３：１：20の溶
液を用いて基板表面６内に結晶方向〔01１〕に沿
つてエツチされ、その結果（111）Ａ表面７と
７′が露出される。Ｖ−チヤネルの深さは代表的
には1.5ミクロンであり、Ｖ−チヤネルの中心間
距離ａは代表的には４ミクロンである。次に４層
のOMVPE成長が続けられ、各層は前述Ｖ−チヤ
ネルをその表面形状に関し精密に複製する。すな
わち代表的に1.5ミクロンの厚さのｎ型Ga1−
xAlxAS閉じ込め層２、代表的厚さ0.05ミクロン
のGa1-yAlYAS活性層３、代表的厚さ1.2ミクロン
のＰ型Ga1-xAlxAs閉じ込め層４、および代表的
厚さが0.3ミクロンのドープ量の多いＰ型（P+）
のGaAsキヤツプ層１が形成される。Alのモル分
量は一般にはｘ＝0.4、ｙ＝0.05である。
本発明の実施例によれば、次にマススクしない
ウエーハ表面を（100）平面に対しては速いエツ
チ速度、（111）Ａ平面に対しては遅いエツチ速度
で異方性エツチングする。その結果、P+キヤツ
プ層のストライプ形部分８が第１Ｂ図に示すよう
にチヤネル内の（111）Ａ平面上に残り、一方ウ
エーハの平らな（100）方向の表面１０上のP+キ
ヤツプ層は完全に除去されている。次に適格に選
択された金属化層９、たとえば、Ti−Pt二重層
が、Ｐ閉じ込め層２に電流阻止接触を、P+キヤ
ツプ層の残りのストライプ８にオーミツク低抵抗
接触をそれぞれ形成するために適用される。この
ようにして、正しい金属化接触が自己整合の方法
で得られる。
ウエーハ表面を（100）平面に対しては速いエツ
チ速度、（111）Ａ平面に対しては遅いエツチ速度
で異方性エツチングする。その結果、P+キヤツ
プ層のストライプ形部分８が第１Ｂ図に示すよう
にチヤネル内の（111）Ａ平面上に残り、一方ウ
エーハの平らな（100）方向の表面１０上のP+キ
ヤツプ層は完全に除去されている。次に適格に選
択された金属化層９、たとえば、Ti−Pt二重層
が、Ｐ閉じ込め層２に電流阻止接触を、P+キヤ
ツプ層の残りのストライプ８にオーミツク低抵抗
接触をそれぞれ形成するために適用される。この
ようにして、正しい金属化接触が自己整合の方法
で得られる。
P+キヤツプ層を自由エツチングするために、
基板にＶ−チヤネルをエツチングする際のものと
同じまたは同様な溶液、すなわち、H2SO4：30
％H2O2：H2Oが３：１：20の溶液を使用しても
よい。
基板にＶ−チヤネルをエツチングする際のものと
同じまたは同様な溶液、すなわち、H2SO4：30
％H2O2：H2Oが３：１：20の溶液を使用しても
よい。
エツチング温度21℃でのエツチング速度は
（100）面では約0.7ミクロン／分であるが、（111）
Ａ面では約0.25ミクロン／分にすぎない。このよ
うに、約30秒間エツチすれば厚さ0.3ミクロンの
P+キヤツプ層が（100）面から完全に除去され、
最終的にＶ−チヤネル内の（111）Ａ面上の元の
P+キヤツプ層に約0.1ミクロンの厚さが残り、活
性層３内に幅ｂ′の中央メサストライプを横方向
にポンピングするオーム接触ストライプを提供す
る。
（100）面では約0.7ミクロン／分であるが、（111）
Ａ面では約0.25ミクロン／分にすぎない。このよ
うに、約30秒間エツチすれば厚さ0.3ミクロンの
P+キヤツプ層が（100）面から完全に除去され、
最終的にＶ−チヤネル内の（111）Ａ面上の元の
P+キヤツプ層に約0.1ミクロンの厚さが残り、活
性層３内に幅ｂ′の中央メサストライプを横方向
にポンピングするオーム接触ストライプを提供す
る。
この方法で切子面あたりの出力が少くとも
40mWの安定な単一モードレーザーが製作され
た。これらレーザーの閾値電流は光学キヤビテイ
長を形成する（01１）劈開面間の間隔が300ミク
ロンの場合一般的に40mA未満であつた。
40mWの安定な単一モードレーザーが製作され
た。これらレーザーの閾値電流は光学キヤビテイ
長を形成する（01１）劈開面間の間隔が300ミク
ロンの場合一般的に40mA未満であつた。
第２Ａ図および第２Ｂ図は本発明の他の実施例
による製造方法を使用した自己整合型多層レーザ
構造体の断面図である。両図において、（100）方
向のｎ型GaAs基板５に、たとえば、NH4OH：
30％H2O2：H2Oが３：１：20のエツチング溶液
を用いて、ほぼ四角形状のチヤヤネル７−７′が
〔011〕方位に沿つてエツチされる。そのチヤネル
は典型的には幅８乃至９ミクロン、深さ１ミクロ
ンである。OMVPEにより同様な４層構造が代表
的厚さが２〜３ミクロンのｎ型閉じ込め層４、典
型的厚さが0.05ミクロンの活性層３、典型的に厚
さが１乃至1.5ミクロンのＰ型閉じ込め層２、お
よび代表的厚さが0.3ミクロンのP+キヤツプ層１
を有するTCSM構造に対して成長する。
OMVPE成長の特異性のため、基板の四角形のチ
ヤネルは壁面が傾斜し幅b′が一般的には１〜２ミ
クロンの平らな底が活性層３の中に形成され、こ
れが横方向の埋込み案内となり、そして先のとが
つたＶ−チヤネルがP+キヤツプ層１の最上面に
形成される。このＶ−チヤネルの側壁は結晶次数
の高い、すなわち（3T1）の平面１１−１１′を
露出させている。ある異方性エツチング剤を用い
て、この側壁をもう一度ウエーハ表面の（100）
面より遅いエツチング速度でエツチする。たとえ
ば、300mlの30％H2O2内に56.5ｇのHa2HPO4・
12H2Oを溶かして30℃に加熱しNaOHの10モル
溶液を加えてPHを7.6に調節した溶液を約60秒間
噴霧エツチング工程に適用したウエーハの（100）
面１０からP+キヤツプ層を選択的に除去するこ
とができる。次に、適当な金属化、たとえば、
Ti−Ptが形成される。これはＶ−チヤネルに沿
つて残つているP+キヤツプ層のストライプ８の
部分にのみ非阻止オーム接触を作り、電流を下の
埋込み横方向案内構造に閉じ込める。
による製造方法を使用した自己整合型多層レーザ
構造体の断面図である。両図において、（100）方
向のｎ型GaAs基板５に、たとえば、NH4OH：
30％H2O2：H2Oが３：１：20のエツチング溶液
を用いて、ほぼ四角形状のチヤヤネル７−７′が
〔011〕方位に沿つてエツチされる。そのチヤネル
は典型的には幅８乃至９ミクロン、深さ１ミクロ
ンである。OMVPEにより同様な４層構造が代表
的厚さが２〜３ミクロンのｎ型閉じ込め層４、典
型的厚さが0.05ミクロンの活性層３、典型的に厚
さが１乃至1.5ミクロンのＰ型閉じ込め層２、お
よび代表的厚さが0.3ミクロンのP+キヤツプ層１
を有するTCSM構造に対して成長する。
OMVPE成長の特異性のため、基板の四角形のチ
ヤネルは壁面が傾斜し幅b′が一般的には１〜２ミ
クロンの平らな底が活性層３の中に形成され、こ
れが横方向の埋込み案内となり、そして先のとが
つたＶ−チヤネルがP+キヤツプ層１の最上面に
形成される。このＶ−チヤネルの側壁は結晶次数
の高い、すなわち（3T1）の平面１１−１１′を
露出させている。ある異方性エツチング剤を用い
て、この側壁をもう一度ウエーハ表面の（100）
面より遅いエツチング速度でエツチする。たとえ
ば、300mlの30％H2O2内に56.5ｇのHa2HPO4・
12H2Oを溶かして30℃に加熱しNaOHの10モル
溶液を加えてPHを7.6に調節した溶液を約60秒間
噴霧エツチング工程に適用したウエーハの（100）
面１０からP+キヤツプ層を選択的に除去するこ
とができる。次に、適当な金属化、たとえば、
Ti−Ptが形成される。これはＶ−チヤネルに沿
つて残つているP+キヤツプ層のストライプ８の
部分にのみ非阻止オーム接触を作り、電流を下の
埋込み横方向案内構造に閉じ込める。
本発明による自己整合式接触化技法は半導体装
置中に任意の非平面案内構造をもつ場合に有用で
ある。本発明では結晶方位によりエツチング速度
が異なることを自己整合工程に利用し、精密な位
置合わせ直し用エツチング工程を不要とする。本
発明では非平面形状と必要な金属化接触特性とが
二つの最上層、たとえば、第１，２図の層１と２
とに対して維持されているかぎり、成長されるエ
ピタキシヤル層の数は重大ではない。本発明によ
る技法はチヤネルあるいはメサストライプのアレ
イを備えている構造、および単一の段状ストライ
プを有する構造に特に有用である。要約すれば、
本技法は図における層１のような最上層またはキ
ヤツプ層が適格に選定された金属化層に対し低抵
抗オーム接触を形成するように設計され、図の層
２のような最上層の次の層がこの金属化層に阻止
接触をなすように設計されている場合には、ここ
に述べたGaAs／（GaAl）As系以外の多層へテ
ロ構造型ダイオードレーザを製作するに適当な任
意の半導体材料あるいは合金系に適用することが
できる。
置中に任意の非平面案内構造をもつ場合に有用で
ある。本発明では結晶方位によりエツチング速度
が異なることを自己整合工程に利用し、精密な位
置合わせ直し用エツチング工程を不要とする。本
発明では非平面形状と必要な金属化接触特性とが
二つの最上層、たとえば、第１，２図の層１と２
とに対して維持されているかぎり、成長されるエ
ピタキシヤル層の数は重大ではない。本発明によ
る技法はチヤネルあるいはメサストライプのアレ
イを備えている構造、および単一の段状ストライ
プを有する構造に特に有用である。要約すれば、
本技法は図における層１のような最上層またはキ
ヤツプ層が適格に選定された金属化層に対し低抵
抗オーム接触を形成するように設計され、図の層
２のような最上層の次の層がこの金属化層に阻止
接触をなすように設計されている場合には、ここ
に述べたGaAs／（GaAl）As系以外の多層へテ
ロ構造型ダイオードレーザを製作するに適当な任
意の半導体材料あるいは合金系に適用することが
できる。
１Ａ図および第１Ｂ図は本発明の一実施例によ
る製造方法を使用した自己整合型多層レーザ構造
体の断面図、第２Ａ図および第２Ｂ図は本発明の
他の実施例による製造方法を使用した自己整合型
多層レーザ構造体の断面図である。 １…GaAsキヤツプ層、２…Ga1-XAlxAs層、
３…Ga1-YAlYAs層、４…Ga1-xAlxAs層、５…
GaAs層。
る製造方法を使用した自己整合型多層レーザ構造
体の断面図、第２Ａ図および第２Ｂ図は本発明の
他の実施例による製造方法を使用した自己整合型
多層レーザ構造体の断面図である。 １…GaAsキヤツプ層、２…Ga1-XAlxAs層、
３…Ga1-YAlYAs層、４…Ga1-xAlxAs層、５…
GaAs層。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板を異方性エツチングして半導体基
板表面に非平面部分を形成する工程と、前記半導
体基板表面上に前記非平面部分が複製された複数
個のエピタキシヤル層を形成する工程と、前記エ
ピタキシヤル層の最上層を異方性エツチングして
前記非平面部分には前記最上層を残し、その他の
平面部分では前記最上層を除去する選択的最上層
除去工程と、前記最上層が除去された部分と除去
されていない部分とに金属層を形成し、これら部
分において異なる電気的接触状態を作り出す工程
とを有する自己整合型多層レーザ構造体の製造方
法。 ２ 前記非平面部分はＶ字型である特許請求の範
囲第１項に記載の自己整合型多層レーザ構造体の
製造方法。 ３ 前記非平面部分は四角形状である特許請求の
範囲第１項に記載の自己整合型多層レーザ構造体
の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/522,918 US4623427A (en) | 1983-08-12 | 1983-08-12 | Means and method for a self-aligned multilayer laser epitaxy structure device |
| US522918 | 1983-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6052080A JPS6052080A (ja) | 1985-03-23 |
| JPH0446474B2 true JPH0446474B2 (ja) | 1992-07-30 |
Family
ID=24082915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167699A Granted JPS6052080A (ja) | 1983-08-12 | 1984-08-10 | 自己整合型多層レーザ構造体の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4623427A (ja) |
| EP (1) | EP0137573A3 (ja) |
| JP (1) | JPS6052080A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3678761D1 (de) * | 1985-07-15 | 1991-05-23 | Philips Nv | Verfahren zur herstellung einer halbleiteranordnung unter verwendung des aetzens einer ga-as-schicht mittels einer alkalischen loesung von wasserstoffperoxide. |
| DE69427522T2 (de) * | 1994-04-11 | 2002-03-28 | International Business Machines Corp., Armonk | Kalibrierungsnorm für einen Profilometer und Verfahren zu seiner Produktion |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4033796A (en) * | 1975-06-23 | 1977-07-05 | Xerox Corporation | Method of making buried-heterostructure diode injection laser |
| US4099305A (en) * | 1977-03-14 | 1978-07-11 | Bell Telephone Laboratories, Incorporated | Fabrication of mesa devices by MBE growth over channeled substrates |
| US4166253A (en) * | 1977-08-15 | 1979-08-28 | International Business Machines Corporation | Heterostructure diode injection laser having a constricted active region |
| JPS5723292A (en) * | 1980-07-16 | 1982-02-06 | Sony Corp | Semiconductor laser device and manufacture thereof |
| US4433417A (en) * | 1981-05-29 | 1984-02-21 | Xerox Corporation | Nonplanar substrate injection lasers grown in vapor phase epitaxy |
-
1983
- 1983-08-12 US US06/522,918 patent/US4623427A/en not_active Expired - Fee Related
-
1984
- 1984-03-07 EP EP84301493A patent/EP0137573A3/en not_active Withdrawn
- 1984-08-10 JP JP59167699A patent/JPS6052080A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4623427A (en) | 1986-11-18 |
| EP0137573A2 (en) | 1985-04-17 |
| EP0137573A3 (en) | 1988-01-13 |
| JPS6052080A (ja) | 1985-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987097A (en) | Method of manufacturing a semiconductor laser device | |
| JPH04337689A (ja) | オプトエレクトロニクス半導体装置及びその製造方法 | |
| JPH06291416A (ja) | 半導体レーザおよびその製造方法 | |
| EP0420143A2 (en) | Method of manufacturing semiconductor laser | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| EP0033137A2 (en) | Semiconductor laser device | |
| US4903274A (en) | Semiconductor laser array device | |
| US4188244A (en) | Method of making a semiconductor light-emitting device utilizing low-temperature vapor-phase deposition | |
| EP0160490B1 (en) | A semiconductor laser | |
| US4377865A (en) | Semiconductor laser | |
| JPH0446474B2 (ja) | ||
| JPH0518473B2 (ja) | ||
| EP0076761A1 (en) | Semiconductor lasers and method for producing the same | |
| US4665525A (en) | Means for a self-aligned multilayer laser epitaxy structure device | |
| US4878223A (en) | Semiconductor laser array device | |
| JPH07254750A (ja) | 半導体レーザ | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| US5674779A (en) | Method for fabricating a ridge-shaped laser in a channel | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| JPS61253882A (ja) | 半導体レ−ザ装置 | |
| GB2076214A (en) | Semiconductor lasers | |
| JPH065969A (ja) | 半導体レーザ装置 | |
| JPH03185889A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2002252406A (ja) | 埋め込みリボン半導体レーザと製造方法 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 |