JPH0446524A

JPH0446524A - 負荷駆動回路

Info

Publication number: JPH0446524A
Application number: JP2151973A
Authority: JP
Inventors: Noboru Hanaguchi; 花口　登; Takashi Uno; 貴士宇野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-06-11
Filing date: 1990-06-11
Publication date: 1992-02-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は各種電子機器に利用される負荷駆動回路に関す
るものである。

従来の技術負荷へ直流電源の電圧を供給、停止させる駆動回路は第
６図に示すような回路構成のものがよく使われている。

第６図の負荷駆動回路５０はスイッチ５１をオン・オフ
することによりドライブ回路５３が電界効果型トランジ
スタ５４をオン・オフするように制御し負荷３１への直
流電源１の電圧Ｖの供給、停止を行っていた。

発明が解決しようとする課題しかし、このような上記従来の負荷の駆動回路の構成で
は第６図の負荷３１の短絡時、電界効果型トランジスタ
５４が破壊しないように短絡保護機能として別電源１ａ
が必要となり、また、スイッチ５１をオンした時の電界
効果型トランジスタ５４の立上り時間及びスイッチ５１
をオフした時の電界効果型トランジスタ５４の立下り時
間を任意に設定できないという問題があった。

本発明は上記従来の問題を解決するもので上記短絡保護
用の別電源を必要とせず、１つの充放電コンデンサを用
いて電界効果型トランジスタの短絡保護を行い、かつ電
界効果型トランジスタのスイッチオン時の立上り時間を
任意に設定し、また、上記電解効果型トランジスタのス
イッチオフ時の立下り時間も任意に設定できる負荷駆動
回路を提供することを目的とするものである。

課題を解決するための手段上記課題を解決するために本発明の負荷駆動回路は直流
電源に主スイッチング素子を介して出力端子を接続し、
直流電源と上記主スイッチング素子との間に、この主ス
イッチング素子をオン・オフさせる制御回路を設け、こ
の制御回路と主スイッチング素子との間に制御素子と充
放電用コンデンサと上記コンデンサとで上記主スイッチ
ング素子の短絡保護を行う抵抗の並列回路を接続すると
ともに上記制御素子と上記主スイッチング素子のゲート
又はベース間に上記コンデンサとで上記主スイッチング
素子の立下り時間を制御する抵抗を接続し、さらに、上
記制御回路と上記スイッチング素子間に上記コンデンサ
とで上記主スイッチング素子の立上り時間を制御する抵
抗を接続してなる構成としたものである。

作用上記構成とすることにより１つの充放電コンデンサを用
いて主スイッチング素の立上り時間を任意に設定できる
とともに、立下り時間も任意に設定でき、かつ、負荷の
短絡時の主スイッチング素子が破壊しないように保護す
る短絡保護機能も兼ね備えた負荷駆動回路として使用可
能となる。

実施例以下、本発明の一実施例について図面を参照しながら説
明する。第１図は本発明の一実施例を示す負荷駆動回路
の回路図である。第１図において直流電源１のプラス端
子は負荷駆動回路１０の入力端である主スイッチング素
子としての電界効果型トランジスタ１１のソース、充放
電コンデンサ１２のプラス端子、ツェナーダイオード１
３のカソード、トランジスタ１４のエミッタ、抵抗１５
゜１６の一端に接続されている。

抵抗１５の他端はトランジスタ１４のペースに接続され
るとともに抵抗１７の一端に接続されている。トランジ
スタ１゛４のコレクタは抵抗１８の一端に接続されてい
る。抵抗１８の他端はツェナーダイオード１３のアノー
ド、充放電コンデンサ１２のマイナス端子、抵抗１９の
一端、抵抗１６の他端及び電界効果型トランジスタ１１
のゲートに接続されている。抵抗１９の他端はダイオー
ド２０のアノードに接続されている。電界効果型トラン
ジスタ１１のドレインは抵抗３ｏの一端と負荷３１の一
端に接続されている。直流電源１のマイナス端子は負荷
３１の他端及び抵抗３ｏの他端及びスイッチ２５の他端
に接続されている。電界効果型トランジスタ１１をオン
・オフ制御するための制御回路としての差動回路２１の
抵抗２２゜２３の一端は直流電源１のプラス端子に接続
され、上記抵抗２２の他端は抵抗２４の一端及びスイッ
チ２５の一端及びトランジスタ２６のベースに接続され
ている。トランジスタ２６のエミッタは抵抗２７の一端
に接続され、さらにトランジスタ２８のエミッタに接続
されている。トランジスタ２８のベースは抵抗２３の他
端及び抵抗２９の一端に接続されている。抵抗２４の他
端、抵抗２７の他端及び抵抗２９の他端は直流電源１の
マイナス端子に接続されている。抵抗１７の他端は差動
回路２１のトランジスタ２６のコレクタに接続されダイ
オード２０のカソードは差動回路２１のトランジスタ２
８のコレクタに接続されている。

上記構成により、以下、その動作説明をする。

スイッチ２５がオフ状態の時、トランジスタ２６が第２
図（ａ）のトランジスタ２６のコレクタ電圧波形Ａに示
すようにオンし、トランジスタ１４がオンされ、トラン
ジスタ２８が第２図（ｂ）のトランジスタ２８のコレク
タ電圧波形Ａ′に示すようにオフされている。この時、
電界効果型トランジスタ１１のゲートには直流電源１の
電圧Ｖと同電圧が印加されている状態となり、電界効果
型トランジスタ１１はオフ状態となる。第２図（Ｃ）の
電圧波形Ａ″に電界効果型トランジスタ１１のゲート電
圧波形を示している。また負荷３１には直流電源１の電
圧Ｖが印加されていないので負荷３１の電圧は第２図（
ｄ）の電圧波形Ａ゛゛となる。

この時、時間ｔ１でスイッチ２５をオフからオンに切換
えるとトランジスタ２６が第２図（ａ）のトランジスタ
２６のコレクタ電圧波形Ｂに示すようにオフし、またト
ランジスタ１４もオフし、トランジスタ２８が第２図（
ｂ）のトランジスタ２８の電圧波形Ｂ′に示すようにオ
ンし電界効果型トランジスタ１１のゲート電圧となる充
放電コンデンサ１２の両端に第２図（Ｃ）の電圧波形−
Ｖ、が充放電コンデンサ１２、抵抗１９、ダイオード２
０、トランジスタ２８及び抵抗２７を介して流れる電流
により、充放電コンデンサ１２と抵抗１９及び２０の時
定数で発生し、遅れ時間Δｔｌ後、電界効果型トランジ
スタ１１はオンし、第２図（ｄ）の負荷３１の両端の電
圧波形Ｖで示すように直流電源１の電圧Ｖが負荷３１に
印加される。この遅れ時間Δｔ１が電界効果型トランジ
スタ１１の立上り時間となり、充放電コンデンサ１２と
抵抗１９及び２７で任意の立上り時間を設定することが
可能である。第２図（ａ）の電圧−■は電界効果型トラ
ンジスタ（又はトランジスタ）が導通しなくなるゲート
（又はベース）の最小電圧〈カットオフ電圧）である。

また、時間ｔ２でスイッチ２５をオンからオフへ切換え
るとトランジスタ２６が第２図（ａ）のトランジスタ２
６のコレクタ電圧波形Ｃに示すようにオンし、さらにト
ランジスタ１４がオンし、トランジスタ２８が第２図（
ｂ）のトランジスタ２８のコレクタ電圧波形Ｃ′に示す
ようにオフンし、電界効果型トランジスタ１１のゲート
電圧である充放電コンデンサ１２の両端の電圧は充放電
コンデンサ１２、トランジスタ１４及び抵抗１８を介し
て流れる電流と抵抗１６を介して流れる電流により、充
放電コンデンサ１２と抵抗１８及び１６で決まる時定数
で、第２図（Ｃ）の電圧波形Ｃ″に示すように、−Ｖｌ
からＶへ上昇し、遅れ時間Δｔ２電界効果型トランジス
タ１１はオフし、直流電源１の電圧Ｖは負荷３１に印加
されな（なり、第２図（ｄ）の電圧波形Ｃ゛パ　の状態
になる。この遅れ時間Δｔ２が電界効果型トランジスタ
１１の立下り時間となり、充放電コンデンサ１２と抵抗
１６及び１８で任意の立下り時間を設定することが可能
である。

また、電界効果型トランジスタ１１の短絡保護動作は下
記の通りとなる。スイッチ２５がオン時、上述のように
電界効果型トランジスタ１１はオン状態となり、負荷３
１には直流電源１の電圧Ｖが印加されている。この時、
負荷３１の両端を短絡すると電界効果型トランジスタ１
１のソース電圧は、直流電源１のマイナス電圧とほぼ同
じ電圧まで下降するため、トランジスタ２８はオンから
オフへ切換わり、トランジスタ１４及び２６はオフ状態
を接続する。充放電コンデンサ１２の電圧−■１は、充
放電コンデンサ１２から抵抗１６を介して流れる電流に
より充放電コンデンサ１２と抵抗１６で決まる時定数で
放電する。この時定数で決まる放電時間の間、電界効果
型トランジスタ１１にはゲート電圧が印加されているの
で電界効果型トランジスタ１１の特性を損なわずに、こ
の時間の間、電界効果型トランジスタ１１に短絡電流を
流し続けることが可能となる。このように短絡保護時間
はコンデンサ１２と抵抗１６で、任意の時間に設定する
ことが可能である。

第３図は本発明の他の実施例を示す負荷駆動回路の回路
図である。第３図は電界効果型トランジスタ１１のオン
・オフの制御を行うために制御回路としてフリップフロ
ップ回路を用いた実施例である。フリップフロップ回路
３３の抵抗３４の一端は直流電源１のプラス端子に接続
されている。

抵抗３４の他端は、ダイオード３６のアノードに接続さ
れるとともにダイオード３７のアノード及びダイオード
３８のアノードに接続されている。

ダイオード３７のカソードはトランジスタ３９のベース
に接続されている。抵抗４０の一端は直流電源１のプラ
ス端子に接続されている。抵抗４０の他端はダイオード
３５のアノードに接続されるとともにダイオード４１の
アノード及びダイオード４２のアノードに接続されてい
る。ダイオード４２のカソードはトランジスタ４３のベ
ースに接続されている。トランジスタ３９とトランジス
タ４３のエミッタは直流電源１のマイナス端子に接続さ
れいてる。抵抗１７の一端は、フリップフロップ回路３
３のトランジスタ３９のコレクタ及びダイオード３５の
カソードに接続され、ダイオード２０のカソードはフリ
ップフロップ回路３３のトランジスタ４３のコレクタ及
びダイオード３６のカソードに接続されている。ダイオ
ード３８のカソード及びダイオード４１のカソードは電
界効果型トランジスタ１１のオン・オフを制御する信号
の入力端子である。その他の部品の接続は、第１図の接
続と同じである。

上記構成により、以下、その動作説明をする。

第４図（ｂ）のトランジスタ４３のコレクタ電圧波形Ａ
のようにトランジスタ４３はオフ状態により、第４図（
Ｃ）のトランジスタ３９のコレクタ電圧波形Ａ′のよう
にトランジスタ３９がオン状態にあり、トランジスタ１
４もオン状態にあり第４図（ｄ）の電界効果型トランジ
スタ１１のゲート電圧波形Ａ″は直流電源１の電圧Ｖと
同電圧にあり、第４図（ｅ）の負荷３１の両端の電圧波
形へ゛′　に示すように負荷゛３１には電圧は印加され
ていない状態にある。この時、時間ｔ１　で、第４図（
ａ）に示すように入力に“Ｌ”信号が入力されるとトラ
ンジスタ４３はオンに切換わり、第４図（ｂ）のトラン
ジスタ４３のコレクタ電圧波形はＢとなり、トランジス
タ３９はオフに切換わり第４図（Ｃ）のトランジスタ３
９のコレクタ電圧波形はＢ′となりトランジスタ１４も
オフとなる。トランジスタ４３がオンしたために第４図
（ｄ）の電界効果型トランジスタ１１のゲート電圧波形
−Ｖｌは充放電コンデンサ１２と抵抗１９の時定数で発
生し、遅れ時間Ａｔｌ後、電界効果型トランジスタ１１
がオンし、負荷３１に第４図（ｅ）の電圧波形Ｖに示す
ように直流電源１の電圧波形Ｖを印加する。遅れ時間Δ
ｔ１が電界効果型トランジスタ１１の立上り時間となり
、充放電コンデンサ１２と抵抗１９で任意の立上り時間
を設定することが可能である。

また、時間ｔ２で第４図（ａ）に示すようにＲ入力に“
Ｌ”信号を入力すると、トランジスタ４３はオフに切換
わり、第４図（ｂ）のトランジスタ４３のコレクタ電圧
波形Ｃとなり、トランジスタ３９はオンに切換わり、第
４図（Ｃ）のトランジスタ３９のコレクタ電圧波形Ｃ′
となり、同時にトランジスタ１４がオンに切換わる。ト
ランジスタ４３がオフしたため第４図（ｄ）の電界効果
型トランジスタ１１のゲート電圧波形Ｃ′は充放電コン
デンサ１２と抵抗１６及び１８の時定数で−Ｖ１かｏＶ
へ上昇し負荷３１に印加されていた電圧Ｖは、遅れ時間
Ａｔ２後、電界効果型トランジスタ１１がオフし、直流
電源１の電圧Ｖは印加されなくなり、第４図（ｅ）の電
圧波形Ｃ″゛となる。遅れ時間Δｔ２が電界効果型トラ
ンジスタ１１の立上り立下り時間となり、コンデンサ１
２と抵抗１６及び１８で任意の立下り時間を設定するこ
とが可能である。また、電界効果型トランジスタ１１の
短絡保護動作は下記の通りとなる。負荷３１に直流電源
１の電圧Ｖが印加されている状態で負荷３１の両端を短
絡すると、電界効果型トランジスタ１１のソース電圧は
直流電源１のマイナス電圧とほぼ同じ電圧まで下降する
ため、トランジスタ４３は、オフ状態を継続する。以後
の短絡保護動作は第１図で詳述の通りである。

第５図は本発明の他の実施例を示す負荷駆動回路である
。

第５図は電界効果型トランジスタ１１のオン・オフの制
御を行うために簡単な電子回路による制御回路を用いた
例である。この制御回路４５の抵抗４６の一端は直流電
源１のプラス端子へ接続されている。抵抗４６の他端は
ダイオード４７のアノード及びダイオード４８のアノー
ドに接続されている。ダイオード４８のカソードはトラ
ンジスタ４９のベースに接続されている。トランジスタ
４９のコレクタはダイオード２ｏのカソードに接続され
ている。トランジスタ４９のエミッタは直流電源１のマ
イナス端子に接続されている。ダイオード４７のカソー
ドは抵抗１７の一端に接続され、さらにスイッチ２５の
一端に接続されている。スイッチ２５の他端は直流電源
１のマイナス端子に接続されている。スイッチ２５の他
端は直流電源１のマイナス端子に接続されている。その
他の部品の接続は第１図の接続と同じである。

上記構成により、以下、その動作説明をする。

スイッチ５５がオフの位置にある時、ダイオード４７が
導通し、トランジスタ４９にバイアス電圧が発生しない
ためにオフしている。またトランジスタ１４がバイアス
されオンしている。この時、電界効果型トランジスタ１
１のゲート電圧は直流電源１の電圧Ｖと同電圧が印加さ
れているため、電界効果型トランジスタ１１は、オンし
ない。スイッチ５５をオフからオンに切換えると、ダイ
オード４７が非導通状態となり、トランジスタ１４がオ
フし、トランジスタ４９がバイアスされるため、オンす
る。この時、充放電コンデンサ１２と抵抗１９の時定数
で、電界効果型トランジスタ１１がオンすることとなる
。負荷３１に印加される電圧Ｖの立上り時間は、上述の
通り、充放電コンデンサ１２と抵抗１９の時定数で決定
される。スイッチ５５をオンからオフに切換えると、ダ
イオード４７が導通状態となり、トランジスタ４９にバ
イアス電圧が発生せず、トランジスタ４９はオフする。

また、トランジスタ１４がバイアスされオンすることと
なる。この時、電界効果型トランジスタ１１のゲート電
圧となる充放電コンデンサ１２の電圧は、充放電コンデ
ンサ１２と抵抗１８と抵抗１６の時定数で放電し、電界
効果型トランジスタ１１がオフすることとなる。負荷３
１に印加される電圧Ｖの立下り時間は、上述の通り、充
放電コンデンサ１２と抵抗１８と抵抗１６の時定数で決
定される。

スイッチ５５がオン状態で電界効果型トランジスタ１１
がオン状態にある時に、負荷３１の両端を短絡すると、
電界効果型トランジスタ１１のソース電圧は、直流電源
１のマイナス電圧と、はぼ同電圧まで下降するため、ト
ランジスタ４９はオフし、トランジスタ１４はオフ状態
を継続する。

この時、電界効果型トランジスタ１１のゲート電圧とな
る充放電コンデンサ１２の電圧は、充放電コンデンサ１
２と抵抗１６の時定数で放電される。この放電時間の間
、電界効果型トランジスタ１１にゲート電圧が印加され
ているので、電界効果型トランジスタ１１の特性を損う
ことな（、電界効果型」−ランジスタ１１に短絡電流を
流し続けることが可能となる。この放電時間は、コンデ
ンサ１２と抵抗１６の時定数で決まり、これが電界効果
型トランジスタ１１の短絡保護時間となる。

発明の効果以上のように本発明によれば、ひとつのコンデンサで主
スイッチング素子駆動時の立上り時間を任意に設定でき
、また立下り時間も任意に設定でき、さらに別電源を必
要とせずに負荷短絡時の主スイッチング素子の短絡保護
機能を持たぜることかできるため、簡易な回路構成で、
容易に実現可能であり、きわめて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す負荷駆動回路の回路図
、第２図は第１図の各要部における電圧波形図、第３図
及び第５図は本発明の他の実施例を示す負荷駆動回路の
回路図、第４図は第３図の各要部における電圧波形図、
第６図は従来の負荷駆動回路の回路図である。１・・・・・・直流電源、１０・・・・・・負荷駆動回
路、１１・・・・・・主スイッチング素子、１２・・・
・・・充放電コンデンサ、１３・・・・・・ツコーナー
ダイオード、１４，２６゜２８・・・・・・トランジス
タ、１５，１６．１７．１８゜１９．２２，２３，２４
．２７，２９．３０・・・・・・抵抗、２０・・・・・
・ダイオード、２１・・・・・・差動回路、２５・・・
・・・スイッチ、３１・・・・・・負荷、３２・・・・
・・負荷駆動回路、３３・・・・・・フリップフロップ
回路、３４゜４０・・・・・・抵抗、３５，３６，３７
，３８，４１゜４２・・・・・・ダイオード、３９．４
３・・・・・・トランジスタ、４４・・・・・・負荷駆
動回路、４５・・・・・・制御回路、４６・・・・・・
抵抗、４７．４８・・・・・・ダイオード、４９・・・
・・・トランジスタ、５５・・・・・・スイッチ。代理人の氏名　弁理士　粟野重孝　はが１名第図［− ７２−−−Ｌプ電コン−ｒ）づ７３・−・　ノエナーターイ万一ド１ａ、２６，２Ｌ−Ｌランジスタ２５・−ヌイノ手３７−　　員駒」第図第図

Claims

【特許請求の範囲】

（１）直流電源に主スイッチング素子を介して出力端子
を接続し、直流電源と上記主スイッチング素子との間に
、この主スイッチング素子をオン・オフさせる制御回路
を設け、この制御回路と主スイッチング素子との間に、
制御素子と充放電用コンデンサと、上記コンデンサとで
上記主スイッチング素子の短絡保護を行う抵抗の並列回
路を接続するとともに、上記制御素子と上記スイッチン
グ素子のゲート又はベース間に上記コンデンサとで上記
主スイッチング素子の立下り時間を制御する抵抗を接続
し、さらに上記制御回路と上記主スイッチング素子間に
、上記コンデンサとで上記主スイッチング素子の立上り
時間を制御する抵抗を接続してなる負荷駆動回路。
（２）制御回路として差動回路を用いた請求項１記載の
負荷駆動回路。
（３）制御回路としてフリップフロップ回路を用いた請
求項１記載の負荷駆動回路。