JPH044663A - 信号発生装置 - Google Patents
信号発生装置Info
- Publication number
- JPH044663A JPH044663A JP2105185A JP10518590A JPH044663A JP H044663 A JPH044663 A JP H044663A JP 2105185 A JP2105185 A JP 2105185A JP 10518590 A JP10518590 A JP 10518590A JP H044663 A JPH044663 A JP H044663A
- Authority
- JP
- Japan
- Prior art keywords
- output
- reset
- sensor chip
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、信号発生装置、特に複数のセンサチップを有
する光電変換装置における信号発生装置に関する。
する光電変換装置における信号発生装置に関する。
［従来の技術］
従来、光電変換装置における複数のセンサチップをつな
ぎあわせて一つの信号発生装置とする“つなぎセンサ”
は、第２図（１）に示すように構成されており、その動
作波形図は第２図（２）に示すようになる。
ぎあわせて一つの信号発生装置とする“つなぎセンサ”
は、第２図（１）に示すように構成されており、その動
作波形図は第２図（２）に示すようになる。
第２区ｆｉｌにおいて、Ｃはセンサチップ、１はセンサ
チップＣの共通出力線、２２は出力部、４２はバッファ
増幅器、Ｓは画素、ＳＲはシフトレジスタ、Ｅは電圧Ｖ
ＲＥＳＩの画素出力リセット用の電源、ＭＲＥＳはリセ
ットパルスφＲＥＳによりリセット電源Ｅを開閉する画
素出力リセット用のスイッチングＭＯ３Ｉ−ランジスタ
、Ａはバッファ増幅器、Ｍはパルスφ５ｗにより開閉す
るセンサチップＣからの信号出力用スイッチングＭＯ５
）−ランジスタである。なお、説明を簡単にするためバ
ッファ増幅器４の増幅度は１とする。
チップＣの共通出力線、２２は出力部、４２はバッファ
増幅器、Ｓは画素、ＳＲはシフトレジスタ、Ｅは電圧Ｖ
ＲＥＳＩの画素出力リセット用の電源、ＭＲＥＳはリセ
ットパルスφＲＥＳによりリセット電源Ｅを開閉する画
素出力リセット用のスイッチングＭＯ３Ｉ−ランジスタ
、Ａはバッファ増幅器、Ｍはパルスφ５ｗにより開閉す
るセンサチップＣからの信号出力用スイッチングＭＯ５
）−ランジスタである。なお、説明を簡単にするためバ
ッファ増幅器４の増幅度は１とする。
次に、第２図（２）を参照してその動作について説明す
る。センサチップＣにおける画素Ｓからの出力はシフト
レジスタＳＲからのシフトパルスにより、それぞれ順次
出力線に読み出される。ここで、一画素からの出力を読
み出すごとに、出力リセットパルスφＲＥＳにより出力
線のリセットが行われ、電圧Ｖ＊ｔＳ＋に設定される。
る。センサチップＣにおける画素Ｓからの出力はシフト
レジスタＳＲからのシフトパルスにより、それぞれ順次
出力線に読み出される。ここで、一画素からの出力を読
み出すごとに、出力リセットパルスφＲＥＳにより出力
線のリセットが行われ、電圧Ｖ＊ｔＳ＋に設定される。
次に、この読み出された出力は、バッファ増幅器Ａ及び
スイッチングＭＯＳトランジスタＭを介して全センサチ
ップ共通の出力線に読み出されてゆく。例えばパルスφ
ｓｗ１によりスイッチングＭＯＳトランジスタＭ１が導
通している期間にはセンサチップＣ１０）出力がバッフ
ァ増幅器Ａｌを介して共通出力線に読み出される。続い
てパルスψｓｗｚによりスイッチングＭ ＯＳ Ｉ−ラ
ンジスタＭ２が導通している期間には、センサチップＣ
２からの出力がバッファ増幅器Ａ２を介して共通出力線
に読み出される。
スイッチングＭＯＳトランジスタＭを介して全センサチ
ップ共通の出力線に読み出されてゆく。例えばパルスφ
ｓｗ１によりスイッチングＭＯＳトランジスタＭ１が導
通している期間にはセンサチップＣ１０）出力がバッフ
ァ増幅器Ａｌを介して共通出力線に読み出される。続い
てパルスψｓｗｚによりスイッチングＭ ＯＳ Ｉ−ラ
ンジスタＭ２が導通している期間には、センサチップＣ
２からの出力がバッファ増幅器Ａ２を介して共通出力線
に読み出される。
このようにして順次与センサチップの出力が、共通出力
線に読み出されてゆ（。
線に読み出されてゆ（。
［発明が解決しようとする課題］
しかしながら上記従来例では、各センサチップＣの出力
線は共通出力線１に接続されてあり、この共通出力線１
の持つ浮遊容量は各センサチップＣに対しては大きな容
量負荷として作用するただ。そのため、各センサチップ
Ｃの出力にはリセット電圧ＶＲＥＩ１１のばかバッファ
増幅器Ａのオフセット電圧Ｖ。ＦＦが加算されることに
なり、そのオフセット電圧の■。ＦＦのばらつきにより
、図（ロ）の５２゜、、及びＳ２゜ｕｔ２で示すような
センサチップＣごとに出力電圧に段差が生じるという欠
点があった。
線は共通出力線１に接続されてあり、この共通出力線１
の持つ浮遊容量は各センサチップＣに対しては大きな容
量負荷として作用するただ。そのため、各センサチップ
Ｃの出力にはリセット電圧ＶＲＥＩ１１のばかバッファ
増幅器Ａのオフセット電圧Ｖ。ＦＦが加算されることに
なり、そのオフセット電圧の■。ＦＦのばらつきにより
、図（ロ）の５２゜、、及びＳ２゜ｕｔ２で示すような
センサチップＣごとに出力電圧に段差が生じるという欠
点があった。
この段差は、特に暗時出力に対しては、そのままそのば
らつきとして作用するため、つなぎセンサの階調度を著
しく悪化させていた。
らつきとして作用するため、つなぎセンサの階調度を著
しく悪化させていた。
本発明は、上記問題点を解決するためになされたもので
、その目的は、信号出力にセンサチップごとの段差の生
じない信号発生装置を提供することにある。
、その目的は、信号出力にセンサチップごとの段差の生
じない信号発生装置を提供することにある。
［課題を解決するための手段］
上記目的を達成するために、本発明の信号発生装置は、
複数の画素から構成される複数のセンサチップと、この
複数のセンサチップから順次出力される信号を共通の出
力線を介して入力し出力処理する出力部とを具備し、前
記出力部は、前記共通の出力線を介して前記信号を入力
する容量手段と、前記容量手段から出力される信号を入
力し出力する増幅器と、前記増幅器に入力される信号を
リセットするリセット手段と、前記リセット手段を前記
複数の画素のリセット周波数に同期して開閉するスイッ
チ手段とを具備する。
複数の画素から構成される複数のセンサチップと、この
複数のセンサチップから順次出力される信号を共通の出
力線を介して入力し出力処理する出力部とを具備し、前
記出力部は、前記共通の出力線を介して前記信号を入力
する容量手段と、前記容量手段から出力される信号を入
力し出力する増幅器と、前記増幅器に入力される信号を
リセットするリセット手段と、前記リセット手段を前記
複数の画素のリセット周波数に同期して開閉するスイッ
チ手段とを具備する。
［作用］
各センサチップの出力は、共通出力線を介して順次出力
回路の容量手段に入力されるが、そのリセット期間には
センサチップのオフセット電圧が、信号期間には前記オ
フセット電圧を加算した信号電圧が入力される。そして
、この信号期間には、容量手段によりその出力側では、
前記オフセット電圧が減算処理された信号電圧が得られ
、従って、全体としてセンサチップごとの段差のない連
続的な信号出力が得られる。
回路の容量手段に入力されるが、そのリセット期間には
センサチップのオフセット電圧が、信号期間には前記オ
フセット電圧を加算した信号電圧が入力される。そして
、この信号期間には、容量手段によりその出力側では、
前記オフセット電圧が減算処理された信号電圧が得られ
、従って、全体としてセンサチップごとの段差のない連
続的な信号出力が得られる。
なお、リセット手段から与えられるリセット電圧は後段
の信号処理に対応して調整する。
の信号処理に対応して調整する。
［実施例］
本発明を図面を参照して説明する。
第１図（１）は本発明の一実施例の回路図、第１図（２
）はその出力波形図である。第１図（１）において、■
はセンサチ・ンブＣの共通出力線、２は出力部、３は共
通出力線ｌに直列に接続された容量手段であるコンデン
サ、４はバッファ機能を有する増幅度１のバッファ増幅
器、５はリセット手段である電圧ＶＲ）：ＩＩ□のリセ
ット電源、６はセンサチップＣの出力リセットパルスと
同期したパルスφＴＩＥ！ｌにより開閉されるスイッチ
手段であるスイッチングＭＯＳトランジスタである。な
お、センサチップＣは第２図に示した従来信号発生装置
におけるものと同様の構成とする。
）はその出力波形図である。第１図（１）において、■
はセンサチ・ンブＣの共通出力線、２は出力部、３は共
通出力線ｌに直列に接続された容量手段であるコンデン
サ、４はバッファ機能を有する増幅度１のバッファ増幅
器、５はリセット手段である電圧ＶＲ）：ＩＩ□のリセ
ット電源、６はセンサチップＣの出力リセットパルスと
同期したパルスφＴＩＥ！ｌにより開閉されるスイッチ
手段であるスイッチングＭＯＳトランジスタである。な
お、センサチップＣは第２図に示した従来信号発生装置
におけるものと同様の構成とする。
次に、上記構成による本実施例の動作について説明する
。
。
まず、出力のリセット期間には、コンデンサ３の共通出
力線１に接続される側（以下、ＣＩＮ側とする）では、
センサチップＣの出力リセット電圧ＶＲＩ！！＋ とそ
のセンサチップが有するバッファ増幅器Ａのオフセット
電圧ＶＯＦＦとの和、Ｖ、ＩＥＳＩ ＋ＶＯＦＦが読み
出され、コンデンサ３のもう一方の側（以下、Ｃｏｕｔ
側とする）は、リセット電源５によるリセット電圧Ｖ□
３□に設定される：ここで、ＶＲＥＳＩは各センサチッ
プについて共通とする。続いて、リセット期間の後の信
号期間には、Ｃ＋Ｎ側では、そのセンサチップの有する
画素Ｓからの出力電圧ＶＳ＋ａと前記リセット期間に読
み出された電圧、ＶｌｌＥ９１ ＋ＶＱＦＦとの和、Ｖ
ｓ ＩＧ＋ＶＲＥｌｌ ｌ ＋ ＶＯＦＦが読み出され
る。このとき、Ｃａ ｕ を側では、容量結合により前
記リセット期間にＣい側で読み出された電圧Ｖ＊Ｅｓ＋
＋ＶＯＦＦとの差、Ｖ ｍ＋（＋＋ＶＲＥＳｌ ＋
ＶＯＦＦ＝（ＶＩ？Ｅ５１ ＋ ＶＯＦＦＩ ”Ｖｓ＋
ａのオフセット電圧ＶＯＦＦ及びリセット電圧、特にセ
ンサチップごとに異るオフセット電圧■。ＦＦが減算処
理されて除かれた信号電圧Ｖｓ＋ｃのみが得られる。そ
して、増幅器４には、この信号電圧Ｖ３．６にリセット
電源５によるリセット電圧■、、２が加算された電圧、
Ｖ！ｌＩＱ＋ＶｌｌＥｓ２が入力される。
力線１に接続される側（以下、ＣＩＮ側とする）では、
センサチップＣの出力リセット電圧ＶＲＩ！！＋ とそ
のセンサチップが有するバッファ増幅器Ａのオフセット
電圧ＶＯＦＦとの和、Ｖ、ＩＥＳＩ ＋ＶＯＦＦが読み
出され、コンデンサ３のもう一方の側（以下、Ｃｏｕｔ
側とする）は、リセット電源５によるリセット電圧Ｖ□
３□に設定される：ここで、ＶＲＥＳＩは各センサチッ
プについて共通とする。続いて、リセット期間の後の信
号期間には、Ｃ＋Ｎ側では、そのセンサチップの有する
画素Ｓからの出力電圧ＶＳ＋ａと前記リセット期間に読
み出された電圧、ＶｌｌＥ９１ ＋ＶＱＦＦとの和、Ｖ
ｓ ＩＧ＋ＶＲＥｌｌ ｌ ＋ ＶＯＦＦが読み出され
る。このとき、Ｃａ ｕ を側では、容量結合により前
記リセット期間にＣい側で読み出された電圧Ｖ＊Ｅｓ＋
＋ＶＯＦＦとの差、Ｖ ｍ＋（＋＋ＶＲＥＳｌ ＋
ＶＯＦＦ＝（ＶＩ？Ｅ５１ ＋ ＶＯＦＦＩ ”Ｖｓ＋
ａのオフセット電圧ＶＯＦＦ及びリセット電圧、特にセ
ンサチップごとに異るオフセット電圧■。ＦＦが減算処
理されて除かれた信号電圧Ｖｓ＋ｃのみが得られる。そ
して、増幅器４には、この信号電圧Ｖ３．６にリセット
電源５によるリセット電圧■、、２が加算された電圧、
Ｖ！ｌＩＱ＋ＶｌｌＥｓ２が入力される。
以上の動作をセンサチップごとに順次行い、増幅器４か
らは第１図（ロ）の５ｌａｕｔで示すようなセンサチッ
プごとの段差のない信号出力が得られる。
らは第１図（ロ）の５ｌａｕｔで示すようなセンサチッ
プごとの段差のない信号出力が得られる。
なお、本発明においては、スイッチ手段を駆動するリセ
ットパルス及びリセット電源には、センサチップ内で使
用しているリセットパルス及びリセット電源を使用する
ことができ、新たにそのためのクロック発生源及び電源
を設ける必要がなくコストの削減が可能となる。
ットパルス及びリセット電源には、センサチップ内で使
用しているリセットパルス及びリセット電源を使用する
ことができ、新たにそのためのクロック発生源及び電源
を設ける必要がなくコストの削減が可能となる。
［発明の効果］
以上説明したように、本発明によると共通出力線に直列
に挿入した容量手段により、センサチップの有するバッ
ファ増幅器のオフセット電圧を減算処理し、センサチッ
プごとに出力に現れる段差をなくすようにしたため、高
諧調の信号出力を得ることかでき、暗時の出力のばらつ
きも著しく低減することができるという効果がある。
に挿入した容量手段により、センサチップの有するバッ
ファ増幅器のオフセット電圧を減算処理し、センサチッ
プごとに出力に現れる段差をなくすようにしたため、高
諧調の信号出力を得ることかでき、暗時の出力のばらつ
きも著しく低減することができるという効果がある。
また、出力の基準レベルは、リセット手段により調整す
ることができるので、後段のレベルに合せた信号処理が
容易に行えるという効果がある。
ることができるので、後段のレベルに合せた信号処理が
容易に行えるという効果がある。
第１図（１）は本発明の一実施例の回路図、第１図（２
）はその出力波形図、第２図（１）は従来の信号発生装
置の回路図、第２図（２）はその動作波形図である。 図において、■は共通出力線、２．２２は出力部、３は
容量手段（コンデンサ）、４．４２は増幅器、５はリセ
ット手段（リセット電源）、６はスイッチングＭＯ５）
−ランジスタ、Ｃはセンサチップ、Ａはバッファ増幅器
である。 代理人 弁理士 山 下 穣 平
）はその出力波形図、第２図（１）は従来の信号発生装
置の回路図、第２図（２）はその動作波形図である。 図において、■は共通出力線、２．２２は出力部、３は
容量手段（コンデンサ）、４．４２は増幅器、５はリセ
ット手段（リセット電源）、６はスイッチングＭＯ５）
−ランジスタ、Ｃはセンサチップ、Ａはバッファ増幅器
である。 代理人 弁理士 山 下 穣 平
Claims (1)
- 【特許請求の範囲】 複数の画素から構成される複数のセンサチップと、この
複数のセンサチップから順次出力される信号を共通の出
力線を介して入力し出力処理する出力部とを具備する信
号発生装置において、前記出力部は、 前記共通の出力線を介して前記信号を入力する容量手段
と、 前記容量手段から出力される信号を入力し出力する増幅
器と、 前記増幅器に入力される信号をリセットするリセット手
段と、 前記リセット手段を前記複数の画素のリセット周波数に
同期して開閉するスイッチ手段と を具備することを特徴とする信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105185A JPH044663A (ja) | 1990-04-23 | 1990-04-23 | 信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105185A JPH044663A (ja) | 1990-04-23 | 1990-04-23 | 信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH044663A true JPH044663A (ja) | 1992-01-09 |
Family
ID=14400622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2105185A Pending JPH044663A (ja) | 1990-04-23 | 1990-04-23 | 信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH044663A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06178046A (ja) * | 1992-12-10 | 1994-06-24 | Hamamatsu Photonics Kk | 固体撮像素子 |
-
1990
- 1990-04-23 JP JP2105185A patent/JPH044663A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06178046A (ja) * | 1992-12-10 | 1994-06-24 | Hamamatsu Photonics Kk | 固体撮像素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW548962B (en) | X-Y address type solid-state image pickup device | |
| TW506215B (en) | Self compensating correlated double sampling circuit | |
| TW550942B (en) | CMOS image sensor having chopper type comparator to perform analog correlated double sampling | |
| FI98016C (fi) | Kanavatransistori-vertailupiiri | |
| US5086344A (en) | Digital correlated double sampling circuit for sampling the output of an image sensor | |
| US6067113A (en) | Offset noise cancellation in array image sensors | |
| US4479062A (en) | Photo-electric conversion device with accumulation time control | |
| US4189749A (en) | Solid state image sensing device | |
| US20020051067A1 (en) | Modification of column fixed pattern column noise in solid state image sensors | |
| KR950034813A (ko) | 고체촬상장치 | |
| JPH0927883A (ja) | 画像読取信号処理装置 | |
| KR100599015B1 (ko) | 화상캡쳐회로 | |
| US8634008B2 (en) | Imaging signal processing methods and apparatus | |
| US5311319A (en) | Solid state image pickup device having feedback voltage to amplifier | |
| JP3357858B2 (ja) | アナログデジタル変換器 | |
| JPH044663A (ja) | 信号発生装置 | |
| US8094218B2 (en) | Image sensor circuit having differential signal path, differential analog-to-digital converter and differential signal offsetting means | |
| JPS608985A (ja) | ラプラス演算装置 | |
| JPH06105068A (ja) | イメージセンサ | |
| US4291224A (en) | Light image space frequency component extracting device | |
| US6712506B2 (en) | Reader for electromagnetic radiation detection element, sensor, and the corresponding read process | |
| CN112969042B (zh) | 运算电路和图像传感器的读出电路 | |
| JP2003134303A (ja) | 画像読取信号処理装置 | |
| JPH04144362A (ja) | マルチチップ型光電変換装置 | |
| JP3038985B2 (ja) | イメージセンサ |