JPH0447756U - - Google Patents
Info
- Publication number
- JPH0447756U JPH0447756U JP8991390U JP8991390U JPH0447756U JP H0447756 U JPH0447756 U JP H0447756U JP 8991390 U JP8991390 U JP 8991390U JP 8991390 U JP8991390 U JP 8991390U JP H0447756 U JPH0447756 U JP H0447756U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- main memory
- bus
- master
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Description
第１図は本考案の一実施例の構成ブロツク図、
第２図〜第５図はそれぞれＣＰＵ、デイバイスの
アクセス状態に於ける動作の一例を示すタイムチ
ヤート、第６図は従来装置の構成ブロツク図であ
る。 １……スヌープ機能を備えたＣＰＵ、２……マ
スタとなり得るデイバイス、３……メモリユニツ
ト、１１……キヤツシユ、３１……主記憶部、３
２……ラインアクセス記憶部、３３……スヌープ
起動部、３４……主記憶禁止信号発生部、ＢＳ…
…バス。
第２図〜第５図はそれぞれＣＰＵ、デイバイスの
アクセス状態に於ける動作の一例を示すタイムチ
ヤート、第６図は従来装置の構成ブロツク図であ
る。 １……スヌープ機能を備えたＣＰＵ、２……マ
スタとなり得るデイバイス、３……メモリユニツ
ト、１１……キヤツシユ、３１……主記憶部、３
２……ラインアクセス記憶部、３３……スヌープ
起動部、３４……主記憶禁止信号発生部、ＢＳ…
…バス。
Claims (1)
- 【実用新案登録請求の範囲】 キヤツシユを有すると共にスヌープ機能を備え
たＣＰＵと、このＣＰＵにバスを介して接続され
ＣＰＵに代わつてマスタとなり得るデイバイスと
、前記バスに接続されるメモリユニツトとで構成
されたマルチマスタシステムにおいて、 前記メモリユニツトは、 システムの主記憶となるメモリエリアを有する
主記憶部と、 前記デイバイスがマスタとなつてラインをアク
セスしたのを検出しそれを記憶するラインアクセ
ス記憶部と、 このラインアクセス記憶部がラインアクセスを
検出したのを受けて、リードアクセス時に前記Ｃ
ＰＵのスヌープ機能をイネーブルにするスヌープ
起動部と、 メモリユニツトがアクセスされるのを検出し、
前記バス上のクロツクとメモリ禁止信号とを受け
て前記主記憶部に対して主記憶禁止信号を出力す
る主記憶禁止信号発生部と を備えることを特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8991390U JPH0447756U (ja) | 1990-08-28 | 1990-08-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8991390U JPH0447756U (ja) | 1990-08-28 | 1990-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0447756U true JPH0447756U (ja) | 1992-04-23 |
Family
ID=31824236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8991390U Pending JPH0447756U (ja) | 1990-08-28 | 1990-08-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0447756U (ja) |
-
1990
- 1990-08-28 JP JP8991390U patent/JPH0447756U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
| JPH0447756U (ja) | ||
| JPS63168549U (ja) | ||
| JPS6384650U (ja) | ||
| JPS6284845U (ja) | ||
| JPS62195863U (ja) | ||
| JPH03106600U (ja) | ||
| JPH03123292U (ja) | ||
| JPH0289545U (ja) | ||
| JPH03102200U (ja) | ||
| JPS605539U (ja) | マルチプロセツサ間通信装置 | |
| JPH0428351U (ja) | ||
| JPS61189356U (ja) | ||
| JPH0474341U (ja) | ||
| JPH0455650U (ja) | ||
| JPH0239399U (ja) | ||
| JPS6365200U (ja) | ||
| JPS6368054U (ja) | ||
| JPH0284955U (ja) | ||
| JPS6418305U (ja) | ||
| JPH0428328U (ja) | ||
| KR960025066A (ko) | 상용디램을 이용한 듀얼포트 메모리 시스템 | |
| JPS61172325U (ja) | ||
| JPH0482729U (ja) | ||
| JPH0436649U (ja) |