JPH0448030B2 - - Google Patents
Info
- Publication number
- JPH0448030B2 JPH0448030B2 JP23737183A JP23737183A JPH0448030B2 JP H0448030 B2 JPH0448030 B2 JP H0448030B2 JP 23737183 A JP23737183 A JP 23737183A JP 23737183 A JP23737183 A JP 23737183A JP H0448030 B2 JPH0448030 B2 JP H0448030B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- background
- output
- weighting coefficient
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Studio Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、ビデオ信号のノイズ除去、ビデオ
信号のデータ圧縮などに必要とされるビデオ信号
の動き検出回路に関する。
信号のデータ圧縮などに必要とされるビデオ信号
の動き検出回路に関する。
「背景技術とその問題点」
テレビジヨン画像の動き検出としては、画面を
多数のブロツクに分割し、連続する２フレーム間
でブロツクごとのマツチングをとることにより動
きを検出する方法と、連続する２フレーム間のフ
レーム差信号と現在のフイールドにおける画素間
差信号及びライン間差信号の関係から動きを検出
する方法とが知られている。前者の方法では、マ
ツチングの精度を上げるために、ブロツクサイズ
をある程度大きくする必要があるが、そのために
分解能の低下は避けられない。後者の方法は、演
算処理が複雑で実用性が乏しいと共に、アンカバ
ード・バツクグランドと呼ばれる動き物体の影か
ら現れる背景が動き画素として誤つて検出される
おそれがあつた。
多数のブロツクに分割し、連続する２フレーム間
でブロツクごとのマツチングをとることにより動
きを検出する方法と、連続する２フレーム間のフ
レーム差信号と現在のフイールドにおける画素間
差信号及びライン間差信号の関係から動きを検出
する方法とが知られている。前者の方法では、マ
ツチングの精度を上げるために、ブロツクサイズ
をある程度大きくする必要があるが、そのために
分解能の低下は避けられない。後者の方法は、演
算処理が複雑で実用性が乏しいと共に、アンカバ
ード・バツクグランドと呼ばれる動き物体の影か
ら現れる背景が動き画素として誤つて検出される
おそれがあつた。
第１図に示すように、テレビジヨン画像中の物
体３１が矢印で示す方向に移動したとすると、第
１図において斜線を付した領域３２に含まれる背
景の画素が動き画素として誤つて検出される。こ
れと共に、前フレームの動きと重なつた部分の内
で信号レベルが等しい部分即ち均一レベルの動き
領域３３が動きとして検出されず、点線を付した
領域３４に含まれる画素だけが動き画素として検
出される問題点があつた。
体３１が矢印で示す方向に移動したとすると、第
１図において斜線を付した領域３２に含まれる背
景の画素が動き画素として誤つて検出される。こ
れと共に、前フレームの動きと重なつた部分の内
で信号レベルが等しい部分即ち均一レベルの動き
領域３３が動きとして検出されず、点線を付した
領域３４に含まれる画素だけが動き画素として検
出される問題点があつた。
「発明の目的」
したがつて、この発明の目的は、アンカバー
ド・バツクグランドを動き画素として誤つて検出
することがなく、且つ均一レベルの動き領域も検
出することができる動き検出回路を提供すること
にある。
ド・バツクグランドを動き画素として誤つて検出
することがなく、且つ均一レベルの動き領域も検
出することができる動き検出回路を提供すること
にある。
この発明の他の目的は、ブロツク毎のマツチン
グ法と比べ分解能が良い動き検出回路を提供する
ことにある。
グ法と比べ分解能が良い動き検出回路を提供する
ことにある。
この発明の更に他の目的は、シーンチエンジ等
の画面の切替りにも追従でき、然も、有色雑音を
除去することができる動き検出回路を提供するこ
とにある。
の画面の切替りにも追従でき、然も、有色雑音を
除去することができる動き検出回路を提供するこ
とにある。
「発明の概要」
この発明は、第２図に示すように、固定の背景
画像３５の前に動き画像３６が重ねて置かれるこ
とにより、テレビジヨン画像３７が構成されてい
ることに着目し、入力デイジタルビデオ信号から
背景画像を抽出し、この背景画像を基にして動き
画像を検出しようとするものである。
画像３５の前に動き画像３６が重ねて置かれるこ
とにより、テレビジヨン画像３７が構成されてい
ることに着目し、入力デイジタルビデオ信号から
背景画像を抽出し、この背景画像を基にして動き
画像を検出しようとするものである。
この発明は、デイジタルビデオ信号の画素デー
タ及びこの画素データと対応する第１のフレーム
メモリに貯えられている背景画素データを比較す
る第１の比較手段と、デイジタルビデオ信号の画
素データ及びこの画素データと対応する第２のフ
レームメモリに貯えられている前フレーム画素デ
ータを比較する第２の比較手段とを備え、第１の
比較手段の比較出力が所定値未満の時並びに第１
の比較手段の比較出力が所定値以上で且つ第２の
比較器の比較出力が所定値未満の時に、入力画素
データにより背景画素データの更新を行なうよう
になし、第１の比較手段の比較出力が所定値以上
で且つ第２の比較手段の比較出力が所定値以上の
時に、入力画素データを動き画素データとして検
出するようにしたビデオ信号の動き検出回路であ
る。
タ及びこの画素データと対応する第１のフレーム
メモリに貯えられている背景画素データを比較す
る第１の比較手段と、デイジタルビデオ信号の画
素データ及びこの画素データと対応する第２のフ
レームメモリに貯えられている前フレーム画素デ
ータを比較する第２の比較手段とを備え、第１の
比較手段の比較出力が所定値未満の時並びに第１
の比較手段の比較出力が所定値以上で且つ第２の
比較器の比較出力が所定値未満の時に、入力画素
データにより背景画素データの更新を行なうよう
になし、第１の比較手段の比較出力が所定値以上
で且つ第２の比較手段の比較出力が所定値以上の
時に、入力画素データを動き画素データとして検
出するようにしたビデオ信号の動き検出回路であ
る。
「実施例」
以下、この発明の一実施例について図面を参照
して説明する。第３図において、１はビデオ信号
の入力端子、２はこの入力ビデオ信号のタイミン
グ基準信号の入力端子である。ビデオ信号は、
Ａ／Ｄコンバータ３に供給され、タイミング基準
信号は、番地制御回路４に供給され、番地制御回
路４で形成されたサンプリングブロツクがＡ／Ｄ
コンバータ３に供給され、Ａ／Ｄコンバータ３か
ら例えば１サンプルが８ビツトに変換されたデイ
ジタルビデオ信号が発生する。
して説明する。第３図において、１はビデオ信号
の入力端子、２はこの入力ビデオ信号のタイミン
グ基準信号の入力端子である。ビデオ信号は、
Ａ／Ｄコンバータ３に供給され、タイミング基準
信号は、番地制御回路４に供給され、番地制御回
路４で形成されたサンプリングブロツクがＡ／Ｄ
コンバータ３に供給され、Ａ／Ｄコンバータ３か
ら例えば１サンプルが８ビツトに変換されたデイ
ジタルビデオ信号が発生する。
このデイジタルビデオ信号がフレームメモリ
５、減算回路８、減算回路９及びANDゲート１
０に供給される。フレームメモリ５は、１画素８
ビツトのデータを１フレーム分記憶し、減算回路
８により、入力画素データから前のフレームの同
一サンプリング位置に対応する画素データが減算
される。この減算回路８の差出力が絶対体変換回
路１１により絶対値とされて比較回路１２に供給
される。比較回路１２には、端子１３からしきい
値が供給され、差出力がしきい値未満の時に１と
なり、差出力がしきい値以上の時に０となる判定
出力が発生し、この判定出力が重み係数制御回路
１４に供給される。
５、減算回路８、減算回路９及びANDゲート１
０に供給される。フレームメモリ５は、１画素８
ビツトのデータを１フレーム分記憶し、減算回路
８により、入力画素データから前のフレームの同
一サンプリング位置に対応する画素データが減算
される。この減算回路８の差出力が絶対体変換回
路１１により絶対値とされて比較回路１２に供給
される。比較回路１２には、端子１３からしきい
値が供給され、差出力がしきい値未満の時に１と
なり、差出力がしきい値以上の時に０となる判定
出力が発生し、この判定出力が重み係数制御回路
１４に供給される。
６は、１フレームの背景画素データが格納され
る背景メモリを示し、７は、１フレームの重み係
数が格納される重み係数メモリを示す。背景メモ
リ６には、12ビツトの背景画素データが記憶さ
れ、重み係数メモリ７には、３ビツトの重み係数
が記憶される。フレームメモリ５、背景メモリ６
及び重み係数メモリ７は、番地制御回路４の出力
により共通に制御され、同一のアドレスが指定さ
れるようにされている。
る背景メモリを示し、７は、１フレームの重み係
数が格納される重み係数メモリを示す。背景メモ
リ６には、12ビツトの背景画素データが記憶さ
れ、重み係数メモリ７には、３ビツトの重み係数
が記憶される。フレームメモリ５、背景メモリ６
及び重み係数メモリ７は、番地制御回路４の出力
により共通に制御され、同一のアドレスが指定さ
れるようにされている。
入力画素データから同一サンプリング位置の背
景画素データが減算回路９により減算され、この
減算回路９の差出力が絶対値変換回路１５に供給
される。絶対値変換回路１５からの差の絶対値が
比較回路１６に供給され、端子１７からのしきい
値と比較され、入力画素データと背景画素データ
の差出力がしきい値未満の時に１となり、差出力
がしきい値以上の時に０となる判定出力が発生す
る。この判定出力が重み係数制御回路１４に供給
される。
景画素データが減算回路９により減算され、この
減算回路９の差出力が絶対値変換回路１５に供給
される。絶対値変換回路１５からの差の絶対値が
比較回路１６に供給され、端子１７からのしきい
値と比較され、入力画素データと背景画素データ
の差出力がしきい値未満の時に１となり、差出力
がしきい値以上の時に０となる判定出力が発生す
る。この判定出力が重み係数制御回路１４に供給
される。
１８は、乗算回路であつて、減算回路９の出力
に対し、重み係数αが乗じられる。この重み係数
αは、重み係数制御回路１４から発生したもので
ある。重み係数メモリ７には、重み係数制御回路
１４からの重み係数が書込まれると共に、重み係
数メモリ７から読出された重み係数が重み係数制
御回路１４に供給される。乗算回路１８の積出力
が加算回路１９に供給され、背景メモリ６から読
出された背景画素データと加算され、この加算出
力が背景メモリ６に書き込まれると共に、AND
ゲー２０に供給される。
に対し、重み係数αが乗じられる。この重み係数
αは、重み係数制御回路１４から発生したもので
ある。重み係数メモリ７には、重み係数制御回路
１４からの重み係数が書込まれると共に、重み係
数メモリ７から読出された重み係数が重み係数制
御回路１４に供給される。乗算回路１８の積出力
が加算回路１９に供給され、背景メモリ６から読
出された背景画素データと加算され、この加算出
力が背景メモリ６に書き込まれると共に、AND
ゲー２０に供給される。
重み係数制御回路１４は、比較器１２及び１６
の判定出力から動き画素かどうかの判定を行なつ
ており、１画素毎に（動き画素で０、背景画素で
１）の検出信号を発生し、この検出信号がAND
ゲート２０及びインバータ２１に供給され、イン
バータ２１の出力がANDゲート１０に供給され
る。したがつて、ANDゲート１０の出力端子２
２には、入力画素データの中で動き画素データが
選択的に取り出され、ANDゲート２０の出力端
子２３には、背景画素データが選択的に取り出さ
れる。これらの出力端子２２，２３，２４に現れ
る出力によつて、動き物体の抽出がなされる。更
に、抽出された個々の動き物体と既に得られてい
る過去の動き物体との照合が取られ、それ以降
は、データ圧縮、ノイズ除去、Ｙ／Ｃ分離、画像
認識などの応用目的に応じて、動き領域と固定領
域との夫々に関する処理がなされる。
の判定出力から動き画素かどうかの判定を行なつ
ており、１画素毎に（動き画素で０、背景画素で
１）の検出信号を発生し、この検出信号がAND
ゲート２０及びインバータ２１に供給され、イン
バータ２１の出力がANDゲート１０に供給され
る。したがつて、ANDゲート１０の出力端子２
２には、入力画素データの中で動き画素データが
選択的に取り出され、ANDゲート２０の出力端
子２３には、背景画素データが選択的に取り出さ
れる。これらの出力端子２２，２３，２４に現れ
る出力によつて、動き物体の抽出がなされる。更
に、抽出された個々の動き物体と既に得られてい
る過去の動き物体との照合が取られ、それ以降
は、データ圧縮、ノイズ除去、Ｙ／Ｃ分離、画像
認識などの応用目的に応じて、動き領域と固定領
域との夫々に関する処理がなされる。
上述のこの発明の一実施例において、背景メモ
リ６、減算回路９、乗算回路１８及び加算回路１
９は、背景メモリ６を１フレーム遅延素子として
用いたデイジタルフイルタを構成している。即ち
重み係数をαとし、ｋフレーム目の入力画素デー
タをZkとし、背景メモリ６から読出された背景
画像データをXk-1とすると、ｋフレーム目の背
景画像データ（推定値）Xkは、次式で示すもの
とされる。
リ６、減算回路９、乗算回路１８及び加算回路１
９は、背景メモリ６を１フレーム遅延素子として
用いたデイジタルフイルタを構成している。即ち
重み係数をαとし、ｋフレーム目の入力画素デー
タをZkとし、背景メモリ６から読出された背景
画像データをXk-1とすると、ｋフレーム目の背
景画像データ（推定値）Xkは、次式で示すもの
とされる。
Xk＝α・（Zk−Xk-1）＋Xk-1
＝（１−α）・Xk-1＋α・Zk
この一実施例では、背景が変化しない時では、
αを例えば1/16に固定している。入力画像中に含
まれるホワイト雑音は、上式で表わされる演算を
複数フレームにわたつて繰り返すことにより除去
され、背景メモリ６に貯えられている背景画素の
Ｓ／Ｎが改善される。また、シーンチエンジなど
により背景が切り替わる時には、応答時間を短か
くすると共に、有色雑音の影響を受けないよう
に、重み係数αを1/16から１フレーム毎に２倍ず
つしていき、つまり、（1/16→1/8→1/4→1/2→
１）と指数関数的に増加する重み係数αを用い、
除々に背景画像の更新を行なうようにしている。
したがつて、重み係数αは、５種類あり、夫々が
３ビツトにより表現されている。重み係数αを２
のべき乗にしているのは、乗算回路１８をシフト
レジスタ或いはセレクタによつて実現するためで
ある。
αを例えば1/16に固定している。入力画像中に含
まれるホワイト雑音は、上式で表わされる演算を
複数フレームにわたつて繰り返すことにより除去
され、背景メモリ６に貯えられている背景画素の
Ｓ／Ｎが改善される。また、シーンチエンジなど
により背景が切り替わる時には、応答時間を短か
くすると共に、有色雑音の影響を受けないよう
に、重み係数αを1/16から１フレーム毎に２倍ず
つしていき、つまり、（1/16→1/8→1/4→1/2→
１）と指数関数的に増加する重み係数αを用い、
除々に背景画像の更新を行なうようにしている。
したがつて、重み係数αは、５種類あり、夫々が
３ビツトにより表現されている。重み係数αを２
のべき乗にしているのは、乗算回路１８をシフト
レジスタ或いはセレクタによつて実現するためで
ある。
この発明の一実施例は、初期状態を経過する
と、背景メモリ６に背景画像が格納され、第４図
のフローチヤートで示すような動き画素検出動作
がなされる。
と、背景メモリ６に背景画像が格納され、第４図
のフローチヤートで示すような動き画素検出動作
がなされる。
最初に、減算回路９及び絶対値変換回路１５に
より、現画素と背景画素の差の絶対値が検出され
る。この差の絶対値としきい値が比較回路１６に
より比較され、差の絶対値がしきい値未満の時に
分岐１の処理が行なわれる。分岐１は、現画素が
背景画像のものであると判定してなされるもの
で、重み係数αが2-4（＝1/16）に固定される。そ
して、減算回路９の出力にこの重み係数αが乗じ
られ、背景画像メモリ６の読出し出力と加算回路
１９により加算され、背景画像メモリ６の同一ア
ドレスに書込まれ、背景画素の更新が行なわれ
る。この時の重み係数αが重み係数メモリ７に書
込まれる。
より、現画素と背景画素の差の絶対値が検出され
る。この差の絶対値としきい値が比較回路１６に
より比較され、差の絶対値がしきい値未満の時に
分岐１の処理が行なわれる。分岐１は、現画素が
背景画像のものであると判定してなされるもの
で、重み係数αが2-4（＝1/16）に固定される。そ
して、減算回路９の出力にこの重み係数αが乗じ
られ、背景画像メモリ６の読出し出力と加算回路
１９により加算され、背景画像メモリ６の同一ア
ドレスに書込まれ、背景画素の更新が行なわれ
る。この時の重み係数αが重み係数メモリ７に書
込まれる。
現画素と背景画素の差の絶対値がしきい値以上
の時には、減算回路８及び絶対値変換回路１１に
より検出された現画素と前フレームの対応する画
素との差の絶対値としきい値との比較出力がしき
い値未満か又はしきい値以上かが調べられる。こ
の比較回路１２の出力がしきい値未満の時には、
分岐２の処理が行なわれ、しきい値以上の時に
は、分岐３の処理が行なわれる。
の時には、減算回路８及び絶対値変換回路１１に
より検出された現画素と前フレームの対応する画
素との差の絶対値としきい値との比較出力がしき
い値未満か又はしきい値以上かが調べられる。こ
の比較回路１２の出力がしきい値未満の時には、
分岐２の処理が行なわれ、しきい値以上の時に
は、分岐３の処理が行なわれる。
分岐２の処理は、シーンチエンジなどにより、
背景が切り替わつた時のものである。最初に、重
み係数メモリ７に記憶されている重み係数α（＝
１／１６）が読み出され、乗算器１８によつてこの重
み係数αが乗じられる。したがつて、このフレー
ムでなされる背景画素の更新は、（Xk＝15/16
Xk-1＋1/16Zk）で示される分岐１と同様のもの
である。背景画素の更新がなされると、重み係数
制御回路１４において、αが２倍にされると共
に、この２倍にされた新たな重み係数が１より大
きいかどうかが判定され、１より小さければ、こ
の２倍にされた重み係数αが重み係数メモリ７に
格納される。1/16の重み係数からスタートする
と、（1/8→1/4→1/2→１）と、１フレーム毎に重
み係数αが変化する。
背景が切り替わつた時のものである。最初に、重
み係数メモリ７に記憶されている重み係数α（＝
１／１６）が読み出され、乗算器１８によつてこの重
み係数αが乗じられる。したがつて、このフレー
ムでなされる背景画素の更新は、（Xk＝15/16
Xk-1＋1/16Zk）で示される分岐１と同様のもの
である。背景画素の更新がなされると、重み係数
制御回路１４において、αが２倍にされると共
に、この２倍にされた新たな重み係数が１より大
きいかどうかが判定され、１より小さければ、こ
の２倍にされた重み係数αが重み係数メモリ７に
格納される。1/16の重み係数からスタートする
と、（1/8→1/4→1/2→１）と、１フレーム毎に重
み係数αが変化する。
背景が切り替わつて、上述のように、重み係数
αが変化し、（α＝１）となる５フレーム後まで
分岐１の背景画素の更新の処理に移行しない。し
たがつて、有色雑音が誤つて新たな背景画素とし
て検出されて分岐２の処理を受ける場合でも、正
しい背景画素が保存されることになる。この重み
係数αの変化の仕方は、背景画素の更新時の応答
性を良くすると共に、有色雑音を除去できるよう
に設定される。
αが変化し、（α＝１）となる５フレーム後まで
分岐１の背景画素の更新の処理に移行しない。し
たがつて、有色雑音が誤つて新たな背景画素とし
て検出されて分岐２の処理を受ける場合でも、正
しい背景画素が保存されることになる。この重み
係数αの変化の仕方は、背景画素の更新時の応答
性を良くすると共に、有色雑音を除去できるよう
に設定される。
分岐３は、現画素が動き画素であると判定され
る時のもので、この場合には、背景メモリ６の更
新が行なわれない。動き画素の検出が以上のよう
になされると、次のステツプとして動き物体の抽
出がなされる。
る時のもので、この場合には、背景メモリ６の更
新が行なわれない。動き画素の検出が以上のよう
になされると、次のステツプとして動き物体の抽
出がなされる。
「応用例」
デイジタルカラービデオ信号の場合には、輝度
信号及び２つの色差信号のコンポーネント信号に
分け、輝度信号に関して得られた動き画素の検出
結果を用いて各色差信号の動き画素の検出を行な
うようにすれば良い。
信号及び２つの色差信号のコンポーネント信号に
分け、輝度信号に関して得られた動き画素の検出
結果を用いて各色差信号の動き画素の検出を行な
うようにすれば良い。
「発明の効果」
この発明は、ブロツク毎のマツチングをとる方
法と比べて、１画素ずつの動き画素の検出が可能
となり、分解能を向上させることができる。ま
た、この発明は、フレーム間の差出力を見えるの
と異なり、アンカバード・バツクグランドを動き
画素として誤つて検出することを防止できると共
に、均一信号レベルの動きも検出することができ
る。更に、この発明は、シーンチエンジなどの画
面の変化に追従することができる。
法と比べて、１画素ずつの動き画素の検出が可能
となり、分解能を向上させることができる。ま
た、この発明は、フレーム間の差出力を見えるの
と異なり、アンカバード・バツクグランドを動き
画素として誤つて検出することを防止できると共
に、均一信号レベルの動きも検出することができ
る。更に、この発明は、シーンチエンジなどの画
面の変化に追従することができる。
第１図は従来のビデオ信号の動き検出回路の説
明に用いる略線図、第２図はこの発明の説明に用
いる略線図、第３図はこの発明の一実施例のブロ
ツク図、第４図はこの発明の一実施例の動作説明
に用いるフローチヤートである。 １……ビデオ信号の入力端子、５……フレーム
メモリ、６……背景メモリ、７……重み係数メモ
リ、８，９……減算回路、１２，１６……比較回
路、１４……重み係数制御回路。
明に用いる略線図、第２図はこの発明の説明に用
いる略線図、第３図はこの発明の一実施例のブロ
ツク図、第４図はこの発明の一実施例の動作説明
に用いるフローチヤートである。 １……ビデオ信号の入力端子、５……フレーム
メモリ、６……背景メモリ、７……重み係数メモ
リ、８，９……減算回路、１２，１６……比較回
路、１４……重み係数制御回路。
Claims (1)
- １ デイジタルビデオ信号の画素データ及びこの
画素データと対応する第１のフレームメモリに貯
えられている背景画素データを比較する第１の比
較手段と、上記デイジタルビデオ信号の画素デー
タ及びこの画素データと対応する第２のフレーム
メモリに貯えられている前フレーム画素データを
比較する第２の比較手段とを備え、上記第１の比
較手段の比較出力が所定値未満の時並びに上記第
１の比較手段の比較出力が所定値以上で且つ上記
第２の比較器の比較出力が所定値未満の時に、入
力画素データにより上記背景画素データの更新を
行なうようになし、上記第１の比較手段の比較出
力が所定値以上で且つ上記第２の比較手段の比較
出力が所定値以上の時に、上記入力画素データを
動き画素データとして検出するようにしたビデオ
信号の動き検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58237371A JPS60128791A (ja) | 1983-12-16 | 1983-12-16 | ビデオ信号の動き検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58237371A JPS60128791A (ja) | 1983-12-16 | 1983-12-16 | ビデオ信号の動き検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60128791A JPS60128791A (ja) | 1985-07-09 |
| JPH0448030B2 true JPH0448030B2 (ja) | 1992-08-05 |
Family
ID=17014389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58237371A Granted JPS60128791A (ja) | 1983-12-16 | 1983-12-16 | ビデオ信号の動き検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128791A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016046760A (ja) * | 2014-08-26 | 2016-04-04 | 有限会社ロジック・アンド・システムズ | 映像処理方法及び映像処理装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8518803D0 (en) * | 1985-07-25 | 1985-08-29 | Rca Corp | Locating target patterns within images |
| US5424781A (en) * | 1988-06-28 | 1995-06-13 | Ultimatte Corporation | Backing color and luminance nonuniformity compensation for linear image compositing |
| JPH03112282A (ja) * | 1989-09-27 | 1991-05-13 | Oki Electric Ind Co Ltd | 背景画像生成方法及びその装置 |
| JP3037383B2 (ja) * | 1990-09-03 | 2000-04-24 | キヤノン株式会社 | 画像処理システム及びその方法 |
-
1983
- 1983-12-16 JP JP58237371A patent/JPS60128791A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016046760A (ja) * | 2014-08-26 | 2016-04-04 | 有限会社ロジック・アンド・システムズ | 映像処理方法及び映像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60128791A (ja) | 1985-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2611607B2 (ja) | シーンチェンジ検出装置 | |
| US5387947A (en) | Motion vector detecting method of a video signal | |
| JPH0373076A (ja) | 画像変化検出方法および画像変化検出装置 | |
| JPH07193763A (ja) | テレビジョン受信機 | |
| JPH09163217A (ja) | カメラ映像の動きベクトル検出装置および動きベクトル検出方法 | |
| US4953032A (en) | Motion signal generating circuit for use in a television receiver | |
| JP2860702B2 (ja) | 動きベクトル検出装置 | |
| JPH0448030B2 (ja) | ||
| US5508751A (en) | Recursive noise reduction device for reducing noise of stationary regions in moving images | |
| WO2003073750A1 (en) | Noise filtering in images | |
| JP2672468B2 (ja) | 空間情報を用いた動き検出回路及びその方法 | |
| JPS61107886A (ja) | 動きベクトルの平滑回路 | |
| JPH0888855A (ja) | 動きベクトル検出方法及び装置 | |
| JP3180741B2 (ja) | 動き検出回路 | |
| JPS6225587A (ja) | 動きベクトル検出回路 | |
| JP2600884B2 (ja) | テレビジョン受像機 | |
| EP1262916B1 (en) | Image motion detecting circuit | |
| JPH04145777A (ja) | 動きベクトル検出装置 | |
| JPH03102978A (ja) | 動画／静止画変換装置 | |
| JPS6225588A (ja) | 動きベクトル検出装置 | |
| JP3463640B2 (ja) | ディジタルノイズリダクション回路 | |
| SU1647607A1 (ru) | Устройство дл обработки изображений объектов | |
| KR930011140B1 (ko) | 휘도/색 신호 분리회로 및 방법 | |
| JPH07170461A (ja) | 撮像装置 | |
| JPH03266580A (ja) | 動ベクトル検出方式 |