JPH0448332A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0448332A JPH0448332A JP2159145A JP15914590A JPH0448332A JP H0448332 A JPH0448332 A JP H0448332A JP 2159145 A JP2159145 A JP 2159145A JP 15914590 A JP15914590 A JP 15914590A JP H0448332 A JPH0448332 A JP H0448332A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- ram
- processor
- prom
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 230000010365 information processing Effects 0.000 claims description 10
- 230000005856 abnormality Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に関し、特にマイクロ命令にエ
ラーが発生したとき他のマイクロ命令の記憶手段に切換
えてその記憶内容を利用し処理を続行する情報処理装置
に関する。
ラーが発生したとき他のマイクロ命令の記憶手段に切換
えてその記憶内容を利用し処理を続行する情報処理装置
に関する。
従来、この種の情報処理装置は、マイクロ命令を格納し
ているＰＲＯＭからの呼出動作が低速であるので高速ア
クセス可能なＲＡＭに、マイクロ命令を転送後プロセッ
サの処理を実行するようになっている。そして、マイク
ロ命令実行時にマイクロ命令にパリティエラーを検出す
ると動作不能と判断し、動作を中止してしまっていた。
ているＰＲＯＭからの呼出動作が低速であるので高速ア
クセス可能なＲＡＭに、マイクロ命令を転送後プロセッ
サの処理を実行するようになっている。そして、マイク
ロ命令実行時にマイクロ命令にパリティエラーを検出す
ると動作不能と判断し、動作を中止してしまっていた。
上述した従来の情報処理装置は、マイクロ命令にパリテ
ィエラーを検出した場合、その後プロセッサ動作が保証
できない為、プロセッサ動作を中止するしかないという
欠点がある０本発明の目的は、上述した欠点を解決した
情報処理装置を提供することにある。
ィエラーを検出した場合、その後プロセッサ動作が保証
できない為、プロセッサ動作を中止するしかないという
欠点がある０本発明の目的は、上述した欠点を解決した
情報処理装置を提供することにある。
本発明の情報処理装置は、 マイクロ命令を記憶するＰ
ＲＯＭと、前記ＰＲＯＭのデータを転送して格納するＲ
ＡＭとを含み、前記ＲＡＭより出力されるマイクロ命令
に従って処理を実行する情報処理装置において、前記Ｒ
ＡＭより出力されるマイクロ命令のパリティエラーを検
出するエラー検出手段と、前記エラー検出手段で前記パ
リティエラーを検出したときはＲＡＭより出力されるマ
イクロ命令の代りに前記ＰＲＯＭより出力されるマイク
ロ命令に切換える記憶部切換手段と、前記マイクロ命令
の出力速度に応じてクロック周波数を切換えるクロック
切換手段とを備て構成される。
ＲＯＭと、前記ＰＲＯＭのデータを転送して格納するＲ
ＡＭとを含み、前記ＲＡＭより出力されるマイクロ命令
に従って処理を実行する情報処理装置において、前記Ｒ
ＡＭより出力されるマイクロ命令のパリティエラーを検
出するエラー検出手段と、前記エラー検出手段で前記パ
リティエラーを検出したときはＲＡＭより出力されるマ
イクロ命令の代りに前記ＰＲＯＭより出力されるマイク
ロ命令に切換える記憶部切換手段と、前記マイクロ命令
の出力速度に応じてクロック周波数を切換えるクロック
切換手段とを備て構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。１はマイクロ命令記憶部、２はＰＲＯＭ、３はＲＡ
Ｍ、４はプロセッサ、５はエラー検出手段、６は記憶部
切換手段、７はマイクロ命令信号線、８はクロック切換
手段、９はクロック、１０は切換器である。
る。１はマイクロ命令記憶部、２はＰＲＯＭ、３はＲＡ
Ｍ、４はプロセッサ、５はエラー検出手段、６は記憶部
切換手段、７はマイクロ命令信号線、８はクロック切換
手段、９はクロック、１０は切換器である。
通常、プロセッサ４に供給するマイクロ命令は、ＰＲＯ
Ｍ ２に格納されているが、これに対するアクセス速
度が遅いので、マイクロ命令記憶部１内のＰＲＯＭ
２に格納されているマイクロ命令のうち必要とするもの
又は必要が予想されるものもしくは全てをアクセス速度
の早いＲＡＭ３に転送しておき改めてＲＡＭ ３がら
呼び出して、切換器１０を通してＲＡＭ ３からマイ
クロ命令を供給してプロセッサ４の処理を続けている。
Ｍ ２に格納されているが、これに対するアクセス速
度が遅いので、マイクロ命令記憶部１内のＰＲＯＭ
２に格納されているマイクロ命令のうち必要とするもの
又は必要が予想されるものもしくは全てをアクセス速度
の早いＲＡＭ３に転送しておき改めてＲＡＭ ３がら
呼び出して、切換器１０を通してＲＡＭ ３からマイ
クロ命令を供給してプロセッサ４の処理を続けている。
また、信頼性を上げる為に先に述べたように、ＲＡＭ
３から呼出したマイクロ命令パリティエラーチエツク
をエラー検出手段５で行っており、エラーが検出された
ときにプロセッサ４の処理を継続させるための処理速度
を下げても目的を達成するようにＰＲＯＭ ２から直
接マイクロ命令するようにしたものである。
３から呼出したマイクロ命令パリティエラーチエツク
をエラー検出手段５で行っており、エラーが検出された
ときにプロセッサ４の処理を継続させるための処理速度
を下げても目的を達成するようにＰＲＯＭ ２から直
接マイクロ命令するようにしたものである。
そのため、マイクロ命令記憶部１内のＰ ＲＯＭ２とＲ
ＡＭ ３から出力したマイクロ命令は、切換器１０に
導びかれいずれか一方の出力が選択されるが常時はＲＡ
Ｍ ３から出力したマイクロ命令が選択されて、マイ
クロ命令信号線７を通してプロセッサ４に供給されて所
定の処理が行われる。
ＡＭ ３から出力したマイクロ命令は、切換器１０に
導びかれいずれか一方の出力が選択されるが常時はＲＡ
Ｍ ３から出力したマイクロ命令が選択されて、マイ
クロ命令信号線７を通してプロセッサ４に供給されて所
定の処理が行われる。
ここで、本実施例について動作を説明する。
マイクロ命令を格納したＰＲＯＭ ２から、そのプロ
グラムを呼び出しＲＡＭ ３に格納する。
グラムを呼び出しＲＡＭ ３に格納する。
ＲＡＭ ３に格納されたマイクロ命令は切換器１０と
マイクロ命令信号線７とを通じてプロセッサ４に供給さ
れる。一方、ＲＡＭ ３の出力はエラー検出手段５で
パリティエラーをチエツクし、エラーが発見されたとき
は、記憶部切換手段６とクロック切換手段８とを駆動す
る。このとき、切換器１０は、ＰＲＯＭ ２の出力を
マイクロ命令信号線に接続されプロセッサ４に供給され
、これと同時にタロツク切換手段８ではクロック信号の
周期をＰＲＯＭ ２の呼び出し周期に合せて長くした
クロック９がプロセッサ４に供給される。
マイクロ命令信号線７とを通じてプロセッサ４に供給さ
れる。一方、ＲＡＭ ３の出力はエラー検出手段５で
パリティエラーをチエツクし、エラーが発見されたとき
は、記憶部切換手段６とクロック切換手段８とを駆動す
る。このとき、切換器１０は、ＰＲＯＭ ２の出力を
マイクロ命令信号線に接続されプロセッサ４に供給され
、これと同時にタロツク切換手段８ではクロック信号の
周期をＰＲＯＭ ２の呼び出し周期に合せて長くした
クロック９がプロセッサ４に供給される。
かようにして、ＲＡＭ ３の出力にパリティエラーの
ある場合であっても、ＰＲＯＭ ２から呼び出したマ
イクロ命令をプロセッサ４に供給できるので処理速度が
低下しても使用不能となることはない、また、ＲＡＭ
３故障時にでも、プロセッサ４の動作は保証され自装
置の異常を確実に上位装置に報告する事が可能となる。
ある場合であっても、ＰＲＯＭ ２から呼び出したマ
イクロ命令をプロセッサ４に供給できるので処理速度が
低下しても使用不能となることはない、また、ＲＡＭ
３故障時にでも、プロセッサ４の動作は保証され自装
置の異常を確実に上位装置に報告する事が可能となる。
以上説明したように本発明は、ＲＡＭより出力されるマ
イクロ命令にエラー検出時、ＰＲＯＭよりマイクロ命令
を出力するようハードウェアで切換えているので、ＲＡ
Ｍ故障時にもプ１コセッサ動作を保証し、上位装置に対
し自装置の異常を報告できるという効果がある。
イクロ命令にエラー検出時、ＰＲＯＭよりマイクロ命令
を出力するようハードウェアで切換えているので、ＲＡ
Ｍ故障時にもプ１コセッサ動作を保証し、上位装置に対
し自装置の異常を報告できるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 １・・・・・・マイクロ命令記憶部、２・・・・・・Ｐ
ＲＯＭ、３・・・・・・ＲＡＭ、４・・・・・・プロセ
ッサ、５・・・・・・エラー検出手段、６・・・・・・
記憶部切換手段、７・・・・・・マイクロ命令信号線、
８・・・・・・クロック切換手段、９・・・・・・クロ
ック。
る。 １・・・・・・マイクロ命令記憶部、２・・・・・・Ｐ
ＲＯＭ、３・・・・・・ＲＡＭ、４・・・・・・プロセ
ッサ、５・・・・・・エラー検出手段、６・・・・・・
記憶部切換手段、７・・・・・・マイクロ命令信号線、
８・・・・・・クロック切換手段、９・・・・・・クロ
ック。
Claims (1)
- マイクロ命令を記憶するＰＲＯＭと、前記ＰＲＯＭのデ
ータを転送して格納するＲＡＭとを含み、前記ＲＡＭよ
り出力されるマイクロ命令に従って処理を実行する情報
処理装置において、前記ＲＡＭより出力されるマイクロ
命令のパリテイエラーを検出するエラー検出手段と、前
記エラー検出手段で前記パリテイエラーを検出したとき
はＲＡＭより出力されるマイクロ命令の代りに前記ＰＲ
ＯＭより出力されるマイクロ命令に切換える記憶部切換
手段と、前記マイクロ命令の出力速度に応じてクロック
周波数を切換えるクロック切換手段とを備えて成ること
を特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2159145A JPH0448332A (ja) | 1990-06-18 | 1990-06-18 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2159145A JPH0448332A (ja) | 1990-06-18 | 1990-06-18 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0448332A true JPH0448332A (ja) | 1992-02-18 |
Family
ID=15687241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2159145A Pending JPH0448332A (ja) | 1990-06-18 | 1990-06-18 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0448332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6578334B2 (en) | 2000-07-25 | 2003-06-17 | Nichiha Corporation | Building board and manufacturing method thereof |
-
1990
- 1990-06-18 JP JP2159145A patent/JPH0448332A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6578334B2 (en) | 2000-07-25 | 2003-06-17 | Nichiha Corporation | Building board and manufacturing method thereof |
| US6666244B2 (en) | 2000-07-25 | 2003-12-23 | Nichiha Corporation | Building board and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5868163A (ja) | システム障害検出方式 | |
| JPH05225067A (ja) | 重要メモリ情報保護装置 | |
| US3409879A (en) | Computer organization employing plural operand storage | |
| JPH0448332A (ja) | 情報処理装置 | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JPH0272436A (ja) | マイクロコンピュータの冗長システム | |
| JPS6160143A (ja) | マイクロプログラム制御装置の故障診断方式 | |
| KR890007083Y1 (ko) | 실시간 클럭감시에 의한 중앙처리장치의 재개회로 | |
| JPH0484224A (ja) | スタックエリア保護回路 | |
| JPS60140438A (ja) | 情報処理系の系切替制御方式 | |
| KR930010950B1 (ko) | 에러위치 및 상태 확인장치 | |
| EP0112672A2 (en) | System for processing machine check interruption | |
| JPH053016B2 (ja) | ||
| JPS6112585B2 (ja) | ||
| JPH01205244A (ja) | ロギング情報収集方式 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| JPH02189662A (ja) | 主記憶装置のエラー処理方法 | |
| JPH0391841A (ja) | 異常回復処理方式 | |
| JPH05241905A (ja) | プロセッサ装置 | |
| JPH01312637A (ja) | プロセッサ暴走検出制御方式 | |
| KR20000039688A (ko) | 교환기의 에러 원인 정보 제공 방법 | |
| KR19990008906U (ko) | 워치독 타이머의 출력 제어 장치 | |
| JPH03282738A (ja) | 情報処理装置 | |
| KR920014083A (ko) | 프로세서 정합 운용시 장애 진단 및 복구방법 |