JPH02189662A - 主記憶装置のエラー処理方法 - Google Patents
主記憶装置のエラー処理方法Info
- Publication number
- JPH02189662A JPH02189662A JP1010542A JP1054289A JPH02189662A JP H02189662 A JPH02189662 A JP H02189662A JP 1010542 A JP1010542 A JP 1010542A JP 1054289 A JP1054289 A JP 1054289A JP H02189662 A JPH02189662 A JP H02189662A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- main storage
- error
- main
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、主記憶装置と、主記憶装置に各々接続された
中央処理装置およびエラー処理装置と、エラー処理装置
に接続された外部記憶装置とを含む情報処理システムに
関し、特に主記憶装置のエラー処理方法に関する。
中央処理装置およびエラー処理装置と、エラー処理装置
に接続された外部記憶装置とを含む情報処理システムに
関し、特に主記憶装置のエラー処理方法に関する。
（従来の技術）
従来、主記憶装置が故障した場合、故障箇所を切離して
システムの運用を継続させるために行われるエラー処理
では、主記憶装置から報告されるエラーステータスの内
容により、故障したと思われる部分の試験を実行するか
、読出しのみのメモリスキャンを実行して試験するか、
または主記憶装置内のあらかじめ定められたアドレスに
試験領域を確保しておき、主記憶装置のエラー発生時に
前記領域に対して試験を行うかいずれかの方法により主
記憶装置を試験し、切離すべき故障箇所を決定していた
。
システムの運用を継続させるために行われるエラー処理
では、主記憶装置から報告されるエラーステータスの内
容により、故障したと思われる部分の試験を実行するか
、読出しのみのメモリスキャンを実行して試験するか、
または主記憶装置内のあらかじめ定められたアドレスに
試験領域を確保しておき、主記憶装置のエラー発生時に
前記領域に対して試験を行うかいずれかの方法により主
記憶装置を試験し、切離すべき故障箇所を決定していた
。
エラーステータスの内容により故障したと思われる箇所
の試験を実行する方式は、試験により主記憶装置の記憶
内容を破壊するため、試験で使用する主記憶装置を、シ
ステムを制御するソフトウェアである才へレーティング
システム（以下Ｏ５と略す）より切離すという処理が必
要であり、Ｏ８がダウンした場合には、主記憶装置の再
構成、Ｏ８の再立上げ等を行い、その後主記憶装置の試
験を実行しなければならず、主記憶装置のエラー処理が
複雑になるという欠点があり、さらに、エラーステータ
スに登録された故障範囲のみを試験するのでエラーステ
ータスの正確さによっては、−度のエラー報告でエラー
箇所の全てを切離すことができない場合があり、したが
って、故障箇所の全てを切離すまで主記憶装置のエラー
が再発し、その都度同様の処理を実行しなければならな
いという欠点がある。
の試験を実行する方式は、試験により主記憶装置の記憶
内容を破壊するため、試験で使用する主記憶装置を、シ
ステムを制御するソフトウェアである才へレーティング
システム（以下Ｏ５と略す）より切離すという処理が必
要であり、Ｏ８がダウンした場合には、主記憶装置の再
構成、Ｏ８の再立上げ等を行い、その後主記憶装置の試
験を実行しなければならず、主記憶装置のエラー処理が
複雑になるという欠点があり、さらに、エラーステータ
スに登録された故障範囲のみを試験するのでエラーステ
ータスの正確さによっては、−度のエラー報告でエラー
箇所の全てを切離すことができない場合があり、したが
って、故障箇所の全てを切離すまで主記憶装置のエラー
が再発し、その都度同様の処理を実行しなければならな
いという欠点がある。
一方、読出しのみのメモリスキャンを実行する方式は、
書込み系の故障に対しては全く効果がないという欠点が
ある。
書込み系の故障に対しては全く効果がないという欠点が
ある。
また、主記憶装置のあらかじめ定められたアドレスに試
験領域を確保する方式は、主記憶装置の一部にソフトウ
ェアからはアクセスできない領域を設けるので、主記憶
装置を効率良く使用できないという欠点がある。
験領域を確保する方式は、主記憶装置の一部にソフトウ
ェアからはアクセスできない領域を設けるので、主記憶
装置を効率良く使用できないという欠点がある。
本発明の主記憶装置のエラー処理方法は、主記憶装置の
エラー発生時に、主記憶装置内のあらかじめ定められた
領域の記憶内容をエラー処理装置下の外部記憶装置に退
避して、前記領域に対して試験を行なって、前記主記憶
装置の故障の有無を判断し、主記憶装置のエラーを検出
しない場合には前記外部記憶装置に退避してある記憶内
容を主記憶装置内の前記領域に戻し、前記情報処理シス
テムを前記エラー発生以前の処理から続行するものであ
る。
エラー発生時に、主記憶装置内のあらかじめ定められた
領域の記憶内容をエラー処理装置下の外部記憶装置に退
避して、前記領域に対して試験を行なって、前記主記憶
装置の故障の有無を判断し、主記憶装置のエラーを検出
しない場合には前記外部記憶装置に退避してある記憶内
容を主記憶装置内の前記領域に戻し、前記情報処理シス
テムを前記エラー発生以前の処理から続行するものであ
る。
主記憶装置のエラー発生時にのみ主記憶装置の内容を退
避して記憶領域を確保し、該記憶領域を試験するので、
主記憶装置の記憶内容を破壊することがない。
避して記憶領域を確保し、該記憶領域を試験するので、
主記憶装置の記憶内容を破壊することがない。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の主記憶装置のエラー処理方法が適用さ
れた情報処理システムの一実施例のブロック図である。
れた情報処理システムの一実施例のブロック図である。
この情報処理システムは、主記憶装置１、中央処理装置
２、エラー処理装置３および外部記憶装置４から構成さ
れる。
２、エラー処理装置３および外部記憶装置４から構成さ
れる。
主記憶装置１は主記憶部１１．１２と制御部１３から構
成される。制御部１３は、主記憶部１１を制御する個別
制御部１３１と、主記憶部１２を制御する個別制御部１
３２と、中央処理装置２およびエラー処理装置３と接続
され、個別制御部１３１．１３２を通じて主記憶部１１
．１２を制御する共通制御部１３３とから構成され、共
通制御部１３３は主記憶装置１のエラーを検出し、エラ
ー処理装置３に該エラー報告を行うエラー検出報告回路
１３４を含んでいる。
成される。制御部１３は、主記憶部１１を制御する個別
制御部１３１と、主記憶部１２を制御する個別制御部１
３２と、中央処理装置２およびエラー処理装置３と接続
され、個別制御部１３１．１３２を通じて主記憶部１１
．１２を制御する共通制御部１３３とから構成され、共
通制御部１３３は主記憶装置１のエラーを検出し、エラ
ー処理装置３に該エラー報告を行うエラー検出報告回路
１３４を含んでいる。
今、システム運用中に主記憶処理装置１のエラーが発生
すると、エラー検出報告回路１３４で該エラーか検出さ
れ、エラー処理装置３に、エラーステータスとともに該
エラーの発生が通知される。通知を受けたエラー処理装
置３は、主記憶部１１（または主記憶部１２）のあらか
じめ定められたアドレスの記憶内容を、エラー処理装置
３に接続されている外部記憶装置４に退避しておき、該
処理によりて確保された主記憶部１１（同１２）内の記
憶領域１１１．１１２（同１２１．１２２）に対して読
出し／書込みによるアクセスを行うことにより、主記憶
装置ｔのどの部分がエラーとなったかを試験する。該試
験の結果、主記憶部１１．１２のいずれか一方へアクセ
スした時のみエラーを検出した場合、エラーを検出した
主記憶部のみに関係する部分の固定故障であると判断し
、エラーを検出した主記憶部を切離し、残る一方の主記
憶部１１（または同１２）内の前記記憶領域１１１．１
１２（または同１２１゜１２２）に、外部記憶装置４上
に退避してあった記憶内容を戻し、試験実行以前の処理
を続行する。また、主記憶部１１．１２のどちらへアク
セスした時にもエラー未検出であれば、間欠故障と判断
して、外部記憶装置４上に退避してあフた記憶内容を主
記憶部１１．１２の前記記憶領域１１１．１．１２．１
２１．１２２に戻し、試験実行以前の処理を続行する。
すると、エラー検出報告回路１３４で該エラーか検出さ
れ、エラー処理装置３に、エラーステータスとともに該
エラーの発生が通知される。通知を受けたエラー処理装
置３は、主記憶部１１（または主記憶部１２）のあらか
じめ定められたアドレスの記憶内容を、エラー処理装置
３に接続されている外部記憶装置４に退避しておき、該
処理によりて確保された主記憶部１１（同１２）内の記
憶領域１１１．１１２（同１２１．１２２）に対して読
出し／書込みによるアクセスを行うことにより、主記憶
装置ｔのどの部分がエラーとなったかを試験する。該試
験の結果、主記憶部１１．１２のいずれか一方へアクセ
スした時のみエラーを検出した場合、エラーを検出した
主記憶部のみに関係する部分の固定故障であると判断し
、エラーを検出した主記憶部を切離し、残る一方の主記
憶部１１（または同１２）内の前記記憶領域１１１．１
１２（または同１２１゜１２２）に、外部記憶装置４上
に退避してあった記憶内容を戻し、試験実行以前の処理
を続行する。また、主記憶部１１．１２のどちらへアク
セスした時にもエラー未検出であれば、間欠故障と判断
して、外部記憶装置４上に退避してあフた記憶内容を主
記憶部１１．１２の前記記憶領域１１１．１．１２．１
２１．１２２に戻し、試験実行以前の処理を続行する。
また、主記憶部１１．１２のどちらへアクセスした時も
エラーを検出すれば、共通制御部１３３の固定故障と判
断してシステムを停止する。
エラーを検出すれば、共通制御部１３３の固定故障と判
断してシステムを停止する。
主記憶装置のエラー発生時の試験は、エラーステータス
の内容にかかわらず常に主記憶部１１．１２のあらかじ
め定められたアドレスの内容を退避、保存して確保した
領域１１１．１１２．１２１．１２２に対して行うこと
により、エラーステータスに示される故障箇所が故障の
一部分であっても、固定故障の場合は短時間にしかも正
確に故障箇所がわかる。
の内容にかかわらず常に主記憶部１１．１２のあらかじ
め定められたアドレスの内容を退避、保存して確保した
領域１１１．１１２．１２１．１２２に対して行うこと
により、エラーステータスに示される故障箇所が故障の
一部分であっても、固定故障の場合は短時間にしかも正
確に故障箇所がわかる。
以−ヒ説明したように本発明は、主記憶装置のエラー発
生時にのみ主記憶装置内の記憶内容を退避して記憶領域
を確保し、該記憶領域を試験することにより、主記憶装
置を効率良く使用しながらしかも主記憶装置の記憶内容
を破壊することなく、短時間でかつ正確に主記憶装置の
エラー状態に応じたエラー処理が行えるという効果があ
る。
生時にのみ主記憶装置内の記憶内容を退避して記憶領域
を確保し、該記憶領域を試験することにより、主記憶装
置を効率良く使用しながらしかも主記憶装置の記憶内容
を破壊することなく、短時間でかつ正確に主記憶装置の
エラー状態に応じたエラー処理が行えるという効果があ
る。
第１図は本発明の主記憶処理装置のエラー処理方法が適
用された情報処理システムの〜実施例の構成図である。 １・・・主記憶装置 ２・・・中央処理装置 ３・・・エラー処理装置 ４・・・外部記憶装置 １１、１２・・・主記憶部 】３・・・制御部 Ｉｌｌ、 １１２．１２１．１２２・・・試験領域１３
１、１３２−・・個別制御部 １３３・・・共通制御部 １３４・・・エラー検出報告回路
用された情報処理システムの〜実施例の構成図である。 １・・・主記憶装置 ２・・・中央処理装置 ３・・・エラー処理装置 ４・・・外部記憶装置 １１、１２・・・主記憶部 】３・・・制御部 Ｉｌｌ、 １１２．１２１．１２２・・・試験領域１３
１、１３２−・・個別制御部 １３３・・・共通制御部 １３４・・・エラー検出報告回路
Claims (1)
- 【特許請求の範囲】 １、主記憶装置と、主記憶装置に各々接続された中央処
理装置およびエラー処理装置と、エラー処理装置に接続
された外部記憶装置とを含む情報処理システムにおいて
、 主記憶装置のエラー発生時に、主記憶装置内のあらかじ
め定められた領域の記憶内容をエラー処理装置下の外部
記憶装置に退避して、前記領域に対して試験を行なって
、前記主記憶装置の故障の有無を判断し、主記憶装置の
エラーを検出しない場合には前記外部記憶装置に退避し
てある記憶内容を主記憶装置内の前記領域に戻し、前記
情報処理システムを前記エラー発生以前の処理から続行
する、主記憶装置のエラー処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1010542A JPH02189662A (ja) | 1989-01-18 | 1989-01-18 | 主記憶装置のエラー処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1010542A JPH02189662A (ja) | 1989-01-18 | 1989-01-18 | 主記憶装置のエラー処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02189662A true JPH02189662A (ja) | 1990-07-25 |
Family
ID=11753147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1010542A Pending JPH02189662A (ja) | 1989-01-18 | 1989-01-18 | 主記憶装置のエラー処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02189662A (ja) |
-
1989
- 1989-01-18 JP JP1010542A patent/JPH02189662A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890002285B1 (ko) | 기계체크처리시스템 | |
| US7219264B2 (en) | Methods and systems for preserving dynamic random access memory contents responsive to hung processor condition | |
| US20050022078A1 (en) | Method and apparatus for memory redundancy and recovery from uncorrectable errors | |
| CN113672415B (zh) | 一种磁盘故障处理方法、装置、设备及存储介质 | |
| CN117472623A (zh) | 处理内存故障的方法、装置、设备及存储介质 | |
| JPH02156357A (ja) | プログラム破壊防止方法 | |
| JPH02294739A (ja) | 障害検出方式 | |
| CN108415788B (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 | |
| CN117472622A (zh) | 隔离故障内存的方法、装置、设备及存储介质 | |
| JPH02189662A (ja) | 主記憶装置のエラー処理方法 | |
| CN117573403A (zh) | 一种系统级芯片的异常的处理方法、装置、设备及介质 | |
| JP3342039B2 (ja) | ファイルを管理する処理装置 | |
| CN118550758B (zh) | 故障处理方法和计算设备 | |
| KR960002363B1 (ko) | 전전자 교환기의 디바이스 보드의 버스 액세스 상태 감시 및 보고방법 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| US20060242471A1 (en) | Monitoring error-handler vector in architected memory | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| CN114564332A (zh) | 故障检测方法、装置及设备 | |
| CN120256187A (zh) | 设备故障处理方法、电子设备、存储介质和程序产品 | |
| JPS5935251A (ja) | デ−タ処理装置に於けるエラ−の登録及び報告方式 | |
| JPS621037A (ja) | メモリ未定義領域アクセス検出方式 | |
| JPH0644145A (ja) | メモリエラー回避システム | |
| JPH0230060B2 (ja) | ||
| JPS6146535A (ja) | 擬似エラ−設定制御方式 |