JPS60140438A - 情報処理系の系切替制御方式 - Google Patents
情報処理系の系切替制御方式Info
- Publication number
- JPS60140438A JPS60140438A JP58252212A JP25221283A JPS60140438A JP S60140438 A JPS60140438 A JP S60140438A JP 58252212 A JP58252212 A JP 58252212A JP 25221283 A JP25221283 A JP 25221283A JP S60140438 A JPS60140438 A JP S60140438A
- Authority
- JP
- Japan
- Prior art keywords
- svp
- signal line
- processing system
- interruption
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理系の系切替制御方式に関する。
情報処理システムの信頼性を向上する手段として、装置
を二重化する構成すなわちデープレックス７ステムが知
られている０ 第１図にデ具ブレックスシステムの概念図を示す。この
システムは現用系１と待機系５１と両系間を接続する系
間インタフェース信号線１１０とから構成される。現用
系１および待機系５１はそれぞれ単独で情報処理が行え
るシステムであるが、全く同じ構成である必要はない。
を二重化する構成すなわちデープレックス７ステムが知
られている０ 第１図にデ具ブレックスシステムの概念図を示す。この
システムは現用系１と待機系５１と両系間を接続する系
間インタフェース信号線１１０とから構成される。現用
系１および待機系５１はそれぞれ単独で情報処理が行え
るシステムであるが、全く同じ構成である必要はない。
現用系１は事務運用を行い、待機系５１は待機状態とし
ていくつかの状態が考えられる。例えば、電源を投入せ
ず態等がある。さて、現用系に何らかの障害が発生し、
現用系での業務の続行が不可能と判断された場合には、
系間インタフェース１１０を介して待機系を起動し、現
用系から待機系に業務を移管し、待機系にて業務を続行
することによシ障害によるシステムダウンを極力減少さ
せた信頼度の高いシステムを構築できる。
ていくつかの状態が考えられる。例えば、電源を投入せ
ず態等がある。さて、現用系に何らかの障害が発生し、
現用系での業務の続行が不可能と判断された場合には、
系間インタフェース１１０を介して待機系を起動し、現
用系から待機系に業務を移管し、待機系にて業務を続行
することによシ障害によるシステムダウンを極力減少さ
せた信頼度の高いシステムを構築できる。
デュプレックスシステムの一例を示す第２図を参照して
従来の系切替え制御方式を説明する。現用系１および待
機系５１は複数の中央処理装置（ＣＰＵ）２および５３
と、主記憶装置（ＭＥＭ）３および５２と、入出力制御
袋［（ＩＯＰ）４および５５と、通信制御装置（ＩＯＡ
）５および５６とから構成されている。さらに、このシ
ステムは、この２つの系で共有される切替え装置（ＳＷ
）１０２と、切替制御装置（ＳＷＣ）１０１と、各種入
出力機器類１０３〜１０８とを含む。各種入出力機器類
には、例えばファイル系の磁気ディスク装置や磁気テー
プ装置等の他、端末系のカードＩＪ−ダ、ラインプリン
タや銀行の窓口端末等がある。
従来の系切替え制御方式を説明する。現用系１および待
機系５１は複数の中央処理装置（ＣＰＵ）２および５３
と、主記憶装置（ＭＥＭ）３および５２と、入出力制御
袋［（ＩＯＰ）４および５５と、通信制御装置（ＩＯＡ
）５および５６とから構成されている。さらに、このシ
ステムは、この２つの系で共有される切替え装置（ＳＷ
）１０２と、切替制御装置（ＳＷＣ）１０１と、各種入
出力機器類１０３〜１０８とを含む。各種入出力機器類
には、例えばファイル系の磁気ディスク装置や磁気テー
プ装置等の他、端末系のカードＩＪ−ダ、ラインプリン
タや銀行の窓口端末等がある。
両系のＳＶＰ間はインタフェース信号線１１０によシ接
続される。インタフェース信号線１１０は複数の信号線
から成ｐ、ｓｖｐ割込信号線とその受付は信号線とを含
む。８ＶＰ６とｓｗｃ １０１との間（Ｄ信号ｆｍ４０
およＵＳＶＰ５６とＳＷＣ１０１との間の信号線９０は
それぞれのＳＶＰからの系切替え指示信号用信号線であ
ｆｉ、５ＷＣＩＯＩが５ＷＩ０２を介して各入出力機器
１０３〜１０８に接続される系の切替えを行う。現用系
１による業務の実行中は５Ｗ１０２と接続されている各
種入出力機器１０３〜１０８は８Ｗ１０２を介して信号
線２０および３０により現用系１のｌ０Ｐ４およびＩＣ
Ａ３と接続されている。
続される。インタフェース信号線１１０は複数の信号線
から成ｐ、ｓｖｐ割込信号線とその受付は信号線とを含
む。８ＶＰ６とｓｗｃ １０１との間（Ｄ信号ｆｍ４０
およＵＳＶＰ５６とＳＷＣ１０１との間の信号線９０は
それぞれのＳＶＰからの系切替え指示信号用信号線であ
ｆｉ、５ＷＣＩＯＩが５ＷＩ０２を介して各入出力機器
１０３〜１０８に接続される系の切替えを行う。現用系
１による業務の実行中は５Ｗ１０２と接続されている各
種入出力機器１０３〜１０８は８Ｗ１０２を介して信号
線２０および３０により現用系１のｌ０Ｐ４およびＩＣ
Ａ３と接続されている。
系切替えは現用系１による業務続行不可能時に行われる
が、その要因としては、例えば、ｓｖｐの障害、ＣＰＵ
の障害およびソフトウェアの障害等がある。さらに、Ｉ
ＯＰやＩＯＡもシステムに必須であるときにはこれらの
障害も系切替えの要因となシうる。現用系１の５ＶＰ６
の障害時には５ＶＰ６はシステムバス１０を介してＣＰ
Ｕ２に障害報告を行い、ＣＰＵ２はソフトウェアにこれ
を報告する。現用系１のソフトウェアは、系切替えの準
備を行い、５ＶＰ６に対して待機系５１の５ＶＰ５６に
ＳＶＰ割込を発生させるような命令を実行する。また、
現用系１のソフトウェア障害時には、ソフトウェアは系
切替えの準備を行い、５ＶＰ６に対して待機系５１の５
ＶＰ５６にｓｖｐ割込を発生させるような命令を実行す
る。また、現用系ｌのＣＰＵ２の障害時には、５ＶＰ６
が障害を検出し、待機系５１の５ＶＰ５６にＳＶＰ割込
を発生する。一方、ｓｖ’ｐ割込を受付けた待機系５１
のＳＶＰ！５６は待機系５１が電源断状態であれば電源
を投入し、プログラムロード待ち状態であればプログラ
ムロード歿を行い、ソフトウェアを起動してＣＰＵ５３
、に割込を発生させる。ＣＰＵ５３は待機系のソフトウ
ェアに対し割込を報告し、ソフトウェアは５ＶＰ５６に
対して系切替えの命令を実行する。５ＶＰ５６は５ＷＣ
ＩＯＩに対して系切替え指示を出し、５ＷＣ１０１は５
ＷＩ０２と接続されている各種入出力機器１０３〜１０
Ｂを待機系５１と接続する。しかし この方式では、ｓｖｐ障害の場合の系切替え時には、ソ
フトは、障害中のＳＶＰに対してＳＶＰ割込を発生させ
るような命令を実行することになるのでその動作は保証
されない。これを保証するにはＳＶＰ割込発生と系間イ
ンタフェースの制御と１ｓｖｐとは独立したハードウェ
アで実現しなければならないという欠点がある。
が、その要因としては、例えば、ｓｖｐの障害、ＣＰＵ
の障害およびソフトウェアの障害等がある。さらに、Ｉ
ＯＰやＩＯＡもシステムに必須であるときにはこれらの
障害も系切替えの要因となシうる。現用系１の５ＶＰ６
の障害時には５ＶＰ６はシステムバス１０を介してＣＰ
Ｕ２に障害報告を行い、ＣＰＵ２はソフトウェアにこれ
を報告する。現用系１のソフトウェアは、系切替えの準
備を行い、５ＶＰ６に対して待機系５１の５ＶＰ５６に
ＳＶＰ割込を発生させるような命令を実行する。また、
現用系１のソフトウェア障害時には、ソフトウェアは系
切替えの準備を行い、５ＶＰ６に対して待機系５１の５
ＶＰ５６にｓｖｐ割込を発生させるような命令を実行す
る。また、現用系ｌのＣＰＵ２の障害時には、５ＶＰ６
が障害を検出し、待機系５１の５ＶＰ５６にＳＶＰ割込
を発生する。一方、ｓｖ’ｐ割込を受付けた待機系５１
のＳＶＰ！５６は待機系５１が電源断状態であれば電源
を投入し、プログラムロード待ち状態であればプログラ
ムロード歿を行い、ソフトウェアを起動してＣＰＵ５３
、に割込を発生させる。ＣＰＵ５３は待機系のソフトウ
ェアに対し割込を報告し、ソフトウェアは５ＶＰ５６に
対して系切替えの命令を実行する。５ＶＰ５６は５ＷＣ
ＩＯＩに対して系切替え指示を出し、５ＷＣ１０１は５
ＷＩ０２と接続されている各種入出力機器１０３〜１０
Ｂを待機系５１と接続する。しかし この方式では、ｓｖｐ障害の場合の系切替え時には、ソ
フトは、障害中のＳＶＰに対してＳＶＰ割込を発生させ
るような命令を実行することになるのでその動作は保証
されない。これを保証するにはＳＶＰ割込発生と系間イ
ンタフェースの制御と１ｓｖｐとは独立したハードウェ
アで実現しなければならないという欠点がある。
また、別の方式として、５ＶＰ６障害時に。
５ＶＰ６がＣＰＵ２に障害報告を行うとともに待機系５
１の８ＶＰ５６に対してＳＶＰ割込を発生することが考
えられる。ＣＰＵ２は現用系１のソフトウェアに対して
ＳｖＰ障害を報告し、現用系１０ン７トウエアは系切替
えの準備を行う。一方、ＳＶＰ割込みを受付けた５ＶＰ
５６は前述と同様にして待機系５１のソフトウェアを起
動しＣＰＯ５３に割込を発生させる。ＣＰＵ５３は待機
系５１のソフトウェアに対して割込を報告し、ソフトウ
ェアは８ＶＰ５６に対し系切替えの命令を実行する。以
下前述と同様にして系切替えを行う。この方式では、ｓ
ｖｐ障害時には、８ＶＰ自身がＳＶＰ割込を発生するの
でＳＶＰ割込発生のためにＳＶＰと独立なハードウェア
を必要としないが、現用系ソフトと待機系ソフトとの間
に同期化が行われていないので現用系ソフトが知らない
うちまたは現用系ソフトが業務実行中に系切替えが行わ
れてしまう可能性があシ、ファイルの内容を破壊したり
する恐れがあるという欠点がある。
１の８ＶＰ５６に対してＳＶＰ割込を発生することが考
えられる。ＣＰＵ２は現用系１のソフトウェアに対して
ＳｖＰ障害を報告し、現用系１０ン７トウエアは系切替
えの準備を行う。一方、ＳＶＰ割込みを受付けた５ＶＰ
５６は前述と同様にして待機系５１のソフトウェアを起
動しＣＰＯ５３に割込を発生させる。ＣＰＵ５３は待機
系５１のソフトウェアに対して割込を報告し、ソフトウ
ェアは８ＶＰ５６に対し系切替えの命令を実行する。以
下前述と同様にして系切替えを行う。この方式では、ｓ
ｖｐ障害時には、８ＶＰ自身がＳＶＰ割込を発生するの
でＳＶＰ割込発生のためにＳＶＰと独立なハードウェア
を必要としないが、現用系ソフトと待機系ソフトとの間
に同期化が行われていないので現用系ソフトが知らない
うちまたは現用系ソフトが業務実行中に系切替えが行わ
れてしまう可能性があシ、ファイルの内容を破壊したり
する恐れがあるという欠点がある。
このような欠点を除去する方式として、両系間に簡単な
インタフェースを追加し、両系間の同期をとる以下の方
式がある。すなわち、両系のＳＶＰ間に１対の強制停止
信号線を設け、待機系５１のソフトウェアはＳＶＰ割込
を受付けだあと系切替え指示前に現用系１に対し命令実
行動作を停止させるための強制停止指示命令を発行する
。強制停止を指示された現用系１のＣＰＵ２は現在実行
中の命令の終了時点で直ちに以後の命令の実行を停止す
る。この結果、現用系１の系切替え後における業務の継
続は除去される。しかしながら、このような方式におい
ては、強制停止を指示されると無条件に命令の実行を停
止することになシ、強制停止指示命令が誤って発行され
たときにも命令の実行が停止してしまうという欠点があ
る。例えば待機系５１のソフトウェアのバグ（虫）によ
シ現用系１に対して誤って強制停止指示命令を発行した
シ、または、ハードウェアの障害によシ強制停止信号線
が起動されたシしたときには直ちに正常な現用系１が停
止してしまう。
インタフェースを追加し、両系間の同期をとる以下の方
式がある。すなわち、両系のＳＶＰ間に１対の強制停止
信号線を設け、待機系５１のソフトウェアはＳＶＰ割込
を受付けだあと系切替え指示前に現用系１に対し命令実
行動作を停止させるための強制停止指示命令を発行する
。強制停止を指示された現用系１のＣＰＵ２は現在実行
中の命令の終了時点で直ちに以後の命令の実行を停止す
る。この結果、現用系１の系切替え後における業務の継
続は除去される。しかしながら、このような方式におい
ては、強制停止を指示されると無条件に命令の実行を停
止することになシ、強制停止指示命令が誤って発行され
たときにも命令の実行が停止してしまうという欠点があ
る。例えば待機系５１のソフトウェアのバグ（虫）によ
シ現用系１に対して誤って強制停止指示命令を発行した
シ、または、ハードウェアの障害によシ強制停止信号線
が起動されたシしたときには直ちに正常な現用系１が停
止してしまう。
本発明の目的は上述の欠点を除去した情報処理系の系切
替制御方式を提供することにある。
替制御方式を提供することにある。
本発明の方式は、第１および第２の処理系を有する情報
処理系の系切替制御方式において、前記第１（または第
２）の処理系での障害検出に応答して前記第２（または
第１）の処理系に割込信号を送出するよう前記第１（ま
たは第２）の処理系に設けた駆１の信号送出手段と、前
記割込信号の送出を記憶するために前記第１（または第
２）の処理系に設けた記憶手段と、前記割込信号に応答
して前記第１（または第２）の処理系の命令実行動作を
停止させるための強制停止信号を前記第１（または第２
）の処理系に送出するために前記第２（または第１）の
処理系に設けた第２の信号送出手段とを備え、前記記憶
手段の内容と前記強制停止信号とに基づいて前記第１（
または第２）の処理系の命令実行動作を停止させ、前記
第２（または第１）の処理系が前記第１（または第２）
の処理系の処理を継続する。
処理系の系切替制御方式において、前記第１（または第
２）の処理系での障害検出に応答して前記第２（または
第１）の処理系に割込信号を送出するよう前記第１（ま
たは第２）の処理系に設けた駆１の信号送出手段と、前
記割込信号の送出を記憶するために前記第１（または第
２）の処理系に設けた記憶手段と、前記割込信号に応答
して前記第１（または第２）の処理系の命令実行動作を
停止させるための強制停止信号を前記第１（または第２
）の処理系に送出するために前記第２（または第１）の
処理系に設けた第２の信号送出手段とを備え、前記記憶
手段の内容と前記強制停止信号とに基づいて前記第１（
または第２）の処理系の命令実行動作を停止させ、前記
第２（または第１）の処理系が前記第１（または第２）
の処理系の処理を継続する。
次に本発明について、図面を参照して詳細に説明する。
第３図に本発明における系間インタフェース信号線を示
す。現用系１からはＳＶＰ割込信号線１１１と強制停止
信号線１１３と割込受付信号線１１５とが、また待機系
５１からはＳＶＰ割込信号線１１２と強制停止信号線１
１４と割込受付信号線１１６とがそれぞれ他系に対し接
続される。
す。現用系１からはＳＶＰ割込信号線１１１と強制停止
信号線１１３と割込受付信号線１１５とが、また待機系
５１からはＳＶＰ割込信号線１１２と強制停止信号線１
１４と割込受付信号線１１６とがそれぞれ他系に対し接
続される。
第４図は強制停止信号線を起動する命令を示す図である
。命令長は３２ビツトである。ピット〇−７は命令（Ｏ
Ｐ）コート部であ＃）、ここではシステムコール命令８
ＹＣである。工２は命令の補助情報であシ１６進にて１
５を与えることによリシステムｅコール命令中の強制停
止指示命令となる。Ｂ１はアドレス修飾時のペースレジ
スタの値を示し、α１はディスプレースソフトを示す０
第５図はＳｖＰ障害時の運用系および待機系の動作を時
間軸上で示した図である。次に第２図と第５図とを参照
してＳｖＰ障害時の本発明の方式の動作を説明する。現
用系１の８ＶＰ６にてＳＶＰ障害が発生すると現用系１
のＣＰＵ２に対して内部マシンチェックの割込みを発生
するとともに系間インタフェース１１０’に介して待機
系の５ＶＰ５６に対しＳｖＰ制込みを発生する。ＣＰＵ
２はソフトウェアに対し割込みを発生し、ソフトウェア
は通常業務を中断する処理を行って命令を停止するが、
ソフトウェアのバグ等何らかの理由で命令を実行し続け
る場合がある。第５図においては、このような例として
命令Ｂ、Ｃ，ＤおよびＥと続−行している場合を示して
いる。一方、ｓｖｐ割込を受付けた５ＶＰ５６はＳ Ｖ
１’ ６に対し割込受付は信号線１１６によシ受付け
を知らせるとともにＣＰＵ５２に対してＳＶＰ割込みを
発生し％ＣＰＵ５２はソフトウェアに割込む。一方、８
ＶＰ６では割込受付は信号線１１６によシ割込要求保持
回路がセットされる。待機系のソフトウェアは現用系か
らの８７２割込みを認識し系切替えの準備を行い、実際
に系切替指示を出す前に強制停止指示命令（ｓｙｃ命令
（Ｉ ２＝１５ ）を実行し、現用系１の５ＶＰ６に対
し停止を指示する０８ＶＰ６ではこの停止指示に対し割
込要求保持回路がセットされていればＣＰＵ２に対し命
令停止を指示する。ＣＰＵ２では何らかの理由で命令を
実行中であるグと、現在実行中の命令（この例では命令
Ｅ）の終了後に命令の実行を停止する。従って、この時
点以降、現用系１のＣＰＵ２ （ソフトウェア）はシス
テムに共有の各種入出力装置に対して何ら動作を行わな
い。このあと待機系５１のＣＰＵ５２（ソフトウェア）
はｓｗｃｉｏｌに対して系切替の指示を行う命令を実行
し、５Ｗ１０２と接続された各種入出力装置１０３〜１
０８を待機系に接続し。
。命令長は３２ビツトである。ピット〇−７は命令（Ｏ
Ｐ）コート部であ＃）、ここではシステムコール命令８
ＹＣである。工２は命令の補助情報であシ１６進にて１
５を与えることによリシステムｅコール命令中の強制停
止指示命令となる。Ｂ１はアドレス修飾時のペースレジ
スタの値を示し、α１はディスプレースソフトを示す０
第５図はＳｖＰ障害時の運用系および待機系の動作を時
間軸上で示した図である。次に第２図と第５図とを参照
してＳｖＰ障害時の本発明の方式の動作を説明する。現
用系１の８ＶＰ６にてＳＶＰ障害が発生すると現用系１
のＣＰＵ２に対して内部マシンチェックの割込みを発生
するとともに系間インタフェース１１０’に介して待機
系の５ＶＰ５６に対しＳｖＰ制込みを発生する。ＣＰＵ
２はソフトウェアに対し割込みを発生し、ソフトウェア
は通常業務を中断する処理を行って命令を停止するが、
ソフトウェアのバグ等何らかの理由で命令を実行し続け
る場合がある。第５図においては、このような例として
命令Ｂ、Ｃ，ＤおよびＥと続−行している場合を示して
いる。一方、ｓｖｐ割込を受付けた５ＶＰ５６はＳ Ｖ
１’ ６に対し割込受付は信号線１１６によシ受付け
を知らせるとともにＣＰＵ５２に対してＳＶＰ割込みを
発生し％ＣＰＵ５２はソフトウェアに割込む。一方、８
ＶＰ６では割込受付は信号線１１６によシ割込要求保持
回路がセットされる。待機系のソフトウェアは現用系か
らの８７２割込みを認識し系切替えの準備を行い、実際
に系切替指示を出す前に強制停止指示命令（ｓｙｃ命令
（Ｉ ２＝１５ ）を実行し、現用系１の５ＶＰ６に対
し停止を指示する０８ＶＰ６ではこの停止指示に対し割
込要求保持回路がセットされていればＣＰＵ２に対し命
令停止を指示する。ＣＰＵ２では何らかの理由で命令を
実行中であるグと、現在実行中の命令（この例では命令
Ｅ）の終了後に命令の実行を停止する。従って、この時
点以降、現用系１のＣＰＵ２ （ソフトウェア）はシス
テムに共有の各種入出力装置に対して何ら動作を行わな
い。このあと待機系５１のＣＰＵ５２（ソフトウェア）
はｓｗｃｉｏｌに対して系切替の指示を行う命令を実行
し、５Ｗ１０２と接続された各種入出力装置１０３〜１
０８を待機系に接続し。
待機系にて業務を再開することができる。しかし、８Ｖ
Ｐ６で割込要求保持回路がセットされていないときに停
止指示を受け取ってもこの停止指示は無視される。この
ようにして誤って停止指示が行われたときＫもシステム
は正しく動作する。
Ｐ６で割込要求保持回路がセットされていないときに停
止指示を受け取ってもこの停止指示は無視される。この
ようにして誤って停止指示が行われたときＫもシステム
は正しく動作する。
第６図は本発明の方式を行うだめの一実施例を示す図で
ある。図においては、本発明と関係する部分のみを示し
てあり、一般的な情報処理装置に必要々他の構成要素（
例えば、記憶装置や演算器等）は省略しである。図にお
いて、系間インタフェース線１１１〜１１６はそれぞれ
待機系へのＳＶＰ割込線、待機系からのＳＶＰ割込信号
線、待機系への強制停止信号線、待機系からの強制停止
信号線ご根糸への割込受付は信号線および待機系からの
割込受付は信号線である。
ある。図においては、本発明と関係する部分のみを示し
てあり、一般的な情報処理装置に必要々他の構成要素（
例えば、記憶装置や演算器等）は省略しである。図にお
いて、系間インタフェース線１１１〜１１６はそれぞれ
待機系へのＳＶＰ割込線、待機系からのＳＶＰ割込信号
線、待機系への強制停止信号線、待機系からの強制停止
信号線ご根糸への割込受付は信号線および待機系からの
割込受付は信号線である。
本実施例は、ｓｖｐ割込信号線１１２を一時保時する保
持回路２０１．ＳＶＰ割込をマスク（受付は不能に）す
るマスク回路２０２．保持回路２０１およびマスク回路
２０２からの出力のＡＮＤ（論理積）条件を発生するＡ
ＮＤ回路２０３．他の割込信号線群２０７．各種割込信
号線のＯＲ（論理和）条件を発生するＯＲ回路２０４．
ＯＲ回路２０４の出力によシ起動されソフトウェアに対
し割込を発生する割込発生回路２０５９割込保持回路２
２７からの出力信号と強制停止信号線１１４からの信号
とのＡＮＤ条件を発生するＡＮＤ回路２２７．ＡＮＤ回
路２１５の出力を一時保持する保持回路２１１．他の命
令停止信号線＄２１４゜各種命令停止信号線のＯＲ条件
を発生するＯＲ回路２１２．ＯＲ回路２１２の出力によ
シ起動されて現在実行中の命令の終了時点で命令の実行
を停止する命令停止制御回路２１３．ソフトウェアが実
行する命令を一語分格納する命令レジスタ２２１゜該命
令レジスタ２２１の内容を解読するデコーダ２２２、デ
コーダ２２２がｓｖｐ割込発生命令をデコードしたとき
その出力信号を一時保持する保持回路２２３，８ＶＰ障
害又はＣＰＵ障害発生時に出力を発生するＳｖＰ割込発
生回路２２５．保持回路２２３およびＳＶＰ割込発生回
路２２５の出力の（ＯＲ）条件を発生するＯＲ回路２２
６゜ＳＶＰ割込信号１１１と他系からの割込受付は信号
１１６とによシセットされる割込保持回路２２７゜デコ
ーダ２２２が強制停止指示命令をデコードしたときその
出力信号を一時保持する保持回路２２４を備えている。
持回路２０１．ＳＶＰ割込をマスク（受付は不能に）す
るマスク回路２０２．保持回路２０１およびマスク回路
２０２からの出力のＡＮＤ（論理積）条件を発生するＡ
ＮＤ回路２０３．他の割込信号線群２０７．各種割込信
号線のＯＲ（論理和）条件を発生するＯＲ回路２０４．
ＯＲ回路２０４の出力によシ起動されソフトウェアに対
し割込を発生する割込発生回路２０５９割込保持回路２
２７からの出力信号と強制停止信号線１１４からの信号
とのＡＮＤ条件を発生するＡＮＤ回路２２７．ＡＮＤ回
路２１５の出力を一時保持する保持回路２１１．他の命
令停止信号線＄２１４゜各種命令停止信号線のＯＲ条件
を発生するＯＲ回路２１２．ＯＲ回路２１２の出力によ
シ起動されて現在実行中の命令の終了時点で命令の実行
を停止する命令停止制御回路２１３．ソフトウェアが実
行する命令を一語分格納する命令レジスタ２２１゜該命
令レジスタ２２１の内容を解読するデコーダ２２２、デ
コーダ２２２がｓｖｐ割込発生命令をデコードしたとき
その出力信号を一時保持する保持回路２２３，８ＶＰ障
害又はＣＰＵ障害発生時に出力を発生するＳｖＰ割込発
生回路２２５．保持回路２２３およびＳＶＰ割込発生回
路２２５の出力の（ＯＲ）条件を発生するＯＲ回路２２
６゜ＳＶＰ割込信号１１１と他系からの割込受付は信号
１１６とによシセットされる割込保持回路２２７゜デコ
ーダ２２２が強制停止指示命令をデコードしたときその
出力信号を一時保持する保持回路２２４を備えている。
第６図では現用系について示したが待機系についても同
じ構成を持つものとする。
じ構成を持つものとする。
現用系では、ＣＰＵまたはＳｖＰが障害になった場合に
回路２２５が出方信号を発生する。また。
回路２２５が出方信号を発生する。また。
ソフトウェアが障害の場合には、ソフトウェアはＳＶＰ
割込発生命令を実行し、デコーダ２２２がこの命令をデ
コードすることにょシ保持回路２２３をセットする。い
ずれの場合も、待機系に対しＳＶＰ割込信号を線１１１
を介して送出する。
割込発生命令を実行し、デコーダ２２２がこの命令をデ
コードすることにょシ保持回路２２３をセットする。い
ずれの場合も、待機系に対しＳＶＰ割込信号を線１１１
を介して送出する。
一方、第６図を待機系として考えると、信号線１１２を
介してＳｖＰ割込が発生すると、これが保持口路２０１
で保持され、マスク回路２０２のマスクビットがＩＱＩ
でなければＡＮＤ回路２０３から割込信号が発生し、現
用系に対し割込受付は信号を送出するとともに割込発生
回路２０５にょシッフトウエアに割込みが知らされる。
介してＳｖＰ割込が発生すると、これが保持口路２０１
で保持され、マスク回路２０２のマスクビットがＩＱＩ
でなければＡＮＤ回路２０３から割込信号が発生し、現
用系に対し割込受付は信号を送出するとともに割込発生
回路２０５にょシッフトウエアに割込みが知らされる。
ソフトウェアは割込原因を調べ、ｓｖｐ割込を認識する
と系切替えの準＠を行い現用系を強制停止させるために
強制停止指示命令（ｓｙｃ命令（Ｉ ２＝１５ ）を実
行する。デコーダ２２２はこの命令をデコードし、結果
を保持回路２２４に一時保持し、信号線１１３を介して
現用系に対して強制停止を指示する。
と系切替えの準＠を行い現用系を強制停止させるために
強制停止指示命令（ｓｙｃ命令（Ｉ ２＝１５ ）を実
行する。デコーダ２２２はこの命令をデコードし、結果
を保持回路２２４に一時保持し、信号線１１３を介して
現用系に対して強制停止を指示する。
再び第６図を現用系と考える。保持回路２２７は、信号
線１１６を介して割込受付は信号を受け取ると、すでに
信号線１１１に出力されている割込信号によシセットさ
れ、現用系が割込要求を行った旨を保持する。この状態
で、待機系から信号線１１４を介して与えられる強制停
止信号により強制停止が指示されると、保時回路２２７
がセットされていれば、この強制停止信号は、ＡＮＤ回
路２１５を介して保持回路２１１に一時的に保持され、
０几回路２１２を介して命令停止制御回路２１３に与え
られる。この回路２１３は、現在実行中の命令の終了時
点で次の命令以降の命令の実行を中断停止する。一方、
待機系のソフトウェアのバグ等の何らかの原因によシ、
誤って信号線１１４を介して現用系に強制停止が指示さ
れたとしても、現用系の保持回路２２７はセット状態で
は々いので、強制停止信号はＡＮＤ回路２１５を通過せ
ず、命令停止制御回路は動作しない。
線１１６を介して割込受付は信号を受け取ると、すでに
信号線１１１に出力されている割込信号によシセットさ
れ、現用系が割込要求を行った旨を保持する。この状態
で、待機系から信号線１１４を介して与えられる強制停
止信号により強制停止が指示されると、保時回路２２７
がセットされていれば、この強制停止信号は、ＡＮＤ回
路２１５を介して保持回路２１１に一時的に保持され、
０几回路２１２を介して命令停止制御回路２１３に与え
られる。この回路２１３は、現在実行中の命令の終了時
点で次の命令以降の命令の実行を中断停止する。一方、
待機系のソフトウェアのバグ等の何らかの原因によシ、
誤って信号線１１４を介して現用系に強制停止が指示さ
れたとしても、現用系の保持回路２２７はセット状態で
は々いので、強制停止信号はＡＮＤ回路２１５を通過せ
ず、命令停止制御回路は動作しない。
以上１本発明には、少ないハードウェアの付加により容
易に系切替えの動作を保証できるという効果がある。
易に系切替えの動作を保証できるという効果がある。
第１図はデュプレックスシステムの概念図、第２図はデ
ュプレックス／ステムの一例を示すブロック図、第３図
は本発明の方式によるデュプレックスシステムの系間イ
ンタフェース信号線を示すブロック図、第４図は本発明
に使用する命令の形式を示す図、第５図は本発明の方式
による動作を示すタイムチャートおよび第６図は本発明
の方式を行うための一実施例を示すブロック図である。 図において、１・・・・・・現用系、２５５３−・団・
中央処理装置、３，５２・・・・・・主記憶装置、４．
５５・・・・・・入出力制御装置、５．５４・・・・・
・通信制御装置、６．５６・・・・・・監視装＃、１０
．６０・・・・・・システム・バス、２０，３０，４０
，７０，８０，９０，１２０゜１３０．１４０，１５０
，１６０，１７０・・・−・・信号線。 １１０〜１１６・・・・・・系間インタフェース信号線
、１０１・・・・・・切替制御装置、１０２・・・・・
・切替装置。 １０３〜１０８・・・・・・入出力機器、２０１，２１
１゜２２３．２２４，２２７・・・・・・保持回路、２
０２・・・・−・マスク回路、２０３，２１５・・・・
・・ＡＮＤ回路、２０４゜２１２．２２６・・・・・・
ＯＲ回路、２０５・・・・・・割込発生回路、２１３・
・・・・・命令停止制御回路、２２１・・・・・・レジ
スタ、２２２・・・・・・デコーダ。 め ｌ 図 柩Ｚ図 捲３図 第４図
ュプレックス／ステムの一例を示すブロック図、第３図
は本発明の方式によるデュプレックスシステムの系間イ
ンタフェース信号線を示すブロック図、第４図は本発明
に使用する命令の形式を示す図、第５図は本発明の方式
による動作を示すタイムチャートおよび第６図は本発明
の方式を行うための一実施例を示すブロック図である。 図において、１・・・・・・現用系、２５５３−・団・
中央処理装置、３，５２・・・・・・主記憶装置、４．
５５・・・・・・入出力制御装置、５．５４・・・・・
・通信制御装置、６．５６・・・・・・監視装＃、１０
．６０・・・・・・システム・バス、２０，３０，４０
，７０，８０，９０，１２０゜１３０．１４０，１５０
，１６０，１７０・・・−・・信号線。 １１０〜１１６・・・・・・系間インタフェース信号線
、１０１・・・・・・切替制御装置、１０２・・・・・
・切替装置。 １０３〜１０８・・・・・・入出力機器、２０１，２１
１゜２２３．２２４，２２７・・・・・・保持回路、２
０２・・・・−・マスク回路、２０３，２１５・・・・
・・ＡＮＤ回路、２０４゜２１２．２２６・・・・・・
ＯＲ回路、２０５・・・・・・割込発生回路、２１３・
・・・・・命令停止制御回路、２２１・・・・・・レジ
スタ、２２２・・・・・・デコーダ。 め ｌ 図 柩Ｚ図 捲３図 第４図
Claims (1)
- 第１および第２の処理系を有する情報処理系の系切替制
御方式において、前記第１（または第２）の処理系での
障害検出に応答して前記第２（または第１）の処理系に
割込信号を送出するよう前記第１（または第２）の処理
系に設けた第１の信号送出手段と、前記割込信号の送出
を記憶するために前記第１（または第２）の処理系に設
けた記憶手段と、前記割込信号に応答して前記第１（ま
たは第２）の処理系の命令実行動作を停止させるだめの
強制停止信号を前記第１（または第２）の処理系に送出
するために前記第２（または第１）の処理系に設けた第
２の信号送出手段とを備え、前記記憶手段の内容と前記
強制停止信号とに基づいて前記第１（または第２）の処
理系の命令実行動作を停止させ、前記第２（または第１
）の処理系が前記第１（または第２）の処理系の処理を
継続することを特徴とする情報処理系の系切替制御方式
Ｏ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58252212A JPS60140438A (ja) | 1983-12-27 | 1983-12-27 | 情報処理系の系切替制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58252212A JPS60140438A (ja) | 1983-12-27 | 1983-12-27 | 情報処理系の系切替制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60140438A true JPS60140438A (ja) | 1985-07-25 |
| JPS6343771B2 JPS6343771B2 (ja) | 1988-09-01 |
Family
ID=17234060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58252212A Granted JPS60140438A (ja) | 1983-12-27 | 1983-12-27 | 情報処理系の系切替制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140438A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287234A (ja) * | 1988-09-22 | 1990-03-28 | Nec Corp | 情報処理システム |
| JP2008033598A (ja) * | 2006-07-28 | 2008-02-14 | Nec Corp | 動的置き換えシステム、動的置き換え方法およびプログラム |
| JP2010226607A (ja) * | 2009-03-25 | 2010-10-07 | Giga-Byte Technology Co Ltd | ネットワーク自動接続装置及びその方法 |
-
1983
- 1983-12-27 JP JP58252212A patent/JPS60140438A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287234A (ja) * | 1988-09-22 | 1990-03-28 | Nec Corp | 情報処理システム |
| JP2008033598A (ja) * | 2006-07-28 | 2008-02-14 | Nec Corp | 動的置き換えシステム、動的置き換え方法およびプログラム |
| JP2010226607A (ja) * | 2009-03-25 | 2010-10-07 | Giga-Byte Technology Co Ltd | ネットワーク自動接続装置及びその方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6343771B2 (ja) | 1988-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491787A (en) | Fault tolerant digital computer system having two processors which periodically alternate as master and slave | |
| US5636341A (en) | Fault processing method and information processing system | |
| US4455601A (en) | Cross checking among service processors in a multiprocessor system | |
| JPH0792765B2 (ja) | 入／出力コントローラ | |
| JPS63268038A (ja) | 制御装置 | |
| JPS6343771B2 (ja) | ||
| JPH03137732A (ja) | 端末制御装置の切換え方式 | |
| JPS6079438A (ja) | 情報処理系の系切替制御方式 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPS59161743A (ja) | 構成切替方式 | |
| JPS5911455A (ja) | 中央演算処理装置の冗長システム | |
| JPH11265321A (ja) | 障害復旧方法、中央処理装置及び中央処理システム | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JPH04235656A (ja) | チャネル装置制御方式 | |
| JPS61213932A (ja) | 分散形２重系計算機システムおよびその制御方法 | |
| JP2869971B2 (ja) | 障害検出装置 | |
| JP2778691B2 (ja) | バス監視回路 | |
| JPH103435A (ja) | チャネル装置の障害検出方法及びこれを用いた入出力制御装置 | |
| JPS634210B2 (ja) | ||
| JP3019336B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JPH04211841A (ja) | 二重化処理装置 | |
| JP2002182994A (ja) | 情報処理システム及びそれに用いる転送制御方法 | |
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPH0635736A (ja) | 二重化処理装置 | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム |