JPH0448637A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置に係り、詳しくは高い電流増幅
率を持つバイポーラトランジスタ、ノーマリオフ型静電
誘導トランジスタ（ＳＩＴ）等の半導体装置の構造に関
するものである。

［従来の技術］ 従来、この種の半導体装置として、例えば第９図に示す
ように、半導体基板を構成する低比抵抗コレクタ領域３
１の裏面側に形成されたコレクタ電極３２と、同じく低
比抵抗コレクタ領域３１の表面側に形成された高比抵抗
コレクタ領域３３と、その高比抵抗コレクタ領域３３の
表面側に形成されたベース領域３４と、そのベース領域
３４の表面側一部に形成されたエミッタ領域３５と、ベ
ース領域３４の一部及びエミッタ領域３５の一部に接触
するように絶縁膜３６に形成されたベースコンタクトホ
ール３７及びエミッタコンタクトホール３８に配置され
たベース電極３９及びエミッタ電極４０とからなるバイ
ポーラトランジスタが知られている。

そして、このバイポーラトランジスタでは、ベース・エ
ミッタ間に流れるベース電流Ｉｂを小さくして電流増幅
率β（＝Ｉｃ／Ｉｂ、但しＩｃはコレクタ・エミッタ間
に流れる主電流Ｉｃ）を高くするために、エミッタ領域
３５に対するエミッタ電極４０の接触幅、即ちエミッタ
コンタクト部の幅Ｗｅを小さく取るようにしていた。

［発明が解決しようとする課題］ ところが、前記従来例のバイポーラトランジスタでは、
電流増幅率βをより高（しようとした場合に、エミッタ
コンタクト部の幅Ｗｅをより小さくしなければならず、
サブミクロン単位のファインパターンニングが要求され
る。このため、フォトエツチング工程においては微細な
解像度が要求され、フォトパターンを微細化しなければ
ならず、処理が容易ではなかった。

この発明は前述した事情に鑑みてなされたものであって
、その目的は、フォトパターンの微細化に頼らず比較的
容易にコンタクト部を微細化することが可能で、高い電
流増幅率を得ることが可能な半導体装置を提供すること
にある。

「課題を解決するための手段］ 上記の目的を達成するために、この発明においては、コ
レクタ領域又はドレイン領域よりなる半導体基板と、そ
の半導体基板の表面部に形成されたエミッタ領域又はソ
ース領域と、ベース領域又はゲート領域と、エミッタ領
域又はソース領域の表面を覆う絶縁膜と、その絶縁膜の
一部を貫通すると共に、エミッタ領域又はソース領域の
一部に形成されたコンタクトホールと、そのコンタクト
ホールの底部に形成された絶縁層と、コンタクトホール
にて絶縁層上に配置され、コンタクトホールの側壁部に
おいてエミッタ領域又はソース領域と接触する電極とを
備えている。

［作用］ 上記の構成によれば、エミッタ領域又はソース領域にお
けるコンタクトホールの底部に形成された絶縁層よりも
上側にて、コンタクトホールの側壁部と電極とが接触す
るので、つまりエミッタ領域又はソース領域と電極とが
接触するので、コンタクトホールの深さと絶縁層の厚み
を適宜に調整することにより、エミッタ領域又はソース
領域と電極との接触幅（エミッタコンタクト部の幅又は
ソースコンタクト部の幅）が微細化される。

従って、コンタクトホールの深さは、縦方向のエツチン
グレートと時間とによって寸法が与えられるので、フォ
トパターンを微細化する等の処理の必要がなくなる。

［第１実施例］ 以下、この発明をバイポーラトランジスタに具体化した
第１実施例を図面に基づいて詳細に説明する。

第１図はこの実施例のバイポーラトランジスタを示す断
面図であり、半導体基板を構成する低比抵抗コレクタ領
域１の裏面側には金（Ａｕ）等よりなるコレクタ電極２
が形成されている。又、低比抵抗コレクタ領域１の表面
側には高比抵抗コレクタ領域３か形成され、更に高比抵
抗コレクタ領域３の表面側にはベース領域４が形成され
ている。

ベース領域４の表面側一部にはエミッタ領域５が形成さ
れ、それら高比抵抗コレクタ領域３、ベース領域４及び
エミッタ領域５の表面側を覆う絶縁膜６が形成されてい
る。

又、絶縁膜６の一部には一対をなすベースコンタクトホ
ール７が形成され、各ベースコンタクトホール７にはベ
ース領域４に接触するように、アルミニウム（Ａ７）等
よりなるベース電極８がそれぞれ配置されている。更に
、両ベース電極８の間には、絶縁膜６の一部を貫通する
と共にエミッタ領域５の深さに達するエミッタコンタク
トホール９か形成されている。

このエミッタコンタクトホール９の底部には、酸化珪素
（ＳｊＯｚ＞膜等よりなるエミッタ絶縁層ｌＯが形成さ
れている。又、エミッタコンタクトホール９を埋め戻す
ように、エミッタ絶縁層１゜の上には、電極を構成する
多結晶シリコン層１１が形成されている。更に、多結晶
シリコン層１１の上面には、アルミニウム等よりなるエ
ミッタ電極１２が配置されている。

そして、エミッタコンタクトホール９の側壁部と多結晶
シリコン層１１とが接触する部分がエミッタコンタクト
部１３となっている。つまり、エミッタコンタクト部１
３において、エミッタ領域５と多結晶シリコン層１１と
が接触しており、同シリコン層】１を介してエミッタ電
極１２がエミッタ領域５と接触している。

次に、上記のように構成したバイポーラトランジスタの
製造工程について、第２図〜第７因に従って説明する。

先ず、第２図に示すように、低比抵抗コレクタ領域１の
表面側に高比抵抗コレクタ領域３をエピタキシャル成長
によって形成する。

次に、第３図に示すように、高比抵抗コレクタ領域３の
表面側一部に、フォトリソ及び不純物拡散によってベー
ス領域４を形成し、その後ベース領域４の表面側一部に
エミッタ領域５を形成し、更にそれらエミッタ領域５、
ベース領域４及び高比抵抗コレクタ領域３の表面側に絶
縁膜６を形成する。

続いて、第４図に示すように、絶縁膜６の一部を貫通し
てエミッタ領域５の深さに達するエミッタコンタクトホ
ール９を周知のエツチング処理によって形成する。

その後、第５図に示すように、エミッタコンタクトホー
ル９の底部にエミッタ絶縁層１０を形成する。

更に、第６図に示すように、エミッタ絶縁層１０よりも
上側のエミッタコンタクトホール９を埋め戻すように多
結晶シリコン層１１を形成し、同シリコン層１１の両側
方にて絶縁膜６の一部に、ベースコンタクトホール７を
形成する。

最後に、第７図に示すように、多結晶シリコン層１１の
上にエミッタ電極１２を配置すると共に、ベースコンタ
クトホール７にベース電極８を配置し、更に低比抵抗コ
レクタ領域１の裏面側にコレクタ電極２を形成して、バ
イポーラトランジスタの製造を完了する。

以上のように造られたバイポーラトランジスタにおいて
、エミッタコンタクトホール９はその底部がエミッタ絶
縁層１０によって絶縁され、側壁部のみがエミッタコン
タクト部１３となっている。

よって、実効的なエミッタコンタクト部１３の幅は、エ
ミッタコンタクト部１３のパターンルールに従って決定
されるのではな（、第１図に示すようにその掘込み量ｄ
　ｃｏｎｔによって決定されることになる。

従って、より高い電流増幅率β（＝Ｉｃ／Ｉｂ、但しＩ
ｃはコレクタ・エミッタ間を流れる主電流、Ｉｂはベー
ス・エミッタ間を流れるベース電流）を持つバイポーラ
トランジスタとするためには、掘込み量ｄｃｏｎｔを「
１μｍ」ないしはそれ以下の値にすることが望ましい。

又、エミッタ領域５の周辺部分からエミッタコンタクト
部１３までの距離１ｃａｎｔは、エミッタ領域５内にお
ける少数キャリアの拡散長Ｌｅと比べて等しいか、又は
それよりも長く設けることが望ましい。−船釣には、拡
散長Ｌｅは［０，１μｍ〜１μｍ」程度であるので、距
離１　ｃａｎｔとしては、「０．１μｍ〜１０μｍ」程
度にすることが望ましい。

そして、このバイポーラトランジスタでは、エミッタ領
域５の深さに達するエミッタコンタクトホール９を形成
し、その底部にエミッタ絶縁層１゜を形成したので、エ
ミッタコンタクト部１３の微細化を掘込み量ａｃｏｎｔ
によって決定することができる。このことは、加工面か
ら見れば、縦方向のエツチングレートと時間とによって
寸法か与えられるため、微細化を比較的容易に行うこと
ができる。

又、このバイポーラトランジスタをターンオンすると、
小電流領域では、ベース抵抗による横方向バイアスが充
分に小さくなり、主電流Ｉｃはエミッタ領域５のほぼ全
面で流れることになる。この時、微細化されたエミッタ
コンタクト部１３によりベース電流１ｂを小さくして、
高い電流利得を得ることができる。

そして、電流が増大し、ベース抵抗による横方向バイア
スが増大すると、主電流Ｉｃは次第にエミッタ領域５の
周囲に偏在して流れることになる。

この時、距離（！　ｃｏｎｔが拡散長Ｌｅに等しいかそ
れより大きいことから、エミッタ注入効率を高くとるこ
とができる。従って、更に高い電流利得を得ることがで
きる。

一方、このバイポーラトランジスタをターンオフする際
には、ベース電極８から過剰キャリアを引き出す。この
時、従来例のバイポーラトランジスタでは、引き出し電
流によるベースの横方向）くイアスによって、主電流Ｉ
ｃがエミッタ領域３５の中央−点に集中し易くなり、２
次降伏耐量が小さくなる。これに対して、本実施例のバ
イポーラトランジスタでは、エミッタコンタクトホール
９の底部がエミッタ絶縁層１０によって絶縁されている
ので、この絶縁層１０の周囲にて電流が分散されて２次
降伏耐量が高くなる。

［第２実施例］ 次に、この発明をノーマリオフ型静電誘導トランジスタ
（ＳＩＴ）に具体化した第２実施例を説明する。

第８図はこの実施例のＳＩＴを示す断面図であり、半導
体基板を構成する低比抵抗ドレイン領域１６の裏面側に
は、ドレイン電極１７が形成されている。又、低比抵抗
ドレイン領域１６の表面側には、高比抵抗ドレイン領域
１８が形成されている。更に、高比抵抗ドレイン領域１
８の表面側には、一対をなすゲート領域１９が形成され
ると共に、両ゲート領域１９に挟まれるようにソース領
域２０が形成されている。そして、それら高比抵抗ドレ
イン領域１８、ゲート領域１９及びソース領域２０の表
面側を覆うフィールド絶縁膜２１が形成されている。

又、フィールド絶縁膜２１の一部には、ゲート領域１９
の表面に達するゲートコンタクトホール２２が形成され
、各コンタクトホール２２にはゲート電極２３がそれぞ
れ配置されている。更に、両ゲート電極２３の間には、
フィールド絶縁膜２１の一部を貫通してソース領域２０
の深さに達す不ソースコンタクトホール２４が形成され
ている。

このソースコンタクトホール２４の底部には、ソース絶
縁層２５が形成されている。又、このソースコンタクト
ホール２４を埋め戻すようにソース絶縁層２５の上には
、電極を構成する多結晶シリコン層２６が形成されてい
る。又、その多結晶シリコン層２６の上面には、ソース
電極２７が配置されている。

そして、ソースコンタクトホール２４の側壁部と多結晶
シリコン層２６とが接触してソースコンタクト部２８と
なっている。つまり、ソースコンタクト部２８にて、ソ
ース領域２０と多結晶シリコン層２６とか接触しており
、同シリコン層２６を介してソース電極２７かソース領
域２０と接触している。

従って、このＳＩＴにおいても、ソース領域２０の深さ
に達するソースコンタクトホール２４を形成し、その底
部にソース絶縁層２５を形成したので、ソースコンタク
ト部２８の微細化を掘込み量ｃｌ　ｃａｎｔによって決
定することができる。よって、その掘込み量ｃｌ　ｃｏ
ｎｔは、縦方向の工・ソチングレートと時間とによって
寸法が与えられるので、微細化を比較的容易に行うこと
ができる。

又、このＳＩＴをターンオンすると、ゲートからソース
前面に注入された少数キャリアによってソース前面のポ
テンシャルバリアが下がり、ドレイン・ソース間に主電
流が流れる。この時、前述した第１実施例のバイポーラ
トランジスタの原理と同様に、微細化されたソースコン
タクト部２８によりゲート電流Ｉｇを小さくすることか
でき、電流増幅率β（＝　Ｉ　ｄ／　Ｉ　ｇ、但しＩｄ
はトレイン電流）をより高くすることができる。

尚、この発明は前記各実施例に限定されるものではなく
、発明の趣旨を逸脱しない範囲において構成の一部を適
宜に変更して次のように実施することもできる。

（１）前記第１実施例では、バイポーラトランジスタの
コレクタ領域を低比抵抗コレクタ領域１と高比抵抗コレ
クタ領域３との二つのコレクタ領域によって構成したが
、一つのコレクタ領域によって構成してもよい。

（２）前記第１実施例では、多結晶シリコン層１１を設
けてエミッタ電極１２を配置したが、多結晶シリコン層
１１を省略してエミッタ電極１２のみを設けてもよい。

（３）前記第２実施例では、ＳＩＴのドレイン領域を低
比抵抗ドレイン領域１６と高比抵抗ドレイン領域１８と
の二つのドレイン領域によって構成したが、一つのドレ
イン領域によって構成してもよい。

（４）前記第２実施例では、多結晶シリコン層２６を設
けてソース電極２７を配置したが、多結晶シリコン層２
６を省略してソース電極２７のみを設けてもよい。

［発明の効果］ 以上詳述したようにこの発明によれば、フォトパターン
の微細化に頼らず比較的容易にコンタクト部を微細化す
ることができて、高い電流増幅率を得ることができると
いう優れた効果を発揮する。

【図面の簡単な説明】

第１図〜第７図はこの発明を具体化した第１実施例を示
す図面であって、第１図はバイポーラトランジスタを示
す断面図、第２図〜第７図はこのバイポーラトランジス
タの一連の製造工程を説明する断面図である。第８図は
この発明を具体化した第２実施例におけるＳＩＴを示す
断面図、第９図は従来例におけるバイポーラトランジス
タを示す断面図である。 図中、１は低比抵抗コレクタ領域、３は高比抵抗コレク
タ領域（１，３は半導体基板を構成している）、４はベ
ース領域、５はエミッタ領域、６は絶縁膜、９はエミッ
タコンタクトホール、１０はエミッタ絶縁層、１１は電
極を構成する多結晶シリコン層、１２はエミッタ電極、
１６は低比抵抗ドレイン領域、１８は高比抵抗ドレイン
領域（１６，１８は半導体基板を構成して（る）、１９
はゲート領域、２０はソース領域、２１はフィールド絶
縁膜、２４はソースコンタクトホール、２５はソース絶
縁層、２６は電極を構成する多結晶シリコン層、２７は
ソース電極である。 特許出願人　　株式会社　豊田自動織機製作所代理人　
弁理士　　恩　１）博　宣（ほか１名）第 図 第 図 第 図 ら 第 図

Claims (1)

1. 【特許請求の範囲】 １　コレクタ領域又はドレイン領域よりなる半導体基板
   と、 前記半導体基板の表面部に形成されたエミッタ領域又は
   ソース領域と、 ベース領域又はゲート領域と、 前記エミッタ領域又はソース領域の表面を覆う絶縁膜と
   、 前記絶縁膜の一部を貫通すると共に、前記エミッタ領域
   又はソース領域の一部に形成されたコンタクトホールと
   、 前記コンタクトホールの底部に形成された絶縁層と、 前記コンタクトホールにて前記絶縁層上に配置され、前
   記コンタクトホールの側壁部において前記エミッタ領域
   又はソース領域と接触する電極とを備えた半導体装置。