JPH0448788A - ジョセフソン接合素子のパターン形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明の極低温において高速動作するジョセフソン接合
素子のパターン形成方法に係り、特に高集積回路に適し
た接合パターンの形成方法に関する。

［従来の技術］ 従来のジョセフソン接合素子の形成方法としては、特開
昭５８−１７６９８３号公報に記載されているようにＮ
ｂ／ＡｌＯｘ／Ｎｂ　膜から成る下部電極、トンネル障
壁層、上部電極を連続的に形成し、しかる後に所望とす
るレジストパターンをマスクにしてドライエツチング法
によって接合および配線パターンを形成する方法が用い
られてきた。この方法によればパターンの形成工程が途
中に介在することがないので高品質の接合が得られ、こ
のために、リーク電流の少ないジョセフソン接合が形成
できるという大きな特徴があり、ジョセフソン集積回路
への応用が進められていた。

〔発明が解決しようとする課題〕

しかしながら、従来のパターン形成方法においては作製
工程に問題があり、接合面積が設計値に対してばらつき
１寸法の良好な再現性が得られなかった。特に接合部の
マスクパターン寸法が２μｍ以下になると、下地からの
反射の影響および段差上下間におけるレジスト膜厚の差
等が露光。

現像条件のマージンを狭くし、高精度なレジストパター
ンが形成出来なかった。また、接合部のドライエツチン
グ後における絶縁膜の埋戻しには構造上に問題があり、
マイクロショートや配線電極等の断線を起こし易いとい
う問題点があった。

第２図は従来のジョセフソン接合素子の作製工程を示し
たものである。

まず、第２図（ａ）に示すように、基板２１上にＮｂ膜
より成る下部電極２２トンネル障壁層となるＡ　Ｑ　Ｏ
ｘ層２３．Ｎｂ膜より成る上部電極２４の三層膜をスパ
ッタ法により被着形成する。

次いで、上部電極２４上にポジ型レジストをスピン塗布
により形成する。

プリベーク後第２図（ｂ）に示すように配線と接合部分
２６を含むレジストパターンをマスク転写、現像によっ
て形成する。次いで、第２図（ｃ）に示すように、ドラ
イエツチングによりレジストパターン２６が形成されて
いる部分以外の上部電極２４．トンネル障壁層２３．下
部電極２２をエツチングにより除去する。エツチング後
、マスクに用いた不要レジストを酸素プラズマ灰化とア
セトンの併用によって除去し、接合部分を含むインダク
タパターンＡと配線パターンＢを形成する。

次いで、第２図（ｄ）に示すように、接合面積規定用の
レジスト膜２７をスピン塗布により形成する。プリベー
ク後第２図（ｅ）に示すように接合レジストパターン２
８をマスク転写、現像によって形成する０次いで、第２
図（ｆ）に示すようにドライエツチングによりＡＱＯｘ
層２３が露出するまでエツチングし、レジストパターン
２８が形成されている部分以外の上部電極２４を除去す
る。

次いで、第２図（ｇ）に示すように上部電極２４から成
る接合パターン上のレジストをリフトオフマスクにして
、下部電極２２と上部電極２４のエツチング部分を絶縁
膜２９により全面に被着して埋め戻す０次いで、第２図
（ｈ）に示すようにアセトンによりリフトオフを行って
下部電極２２の露呂部および上部電極２４から成る接合
パターンの側壁を絶縁膜２９で保護する。次いで、第２
図（ｉ）に示すように上部電極２４の表面を十分にＡｒ
スパッタクリーニングを行った後に上部電極接続配線３
０を形成して完了する。

ところが、上記の方法において問題となるのは以下の２
点である。すなわち。

第１点として第２図（ｄ）に示すようにレジストの膜厚
が段差上下（ａ、ｂ）間で異なること、また、三層膜上
と基板上では表面反射率が異なる点である。すなわち、
接合面積を規定するレジストパターンは上部電極２４上
に形成するため、露光、Ｔ！を像条件のマージンが狭く
、設計寸法通りに形成することが困難である。実際には
第２図（ｅ）に示すように１点線（設計寸法）よりも仕
上りのレジストパターン寸法は小さくなって形成される
。

このために超電導臨界電流（Ｉｃ　）が設計値よりずれ
て回路動作のマージンを低下させる結果となる。

第２点としては第２図（ｉ）に示すように上部電極２４
との接続配線を行う際、Ａｒスパッタクリーニングで該
上部電極２４表面の酸化膜を完全に除去する必要がある
。しかし、溝が形成されるとＡｒスパッタクリーニング
の際に、Ａｒ粒子がトンネル障壁層であるＡＱＯｘ２３
を破壊し、下部電極層までエツチングが進んでしまう、
このために配線電極膜を被着した際に、下部電極間にお
いて局部的にマイクロショートが生じて接合特性の劣化
の原因となる（第２図（ｉ）点線丸印内Ａ）。

一方、パリが形成された場合には該接続配線や上層の配
線パターンが断線を生じて致命的な欠陥となる可能性が
ある（第２図（ｉ）点線丸印内Ｂ）。

このように従来方法では、上記のような問題点のあるこ
とから、設計寸法通りの高精度で、かつ微小の接合面積
から成るジョセフソン素子を、高信頼性かつ再現性良く
形成することが困難であった。

本発明の目的は高精度のレジストパターンを接合面積規
定用のマスクとし、かつ上部電極Ｎｂパターンのドライ
エツチングにおける絶縁膜の埋戻しに対して、溝やパリ
が形成されないような構造のジョセフソン結合素子のパ
ターン形成方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明のジョセフソン接合
素子のパターン形成方法は、以下の工程からなる。

（１）基板上に下部電極、トンネル障壁層および上部電
極の三層膜を連続的に形成する工程。

（２）上記上部電極膜上に接合面積を規定するレジスト
パターンを形成し、該上部電極膜をパターン加工した後
、エツチング部分を絶縁膜により埋戻しをする工程。

（３）上記上部電極接合パターンおよび絶縁膜上に接合
部分を含むインダクタ用レジストパターンを形成し、該
絶縁膜、トンネル障壁層および下部電極膜をパターン加
工した後、エツチング部分を絶縁膜により埋戻しをする
工程。

（４）上記上部電極接合パターンに超電導膜を形成し、
該超電導膜上に配線および下部電導接続配線用のレジス
トパターンを形成しパターン加工を行う工程。

ここで、ドライエツチング後における上記接合面積を規
定した不要レジストパターンおよび接合パターンを含む
インダクタ用不要レジストパターンに対して酸素プラズ
マ灰化処理によって整形後退をさせ、被エツチング部分
の端部と角部にわずかにテラス部分を形成する。その後
から絶縁膜を被着して埋戻す、すなわち、接合面積を規
定する上部電極および接合部分を含むインダクタパター
ン上の絶縁膜の外周部分だけに絶縁膜が被着形成される
ような構造にするものである。

上記、下部電極、トンネル障壁層および上部電極の三層
膜の具体的な材料としては、Ｎｂ／ＡｌＯｘ／Ｎｂ、Ｎ
ｂ／ＡｌＯｘ／ＮｂＮ、ＮｂＮ／Ｎ　ｂ２Ｏ５／Ｎ　ｂ
　Ｎのうちの一者の構成とするのが好ましい。

〔作用〕

マスクパターンを露光によってレジスト上に転写する際
、下地の表面反射率の違い、段差によって生ずるレジス
ト膜厚の不均一性等が露光、現像条件のマージンを狭く
して高精度なレジストパターンが形成できない。

本発明は、Ｎｂ／ＡｌＯｘ／Ｎｂ　三層膜をスパッタ直
後に接合面積を規定するレジストパターンを形成するの
が最大のポイントである。゛すなわち。

三層膜スパッタ直後は表面反射率が一様であり、かつ表
面が平坦であるために、レジストの膜厚を薄くでき、露
光、現像条件のマージンも広くなり高精度なレジストパ
ターンを再現性よく形成することが可能となる。

また、上記の接合パターンおよび接合部分を含むパター
ン形成工程において、レジストパターン以外の被エツチ
ング部分をエツチング除去した後に、残存したレジスト
パターンの断面形状を整形後後退させる工程は、上記の
ように、たとえば、上部電極上の端部と角部に僅かなテ
ラス部分を形成させるものである。これにより、絶縁膜
を被着して埋戻した際に、上部電極の外周部分に絶縁膜
を被着形成させることができ、またこの外周の絶縁膜が
Ａｒスパッタクリーニングの際に保護膜の役を果して上
部電極の端面を完全に保護し、接続配線でマイクロショ
ートを引き起こすような可能性をなくす作用するもので
ある。

また、同様に接合部分を含むインダクタパターンの埋戻
しに際しては平坦化が可能となり配線および上部電極接
続配線の信頼性の向上も作用する。

〔実施例〕

第１図は本発明におけるジョセフソン接合素子の形成工
程を示したものである。

まず、第１図（ａ）に示すように基板には、直径５０■
φ、厚さ４５０μｍの＜１００＞のＳｉ基板１１（実際
にはＮｂグランドプレーン膜厚２００ｎｍ上にＳｉＯ膜
が３００ｎｍ施しであるが第１図（ａ）〜（ｊ）におい
ては省略しである）上に下部電極１２となる膜厚１６０
ｎｍのＮｂ膜をＤＣマグネトロンスパッタ法に被着する
。被着条件はＡｒ圧力０．２７Ｐａ　、堆積速度３ｎｍ
／秒で行った。

次いで、同一スパッタ装置内でＳｉ基板１１をＪｕｌの
ターゲットの真下に移動してＡ川を膜厚６ｎｍ被着する
。ＡＱ膜の堆積速度は０．４ｎｍ／秒で行った。ＡＱ堆
積後、スパッタ装置内に０□ガスを１００Ｐａ導入して
、室温（２４〜２６℃）中で４０分間の自然酸化を行っ
てＡＱの表面酸化膜がトンネル障壁層となるＡＱＯｘ層
（本実施例ではｘ＝２）１３を形成する。

再び、スパッタ装置内を真空装置を真空排気した後、Ｓ
ｉ基板１１をＮｂターゲットの真下に移動し、ＤＣマグ
ネトロンスパッタ法により上部電極１４となる膜厚８０
ｎｍのＮｂ膜を被着する。

被着条件はＡｒ圧力０．８　Ｐ　ａ　堆積速度３ｎｍ／
秒で行った。三層膜を連続形成した後、Ｓｉ基板１１を
スパッタ装置内から取り出す。

次いで、接合面積を規定するためのレジスト膜１５を上
部電極１４上に次の条件で形成する。

ＡＺ１４７０レジスト（米国ヘキスト社商品名）を膜厚
０．８μｍスピン塗布した後、プリベークを９０℃で２
０分間の処理を行う６ 次いで、第１図（ｂ）に示すように接合面積が２μｍ角
のフォトマスクを用いて、光強度１６ｍ　Ｗ　／　ａｊ
の紫外光により２．５　秒間のパターン露光を密着法で
行った後、ＡＺデベロッパー（米国ヘキスト社商品名）
：水＝１＝１の組成比で液温２４℃中で現像を６０秒間
行い、水洗１２０秒後。

スピン乾燥をして接合面積が２μｍ角から成るレジスト
パターン１６を形成する。

次いで、第１図（ｃ）に示すように、真空装置内に挿入
し減圧した後上部電極１４をＣＦ４ガスによる反応性イ
オンエツチングによりＡｎＯＸ層１３が露出するまで接
合部以外の上部電極１４をエツチング除去する。この時
のエツチング条件はＣＦ４ガス圧力２６Ｐａ、電力１０
０Ｗの条件で５分間行う。

次いで、第１図（ｄ）に示すように真空装置内から取り
出した後、上部電極１４上のレジストパターンに対して
０８ガスによるスパッタエツチングで表面の硬化処理を
次の条件で行う、０２ガス圧力０．８Ｐａ　、高周波電
力３００Ｗ、処理時間は３分１次いで、プラズマ灰化処
理を０２ガス圧力６５Ｐａ、高周波電力３００Ｗ、処理
時間５分行う。この結果、レジストの後退寸法は接合パ
ターン端部から約２００ｎｍ、レジスト表面は１１００
ｎ減少してテラス部分（点線丸印内）が上部電極１４上
に形成される。一方、処理後のレジストパターンの断面
寸法は上部幅に対して下部幅が約２００ｎｍ小さくなっ
て形成される。

次いで、第１図（ｅ）に示すように真空蒸着法によりＳ
ｉを絶縁膜に用いてエツチング部分の埋戻しを行う。す
なわち、反応性イオンエツチング後の上部電極１４上の
レジストパターン１６をリフトオフタスクとして、膜厚
１３００ｎｍの絶縁膜１７を全面に被着する。この際、
上部電極１４の膜厚に対して、約１．５倍の絶縁膜を被
着する。

この時１図からも明らかなように、上部電極１４のレジ
ストパターン１６を除去して形成したテラス部分にも絶
縁膜１７が被着されているのが分かる。

次いで、第１図（ｆ）に示すようにアセトンによりリフ
トオフを行う、上述の工程により、埋戻し用の絶縁膜１
７が、エツチング部分と上部電極１４上の一部に保護膜
として形成される。この時点でＡＱの酸化膜ＡΩ○Ｘ層
はトンネル障壁層として上部電極１４によって接合面積
が規定される。

次イで、第１図（ｇ）において、接合部分を含むインダ
クタ形成用のレジストパターンを次の条件で形成する。

ＡＺ１３５０Ｊ　レジスト（米国ヘキスト社商品名）を
膜厚１．２μｍスピン塗布した後、プリベークを９０℃
で２０分間の処理を行う。次いで、光強度１６ｍＷ／ａ
＃の紫外光により６秒間のパターン露光を密着法で行っ
た後、先述したＡＺデベロッパー：水＝１＝１の組成比
で液晶２４℃中で６０秒間の現像を行い、水洗１２０秒
後、スピン乾燥して接合部分を含むインダクタ形成用の
レジストパターン１８を形成する。

次いで、第１図（ｈ）において、絶縁膜１７゜ＡＱＯｘ
層１３層上３下部電極１２をエツチング加工を行うため
に、真空装置内に挿入し減圧した後、ＣＦ、ガスによる
反応性イオンエツチングにより、レジストパターン１８
以外のＳｉ絶縁膜１７の除去を５分間行う、形成条件は
前述の接合パターンと同一条件で行なう、ＡＱの表面酸
化膜Ａ　Ｑ　Ｏｘ層１３が露出した時点でＡｒによるイ
オンエツチングに切り替えてＡｒガス圧力２ｍＰａ、加
速電圧６００ｅＶ、イオン電流密度０．５ｍＡ／ｄの条
件でレジストパターン１８以外のＡ　Ｑ　Ｏｘ層１３の
エツチングを３分間行う６次いで、下部電極１２を前述
した上部電極１４、およびＳｉ絶縁膜と同じ条件でＮｂ
膜のエツチングを１０分間行う。

エツチング終了後、真空装置内より取り出してＳｉ絶縁
膜１７上のレジストパターン１８に対して前述した接合
面積規定用のレジストパターンと同一条件でＯ，ガスを
用いたスパッタエッチとプラズマ灰化の併用により、レ
ジストパターン１８の側壁を整形後退させてテラスを形
成する。

次いで、真空蒸着法によりＳｉを絶縁膜に用いてエツチ
ング部分の埋戻しを行う、膜厚は２８０ｎｍのＳｉ絶縁
膜１９を全面に被着する。

次いで、第１図（ｉ）においてアセトンによりリフトオ
フを行う。埋戻し用の絶縁膜１９が図示のようにエツチ
ング部分と最初に埋戻した絶縁膜１７上の一部に保護と
して形成されている。

次いで、第１図（ｊ）において、上部電極１４上の接続
を行うために表面をＡｒガスによるスパッタエツチング
でクリーニング処理を行う０次いで、配線と接続配線用
のＮｂ膜２０を３００ｎｍの膜厚で被着する。Ｎｂ膜の
被着条件は前述の下部電極１２．上部電極１４と同様に
ＤＣマグネトロンスパッタ法によって被着する。スパッ
タ装置内から取り出した後、接合部分を含むインダクタ
パターンと同一条件で配線と接続配線用のレジストパタ
ーン（図示部）を形成する。ついで、再び、真空装置内
に挿入して減圧した後、前述した接合パターンおよびイ
ンダクタパターンと同一条件でＣＦ、ガスによる反応性
イオンエツチングでレジストパターン以外のＮｂ膜２０
をエツチング除去する。エツチング終了後、真空装置内
から取り比してからアセトンによりパターン上のレジス
トを除去して配！２０および上部型ｐｉ１４と接続する
配線電極２０’　を形成する。

以上の工程を終てＮｂ／ＡＭＯｘ／Ｎｂ　系ジョセフソ
ン接合素子の形成が完了する。

なお１本実施例においては超電導にＮｂを用いたが、本
発明はこれに限られることなく、ＮｂＮ。

ｐｂ金合金を用いた場合でも同様の効果が得られる。

Ｃ発明の効果〕 本発明の接合用レジストパターンと従来法で形成したレ
ジストパターンとを、仕上り面積で比較すると、設計値
２μｍ角の場合、従来法では±２０％のばらつきがあっ
たが、本発明では±５％以下に抑えることが可能となっ
た０寸法槽度に換算すると±６００ｎｍを制御すること
が可能となった。

また、レジストの膜厚を従来に比べて４０％程度薄くす
ることが可能となり、露光、ｉ像条件のマージンも２倍
程度に広くなり、１μｍμｍ下の微小寸法のレジストパ
ターンの形成も可能となる。

さらに、従来問題となっていた下部電極と上部電極接続
配線間で生ずるマイクロショートあるいは上層の配線パ
ターンの断線も平坦化することにより防止でき、信頼性
の極めて高いＮｂ／　Ａ　Ｑ　Ｏｘ／Ｎｂ系ジョセフソ
ン接合素子が再現性良く形成できる。

例えば、１０００個直列に接続した１、５μｍ角のジョ
セフソン接合の超電導臨界電流（Ｉ　ｃ）の分布幅に設
計値に対して±４％以内であった。このため信頼性も大
幅に向上し微小接合から構成されるジョセフソン集積回
路の動作マージンも拡大できる。

【図面の簡単な説明】

第１図は本発明のジョセフソン接合素子の製造工程を示
す断面図、第２図は従来法のジョセフソン接合素子の製
造工程を示す断面図である。 １１．２１・・・基板、１２．２２・−・下部電極、１
３゜２６・・・ＡＱｏＸ層、１４．２４・１部電極、１
５゜２５．２７・・・レジスト膜、１６，１８，２６゜
２８・・・レジストパターン、１７，１９，２９・・・
絶縁膜、２０・・・配線、２０’　、３０・・・接続配
線電極、Ａ部・・・接合部分を含むインダクタパターン
、Ｂ部・・・配線。 ■ 図 ■ 図 図

Claims (1)

1. 【特許請求の範囲】 １、下記の工程より成ることを特徴とするジョセフソン
   接合素子のパターン形成方法。 （１）基板上に下部電極、トンネル障壁層および上部電
   極の三層膜を連続的に形成する工程。 （２）上記上部電極膜上に接合面積を規定するレジスト
   パターンを形成し、該上部電極膜をパターン加工した後
   、エッチング部分を絶縁膜により埋戻しをする工程。 （３）上記上部電極接合パターンおよび絶縁膜上に接合
   部分を含むインダクタ用レジストパターンを形成し、該
   絶縁膜、トンネル障壁層および下部電極膜をパターン加
   工した後、エッチング部分を絶縁膜により埋戻しをする
   工程。 （４）上記上部電極接合パターンおよび絶縁膜上に超電
   導膜を形成し、該超電導膜上に配線および上部電極絶縁
   配線用のレジストパターンを形成し、パターン加工を行
   う工程。 ２、上記、下部電極、トンネル障壁層および上部の三層
   膜はＮｂ／ＡｌＯ＿ｘ／Ｎｂ、Ｎｂ／ＡｌＯ＿ｘ／Ｎｂ
   Ｎ、ＮｂＮ／Ｎｂ＿２Ｏ＿５／ＮｂＮのうちの一者なる
   三層膜構造から成ることを特徴とする特許請求の範囲第
   １項記載のジョセフソン接合素子のパターン形成方法。 ３、上記、絶縁膜の埋戻しにはエッチング後のレジスト
   パターンを酸素プラズマ灰化処理により整形後退した後
   、リフトオフマスクとして用いることを特徴とする特許
   請求の範囲第１項記載のジョセフソン接合素子のパター
   ン形成方法。 ４、上記、超電導膜はＮｂ、ＮｂＮ、Ｐｂ合金の群から
   選ばれた少なくとも一者であることを特徴とする特許請
   求の範囲第１項記載のジョセフソン接合素子のパターン
   形成方法。