JPH07142776A - パターンの形成方法 - Google Patents
パターンの形成方法Info
- Publication number
- JPH07142776A JPH07142776A JP5286406A JP28640693A JPH07142776A JP H07142776 A JPH07142776 A JP H07142776A JP 5286406 A JP5286406 A JP 5286406A JP 28640693 A JP28640693 A JP 28640693A JP H07142776 A JPH07142776 A JP H07142776A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- groove
- film
- resist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【構成】基板１１の所定位置にテーパ状の溝１２を設け
る。この上にＮｂ膜１３をスパッタにより全面に被着し
てからレジスト膜１３をスピン塗布により形成する。ア
ライメントによってマスクパターンのコーナ端部を溝の
中に入れる。この後、平坦部における最適露光条件の下
でパターン転写し現像によってレジストパターン１４′
を形成する。これをマスクにし前記Ｎｂ膜１３をエッチ
ングし、設計値通りの配線パターンを形成する。 【効果】配線パターン接続部での超電導臨界電流（Ｉ
ｃ）が大幅に増大し、従来、０.３ｍＡ／１μｍ 角もの
が、８ｍＡ／１μｍ角となった。これにより超電導デバ
イスの動作マージーンの拡大が図れる。
る。この上にＮｂ膜１３をスパッタにより全面に被着し
てからレジスト膜１３をスピン塗布により形成する。ア
ライメントによってマスクパターンのコーナ端部を溝の
中に入れる。この後、平坦部における最適露光条件の下
でパターン転写し現像によってレジストパターン１４′
を形成する。これをマスクにし前記Ｎｂ膜１３をエッチ
ングし、設計値通りの配線パターンを形成する。 【効果】配線パターン接続部での超電導臨界電流（Ｉ
ｃ）が大幅に増大し、従来、０.３ｍＡ／１μｍ 角もの
が、８ｍＡ／１μｍ角となった。これにより超電導デバ
イスの動作マージーンの拡大が図れる。
Description
【０００１】
【産業上の利用分野】本発明は電子デバイスのパターン
形成に係り、特に、高集積化と高電流密度化に適した配
線パターンの形成方法に関する。
形成に係り、特に、高集積化と高電流密度化に適した配
線パターンの形成方法に関する。
【０００２】
【従来の技術】電子デバイスの一つである従来の超電導
デバイスは、特開昭58−176983号公報に記載されている
ように、Ｎｂ／ＡｌＯｘ／Ｎｂ膜から成る下部電極，ト
ンネル障壁層，上部電極を連続的に形成し、その後に所
望のレジストパターンをマスクにしエッチングによって
ジョセフソン接合および配線パターンを形成する方法が
用いられてきた。この方法によればパターンの形成工程
が途中に介在することがないのでリーク電流の少ない高
品質のジョセフソン接合が再現性よく形成できるという
特徴があった。しかし、配線パターンの形成に関しては
十分な配慮がなされていなかった。
デバイスは、特開昭58−176983号公報に記載されている
ように、Ｎｂ／ＡｌＯｘ／Ｎｂ膜から成る下部電極，ト
ンネル障壁層，上部電極を連続的に形成し、その後に所
望のレジストパターンをマスクにしエッチングによって
ジョセフソン接合および配線パターンを形成する方法が
用いられてきた。この方法によればパターンの形成工程
が途中に介在することがないのでリーク電流の少ない高
品質のジョセフソン接合が再現性よく形成できるという
特徴があった。しかし、配線パターンの形成に関しては
十分な配慮がなされていなかった。
【０００３】
【発明が解決しようとする課題】微細パターンの形成で
はパターン幅の縮小化と共に設計値からの寸法シフト量
が仕上がり形状を大きく左右する。このため、通常はこ
れを避ける手段として設計時にホトマスク寸法に補正値
を掛けて対処している。これはエッチングマスクである
レジストパターンの形成に問題があるためである。すな
わち、マスクパターンをレジスト膜へ転写する際に、光
の廻り込みを完全に抑え込むのが避けられないからであ
る。特に、光の廻り込みはパターンのコーナ端部に強く
影響を及ぼし、現像後にはレジストパターンのコーナ端
部が細く変形する。
はパターン幅の縮小化と共に設計値からの寸法シフト量
が仕上がり形状を大きく左右する。このため、通常はこ
れを避ける手段として設計時にホトマスク寸法に補正値
を掛けて対処している。これはエッチングマスクである
レジストパターンの形成に問題があるためである。すな
わち、マスクパターンをレジスト膜へ転写する際に、光
の廻り込みを完全に抑え込むのが避けられないからであ
る。特に、光の廻り込みはパターンのコーナ端部に強く
影響を及ぼし、現像後にはレジストパターンのコーナ端
部が細く変形する。
【０００４】その一例として、図２に従来のパターンの
形成工程を示す。
形成工程を示す。
【０００５】まず、図２（ａ）は、基板２１である。つ
いで、図２（ｂ）で基板２１上に金属膜２２をスパッタ
により被着する。ついで、図２（ｃ）において金属膜２
２上にレジスト膜２３をスピン塗布により形成し、その
後、プリベーク処理を行う。ついで、図２（ｄ）で、矩
形パターンのホトマスクを用いて紫外光によりパターン
転写を行う。その後、アルカリ現像液を用いて現像を行
いレジストパターン２３′を形成する。ついで、図２
（ｅ）でエッチングによりレジストパターン２３′をマ
スクとし金属膜２２をパターン加工する。
いで、図２（ｂ）で基板２１上に金属膜２２をスパッタ
により被着する。ついで、図２（ｃ）において金属膜２
２上にレジスト膜２３をスピン塗布により形成し、その
後、プリベーク処理を行う。ついで、図２（ｄ）で、矩
形パターンのホトマスクを用いて紫外光によりパターン
転写を行う。その後、アルカリ現像液を用いて現像を行
いレジストパターン２３′を形成する。ついで、図２
（ｅ）でエッチングによりレジストパターン２３′をマ
スクとし金属膜２２をパターン加工する。
【０００６】ついで、図２（ｆ）で金属膜２２上レジス
トパターン２３′を除去して金属膜パターン２２′を形
成する。
トパターン２３′を除去して金属膜パターン２２′を形
成する。
【０００７】前述のように従来法では、図２（ｄ）点線
丸印内に示すように光の廻り込みのためにコーナ端部が
細く変形してレジストパターンが形成される。これをレ
ジストマスクにして金属膜をエッチングするために、図
２（ｆ）点線丸印内に示すように金属膜パターンのコー
ナ端部が細く変形し、設計値通りのパターンが形成でき
なかった。
丸印内に示すように光の廻り込みのためにコーナ端部が
細く変形してレジストパターンが形成される。これをレ
ジストマスクにして金属膜をエッチングするために、図
２（ｆ）点線丸印内に示すように金属膜パターンのコー
ナ端部が細く変形し、設計値通りのパターンが形成でき
なかった。
【０００８】このために、超電導デバイスでも配線パタ
ーンの接続部では接続面積が減少し、回路動作に必要な
十分の超電導臨界電流Ｉｃが得られず問題となってい
た。
ーンの接続部では接続面積が減少し、回路動作に必要な
十分の超電導臨界電流Ｉｃが得られず問題となってい
た。
【０００９】本発明の目的は超電導デバイスを構成する
配線パターンの接続部における超電導臨界電流Ｉｃの増
大を図るためのパターンの形成方法を提供することにあ
る。
配線パターンの接続部における超電導臨界電流Ｉｃの増
大を図るためのパターンの形成方法を提供することにあ
る。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に本発明のパターンの形成法では、まず、（１）基板上
の所定位置に、正方形もしくは長方形から成る溝もしく
は凹部（以下単に溝という）を設け、その後に金属膜を
全面に被着する工程。(２)レジスト膜を形成する工程、
（３）ホトマスクのパターンのコーナ端部をアライメン
トによって、前記溝の中に入れた後、パターン転写し、
現像によってレジストパターンを形成する工程、（４）
エッチングによって金属膜をパターン加工をする工程、
（５）パターン上のレジストを除去する工程を基本プロ
セスとする。
に本発明のパターンの形成法では、まず、（１）基板上
の所定位置に、正方形もしくは長方形から成る溝もしく
は凹部（以下単に溝という）を設け、その後に金属膜を
全面に被着する工程。(２)レジスト膜を形成する工程、
（３）ホトマスクのパターンのコーナ端部をアライメン
トによって、前記溝の中に入れた後、パターン転写し、
現像によってレジストパターンを形成する工程、（４）
エッチングによって金属膜をパターン加工をする工程、
（５）パターン上のレジストを除去する工程を基本プロ
セスとする。
【００１１】そして、前記正方形の溝には単一の配線パ
ターンのコーナ端部が、また、長方形の溝には複数の配
線パターンのコーナ端部のレジストパターンがそれぞれ
に形成されること。また、溝は配線パターンのコーナ端
部より０.５〜５.０μｍの距離内に堀状で形成されるこ
と。さらに、溝の斜面には１５〜９０度のテーパ角を設
け、金属膜の段切れを防止することを特徴とする。
ターンのコーナ端部が、また、長方形の溝には複数の配
線パターンのコーナ端部のレジストパターンがそれぞれ
に形成されること。また、溝は配線パターンのコーナ端
部より０.５〜５.０μｍの距離内に堀状で形成されるこ
と。さらに、溝の斜面には１５〜９０度のテーパ角を設
け、金属膜の段切れを防止することを特徴とする。
【００１２】すなわち、本発明のポイントは図３（ａ）
に示したようにレジスト膜厚の差を利用することにより
達成される。つまり、基板３１の表面に溝を設けてから
レジスト膜３２を塗布すると、溝のレジスト膜厚Ｔａと
平坦部のレジスト膜厚Ｔｂの関係はＴａ＞Ｔｂとなる。
したがって、マスクパターンのコーナ端部を溝の中に入
れて、平坦部における最適露光条件で転写，現像すれ
ば、レジスト膜厚の差でパターン細りが防止でき本発明
の目的は達成される。
に示したようにレジスト膜厚の差を利用することにより
達成される。つまり、基板３１の表面に溝を設けてから
レジスト膜３２を塗布すると、溝のレジスト膜厚Ｔａと
平坦部のレジスト膜厚Ｔｂの関係はＴａ＞Ｔｂとなる。
したがって、マスクパターンのコーナ端部を溝の中に入
れて、平坦部における最適露光条件で転写，現像すれ
ば、レジスト膜厚の差でパターン細りが防止でき本発明
の目的は達成される。
【００１３】図３（ｂ）は実験によって求めた溝の深さ
ｄと平坦部のレジスト膜厚Ｔｂとの関係を示したもので
ある。（但し、この関係での溝におけるレジスト膜厚Ｔ
ａは１.０μｍ 一定である。）
ｄと平坦部のレジスト膜厚Ｔｂとの関係を示したもので
ある。（但し、この関係での溝におけるレジスト膜厚Ｔ
ａは１.０μｍ 一定である。）
【００１４】
【作用】図３（ｂ）の結果から溝の深さｄを１５０ｎｍ
とした場合、溝のレジスト膜厚が１.０μｍに対して平
坦部のレジスト膜厚は０.８５μｍとなる。
とした場合、溝のレジスト膜厚が１.０μｍに対して平
坦部のレジスト膜厚は０.８５μｍとなる。
【００１５】したがって、溝のレジスト膜厚が厚くなる
ために平坦部に露光条件を合わせてパターン転写すれ
ば、当然、溝のレジスト対しては露光不足となる。つま
り、現像処理では光分解したレジストだけが現像液に溶
解されるので、溝におけるコーナ端部ではレジストパタ
ーンが細らないで形成できる。
ために平坦部に露光条件を合わせてパターン転写すれ
ば、当然、溝のレジスト対しては露光不足となる。つま
り、現像処理では光分解したレジストだけが現像液に溶
解されるので、溝におけるコーナ端部ではレジストパタ
ーンが細らないで形成できる。
【００１６】また、基板上に複数の配線パターンが並ん
で配置されても、長方形の溝を用いることによって設計
値通りのレジストパターンが形成できる。
で配置されても、長方形の溝を用いることによって設計
値通りのレジストパターンが形成できる。
【００１７】したがって、前述したレジストパターンを
マスクとして所望の金属膜をパターン加工すれば寸法精
度の優れたパターンの形成が達成できる。
マスクとして所望の金属膜をパターン加工すれば寸法精
度の優れたパターンの形成が達成できる。
【００１８】また、溝とコーナ端部の距離については
０.５〜５.０μｍの余裕度があればレジスト塗布時に、
間隙部が完全に埋め戻されて平坦化されるので、特に、
マスクアライメント時やパターン加工時における弊害は
見られない。さらに、溝の斜面に設けたテーパは金属パ
ターンの段切れ防止として作用をする。
０.５〜５.０μｍの余裕度があればレジスト塗布時に、
間隙部が完全に埋め戻されて平坦化されるので、特に、
マスクアライメント時やパターン加工時における弊害は
見られない。さらに、溝の斜面に設けたテーパは金属パ
ターンの段切れ防止として作用をする。
【００１９】本実施例では配線パターンのコーナ端部の
細りが解消できるので配線パターン相互間の接続面積の
拡大が達成できる。
細りが解消できるので配線パターン相互間の接続面積の
拡大が達成できる。
【００２０】
【実施例】（実施例１）図１は本発明の単一の配線パタ
ーンの形成工程を示したものである。
ーンの形成工程を示したものである。
【００２１】まず、図１（ａ）で、基板１１の所定位置
に正方形の溝１２を２箇所形成する。溝はエッチングに
より面積２.５μｍ 角，深さ１５０ｎｍ，テーパ角７５
度の堀状に形成する。ついで、図１（ｂ）で基板１１上
にＮｂ膜１３をスパッタにより膜厚２００ｎｍ被着す
る。
に正方形の溝１２を２箇所形成する。溝はエッチングに
より面積２.５μｍ 角，深さ１５０ｎｍ，テーパ角７５
度の堀状に形成する。ついで、図１（ｂ）で基板１１上
にＮｂ膜１３をスパッタにより膜厚２００ｎｍ被着す
る。
【００２２】ついで、図１（ｃ）でＮｂ膜１３上にポジ
型のレジスト膜１４をスピン塗布により膜厚１.０μｍ
形成し、その後、プリベーク処理を９０℃，２０分行
う。ついで、図１（ｄ）で、パターン幅１.５μｍ から
成るホトマスクのコーナ端部をマスクアライメントによ
って溝１２の中に入れた後、紫外光によりパターン転写
を行う。この後、アルカリ現像液を用いて現像を行いレ
ジストパターン１４′を形成する。この条件における配
線パターンのコーナ端部は３辺が溝の端部と0.5μｍ隔
てられて堀状の中に形成されている。
型のレジスト膜１４をスピン塗布により膜厚１.０μｍ
形成し、その後、プリベーク処理を９０℃，２０分行
う。ついで、図１（ｄ）で、パターン幅１.５μｍ から
成るホトマスクのコーナ端部をマスクアライメントによ
って溝１２の中に入れた後、紫外光によりパターン転写
を行う。この後、アルカリ現像液を用いて現像を行いレ
ジストパターン１４′を形成する。この条件における配
線パターンのコーナ端部は３辺が溝の端部と0.5μｍ隔
てられて堀状の中に形成されている。
【００２３】ついで、図１（ｅ）でレジストパターン１
４′をマスクにしエッチングによりＮｂ膜１３をパター
ン加工する。ついで、図１（ｆ）でＮｂ膜１３上レジス
トパターン１４′を除去してＮｂ膜パターン１３′を形
成する。
４′をマスクにしエッチングによりＮｂ膜１３をパター
ン加工する。ついで、図１（ｆ）でＮｂ膜１３上レジス
トパターン１４′を除去してＮｂ膜パターン１３′を形
成する。
【００２４】本実施例では、図１（ｄ）点線丸印内に示
すようにレジストパターン１４′のコーナ端部には変形
が見られずほぼ矩形に形成されている。
すようにレジストパターン１４′のコーナ端部には変形
が見られずほぼ矩形に形成されている。
【００２５】また、パターン加工後は、図１（ｆ）点線
丸印内に示すようにＮｂ膜パターン１３′のコーナ端部
が設計値通りに形成される。
丸印内に示すようにＮｂ膜パターン１３′のコーナ端部
が設計値通りに形成される。
【００２６】本発明のパターン形成法ではパターンのコ
ーナ端部が矩形に仕上がるので配線パターン接続部での
接続面積を減少させるという問題がなくなる。
ーナ端部が矩形に仕上がるので配線パターン接続部での
接続面積を減少させるという問題がなくなる。
【００２７】（実施例２）図４は本発明の複数の配線パ
ターンの形成工程を示したものである。
ターンの形成工程を示したものである。
【００２８】まず、図４（ａ）で、基板４１の所定位置
に長方形の溝４２を２箇所形成する。溝はエッチングに
より面積２.５×６.５μｍ角，深さ１５０ｎｍ，テーパ
角７５度に形成する。ついで、基板４１上にＮｂ膜４３
をスパッタにより膜厚200ｎｍ被着する。ついで、Ｎｂ
膜４３上にポジ型のレジスト膜４４をスピン塗布により
膜厚１.０μｍ 形成し、その後、プリベーク処理を９０
℃，２０分行う。ついで、パターン幅／スペース幅が
１.５μｍ／０.５μｍから成るホトマスクのコーナ端部
をマスクアライメントによって溝４２の中に入れた後、
紫外光によりパターン転写を行う。この後、アルカリ現
像液を用いて現像を行いレジストパターン４４を形成す
る。この条件における配線パターンのコーナ端部は５辺
が溝の端部と０.５μｍ隔てられて堀状の中に形成され
ている。
に長方形の溝４２を２箇所形成する。溝はエッチングに
より面積２.５×６.５μｍ角，深さ１５０ｎｍ，テーパ
角７５度に形成する。ついで、基板４１上にＮｂ膜４３
をスパッタにより膜厚200ｎｍ被着する。ついで、Ｎｂ
膜４３上にポジ型のレジスト膜４４をスピン塗布により
膜厚１.０μｍ 形成し、その後、プリベーク処理を９０
℃，２０分行う。ついで、パターン幅／スペース幅が
１.５μｍ／０.５μｍから成るホトマスクのコーナ端部
をマスクアライメントによって溝４２の中に入れた後、
紫外光によりパターン転写を行う。この後、アルカリ現
像液を用いて現像を行いレジストパターン４４を形成す
る。この条件における配線パターンのコーナ端部は５辺
が溝の端部と０.５μｍ隔てられて堀状の中に形成され
ている。
【００２９】ついで、図１（ｂ）でレジストパターン４
４をマスクにしエッチングによりＮｂ膜４３をパターン
加工する。ついで、Ｎｂ膜１３上レジストパターン４４
を除去してＮｂ膜パターン４３′を形成する。
４をマスクにしエッチングによりＮｂ膜４３をパターン
加工する。ついで、Ｎｂ膜１３上レジストパターン４４
を除去してＮｂ膜パターン４３′を形成する。
【００３０】前述のように本発明では複数の配線パター
ンの場合でも、図４（ａ）点線丸印内に示すようにレジ
ストパターン４４のコーナ端部には変形が見られずほぼ
矩形に形成されている。また、パターン加工後は、図４
（ｂ）点線丸印内に示すようにＮｂ膜パターン４３′の
コーナ端部が設計値通りに形成される。また、本発明で
はパターンピッチを詰めてもパターンのコーナ端部がほ
ぼ矩形に仕上がるので配線パターンの接続面積が減少す
るという問題がなくなり、デバイスの高集積化が図れ
る。
ンの場合でも、図４（ａ）点線丸印内に示すようにレジ
ストパターン４４のコーナ端部には変形が見られずほぼ
矩形に形成されている。また、パターン加工後は、図４
（ｂ）点線丸印内に示すようにＮｂ膜パターン４３′の
コーナ端部が設計値通りに形成される。また、本発明で
はパターンピッチを詰めてもパターンのコーナ端部がほ
ぼ矩形に仕上がるので配線パターンの接続面積が減少す
るという問題がなくなり、デバイスの高集積化が図れ
る。
【００３１】（実施例３）図５，図６は本発明の実施に
よりＮｂ系の超電導デバイスを形成した例を示したもの
である。
よりＮｂ系の超電導デバイスを形成した例を示したもの
である。
【００３２】まず、図５（ａ）で基板には直径５０mmφ
のＳｉ基板５１を用いる。
のＳｉ基板５１を用いる。
【００３３】ついで、基板５１上に層間絶縁膜５２とし
て膜厚４００ｎｍのＳｉＯ2 膜をスパッタ法により被着
する。ついで、ＳｉＯ2 ５２上の所定位置に正方形の溝
52′を３箇所形成する。溝の形状はエッチングにより面
積２.５μｍ 角，深さ１５０ｎｍ，テーパ角７５度に形
成する。
て膜厚４００ｎｍのＳｉＯ2 膜をスパッタ法により被着
する。ついで、ＳｉＯ2 ５２上の所定位置に正方形の溝
52′を３箇所形成する。溝の形状はエッチングにより面
積２.５μｍ 角，深さ１５０ｎｍ，テーパ角７５度に形
成する。
【００３４】ついで、図６（ａ）で溝５２′が形成され
た層間絶縁膜５２上にスパッタ法により下部電極５３と
なる膜厚１６０ｎｍのＮｂ膜を被着し、続いて、同一ス
パッタ装置内でＡｌを膜厚６ｎｍ被着する。Ａｌ堆積
後、スパッタ装置内にＯ2 ガスを導入して、室温中で自
然酸化を行ってＡｌの表面酸化膜であるＡｌＯｘ層５４
を形成する。再び、スパッタ装置内を真空排気した後、
スパッタ法により上部電極５５となる膜厚８０ｎｍのＮ
ｂ膜を被着する。三層膜をインラインで連続形成した
後、Ｓｉ基板５１をスパッタ装置内から取り出す。
た層間絶縁膜５２上にスパッタ法により下部電極５３と
なる膜厚１６０ｎｍのＮｂ膜を被着し、続いて、同一ス
パッタ装置内でＡｌを膜厚６ｎｍ被着する。Ａｌ堆積
後、スパッタ装置内にＯ2 ガスを導入して、室温中で自
然酸化を行ってＡｌの表面酸化膜であるＡｌＯｘ層５４
を形成する。再び、スパッタ装置内を真空排気した後、
スパッタ法により上部電極５５となる膜厚８０ｎｍのＮ
ｂ膜を被着する。三層膜をインラインで連続形成した
後、Ｓｉ基板５１をスパッタ装置内から取り出す。
【００３５】ついで、図５（ｃ）で配線および接合部分
を含むインダクタのレジストパターンを次の条件で形成
する。ＡＺレジスト５６を上部電極５５上に膜厚１.０
μｍスピン塗布した後、プリベーク処理を９０℃，２０
分間行う。
を含むインダクタのレジストパターンを次の条件で形成
する。ＡＺレジスト５６を上部電極５５上に膜厚１.０
μｍスピン塗布した後、プリベーク処理を９０℃，２０
分間行う。
【００３６】ついで、図５（ｄ）で、配線パターン幅
１.５μｍ ，インダクタパターン幅１０μｍから成るホ
トマスクで、３本の配線パターンのコーナ端部をマスク
アライメントによって溝５２′の中に入れた後、紫外光
によりパターン転写を行う。この後、アルカリ現像液を
用いて現像を行いレジストパターン５６′，５６″を形
成する。この条件における３本の配線パターンのコーナ
端部は３辺が溝の端部と０.５μｍ隔てられて堀状の中
に形成されている。
１.５μｍ ，インダクタパターン幅１０μｍから成るホ
トマスクで、３本の配線パターンのコーナ端部をマスク
アライメントによって溝５２′の中に入れた後、紫外光
によりパターン転写を行う。この後、アルカリ現像液を
用いて現像を行いレジストパターン５６′，５６″を形
成する。この条件における３本の配線パターンのコーナ
端部は３辺が溝の端部と０.５μｍ隔てられて堀状の中
に形成されている。
【００３７】ついで、図５（ｅ）でレジストパターン５
６′，５６″をマスクにしエッチング加工を行うため
に、真空装置内に挿入し減圧した後、上部電極５５を反
応性イオンエッチングする。Ａｌの表面酸化膜ＡｌＯｘ
層５４が露出した時点でＡｒによるイオンエッチングに
切り替えてＡｌＯｘ層５４のエッチングを行う。
６′，５６″をマスクにしエッチング加工を行うため
に、真空装置内に挿入し減圧した後、上部電極５５を反
応性イオンエッチングする。Ａｌの表面酸化膜ＡｌＯｘ
層５４が露出した時点でＡｒによるイオンエッチングに
切り替えてＡｌＯｘ層５４のエッチングを行う。
【００３８】ついで、下部電極５３を前述した上部電極
５５と同じ条件でＮｂ膜のエッチングを行う（図中、点
線はエッチング前のレジスト膜厚を示す）。
５５と同じ条件でＮｂ膜のエッチングを行う（図中、点
線はエッチング前のレジスト膜厚を示す）。
【００３９】ついで、図５（ｆ）でエッチングが終了し
た後、基板５１を真空装置内より取り出してからアセト
ンでレジストを除去して第一の配線パターンＡと接合部
分を含むインダクタパターンＢを形成する（図中Ａは溝
５２′の中に形成された第一の配線パターンＡのコーナ
端部を示す）。
た後、基板５１を真空装置内より取り出してからアセト
ンでレジストを除去して第一の配線パターンＡと接合部
分を含むインダクタパターンＢを形成する（図中Ａは溝
５２′の中に形成された第一の配線パターンＡのコーナ
端部を示す）。
【００４０】ついで、図６（ａ）で上部電極５５上に
１.５μｍ 角の接合面積を規定するレジストパターンを
形成する。レジストを膜厚は０.８μｍ である。再び、
真空装置内に挿入し、上部電極５５のＮｂ膜をエッチン
グ除去する。この際、第一の配線パターンＡ部はレジス
ト膜で完全に覆われているのでエッチングされる心配は
ない。
１.５μｍ 角の接合面積を規定するレジストパターンを
形成する。レジストを膜厚は０.８μｍ である。再び、
真空装置内に挿入し、上部電極５５のＮｂ膜をエッチン
グ除去する。この際、第一の配線パターンＡ部はレジス
ト膜で完全に覆われているのでエッチングされる心配は
ない。
【００４１】ついで、真空蒸着法によりＳｉを絶縁膜に
用いてエッチング部分の埋戻しを行う。埋戻しはエッチ
ング後の上部電極５５上のレジストパターンをマスクと
して、膜厚３６０ｎｍの絶縁膜５７を全面に被着し、ア
セトンによりリフトオフを行ってエッチング部分の埋戻
しと上部電極５４の側壁を保護する。
用いてエッチング部分の埋戻しを行う。埋戻しはエッチ
ング後の上部電極５５上のレジストパターンをマスクと
して、膜厚３６０ｎｍの絶縁膜５７を全面に被着し、ア
セトンによりリフトオフを行ってエッチング部分の埋戻
しと上部電極５４の側壁を保護する。
【００４２】ついで、第一の配線パターンＡの接続部分
だけを露出するためにエッチングにより上部電極５５と
ＡｌＯｘ５４を完全に除去し下部電極５３の表面を露出
させる。この際、インダクタパターンＢはレジスト膜で
完全に覆われているのでエッチングされる心配はない。
だけを露出するためにエッチングにより上部電極５５と
ＡｌＯｘ５４を完全に除去し下部電極５３の表面を露出
させる。この際、インダクタパターンＢはレジスト膜で
完全に覆われているのでエッチングされる心配はない。
【００４３】ついで、図６（ｂ）で上部電極５５と第一
の配線パターンＡの接続部となる下部電極５３の表面を
Ａｒスパッタでクリーニングを行った後に、接続配線電
極膜５８を膜厚４５０ｎｍのＮｂ膜をスパッタ法により
全面に被着する。
の配線パターンＡの接続部となる下部電極５３の表面を
Ａｒスパッタでクリーニングを行った後に、接続配線電
極膜５８を膜厚４５０ｎｍのＮｂ膜をスパッタ法により
全面に被着する。
【００４４】ついで、図６（ｃ）で第一の配線パターン
Ａに接続する第二の配線パターン５８′およびジョセフ
ソン接合の面積を規定する上部電極５５と接続する接続
配線電極パターン５８″を同時にパターン加工を行い超
電導デバイスのパターン形成が完了する。
Ａに接続する第二の配線パターン５８′およびジョセフ
ソン接合の面積を規定する上部電極５５と接続する接続
配線電極パターン５８″を同時にパターン加工を行い超
電導デバイスのパターン形成が完了する。
【００４５】ここで、第二の配線パターン５８′と接続
配線電極パターン５８″は同層のＮｂ膜で形成する。な
お、図６（ｄ）は完了した図５（ｃ）の平面図を示した
ものである（×印は接続部を示す）。
配線電極パターン５８″は同層のＮｂ膜で形成する。な
お、図６（ｄ）は完了した図５（ｃ）の平面図を示した
ものである（×印は接続部を示す）。
【００４６】なお、本実施例では配線パターンの接続部
の形状例として、交差接続を用いたが、本発明はこれに
限られることなく配線パターンの対向接続でも同様の効
果が得られる。
の形状例として、交差接続を用いたが、本発明はこれに
限られることなく配線パターンの対向接続でも同様の効
果が得られる。
【００４７】また、本発明は超電導デバイスに限られる
ことなく、ＳｉおよびＧａＡｓ半導体デバイスの配線パ
ターンの形成に適用しても同様の効果が得られる。
ことなく、ＳｉおよびＧａＡｓ半導体デバイスの配線パ
ターンの形成に適用しても同様の効果が得られる。
【００４８】
【発明の効果】本発明によれば、配線パターンのコーナ
端部の細りが解消でき、この結果、配線パターン接続部
での接続面積が設計値通りに形成できることが可能とな
った。
端部の細りが解消でき、この結果、配線パターン接続部
での接続面積が設計値通りに形成できることが可能とな
った。
【００４９】このため、配線パターン接続部での超電導
臨界電流Ｉｃが大幅に向上した。例えば、従来、接続部
では０.３ｍＡ／１μｍ 角しか超電導臨界電流Ｉｃが得
られなかったものが、本発明の適用により８ｍＡ／１μ
ｍ角の超電導臨界電流Ｉｃが再現性良く得られるように
なった。これにより、超電導配線パターンの接続面積も
約１／４以下に縮小化が可能となった。さらに、配線パ
ターンのピッチも約１／２程度に縮小化することが可能
となって、高集積化と高電流密度化の超電導デバイスが
形成できるようになった。
臨界電流Ｉｃが大幅に向上した。例えば、従来、接続部
では０.３ｍＡ／１μｍ 角しか超電導臨界電流Ｉｃが得
られなかったものが、本発明の適用により８ｍＡ／１μ
ｍ角の超電導臨界電流Ｉｃが再現性良く得られるように
なった。これにより、超電導配線パターンの接続面積も
約１／４以下に縮小化が可能となった。さらに、配線パ
ターンのピッチも約１／２程度に縮小化することが可能
となって、高集積化と高電流密度化の超電導デバイスが
形成できるようになった。
【図１】本発明の単一の配線パターンの形成工程の斜視
図。
図。
【図２】従来法のパターンの形成工程の斜視図。
【図３】溝の深さｄと平坦部のレジスト膜厚Ｔｂとの関
係の説明図。
係の説明図。
【図４】本発明の複数の配線パターンの形成工程の斜視
図。
図。
【図５】本発明により超電導デバイスを形成する実施例
を示す断面図。
を示す断面図。
【図６】本発明により超電導デバイスを形成する実施例
を示す断面図および平面図。
を示す断面図および平面図。
１１…基板、１２…溝、１３…Ｎｂ膜、１３′…Ｎｂ膜
パターン、１４…レジスト膜、１４′…レジストパター
ン。
パターン、１４…レジスト膜、１４′…レジストパター
ン。
Claims (5)
- 【請求項１】下記の工程を含むことを特徴とするパター
ンの形成法。 （１）基板上の所定位置に、正方形もしくは長方形から
成る溝を設け、その後に金属膜を全面に被着する工程。 （２）レジスト膜を形成する工程。 （３）ホトマスクのパターンのコーナ端部をアライメン
トによって、前記溝の中に入れた後、パターン転写し、
現像によってレジストパターンを形成する工程。 （４）エッチングによって金属膜をパターン加工をする
工程。 （５）パターン上のレジスト膜を除去する工程。 - 【請求項２】請求項１に記載の正方形の溝には単一の配
線パターンのコーナ端部が、また、長方形の溝には複数
の配線パターンのコーナ端部がそれぞれに形成されるパ
ターンの形成方法。 - 【請求項３】請求項１または２に記載の前記正方形およ
び長方形の溝が、配線パターンのコーナ端部より０.５
〜５.０μｍの距離をおいた位置に堀状として形成され
るパターンの形成方法。 - 【請求項４】請求項１，２または３に記載の前記溝の斜
面が１５〜９０度のテーパ角を有する形状であるパター
ンの形成方法。 - 【請求項５】請求項１，２，３または４に記載の前記溝
が超電導デバイスの配線パターン接続部に用いられるパ
ターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286406A JPH07142776A (ja) | 1993-11-16 | 1993-11-16 | パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286406A JPH07142776A (ja) | 1993-11-16 | 1993-11-16 | パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142776A true JPH07142776A (ja) | 1995-06-02 |
Family
ID=17703993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5286406A Pending JPH07142776A (ja) | 1993-11-16 | 1993-11-16 | パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07142776A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016413A1 (en) * | 1998-09-14 | 2000-03-23 | Commonwealth Scientific And Industrial Research Organisation | Superconducting device |
| AU773535B2 (en) * | 1998-09-14 | 2004-05-27 | Commonwealth Scientific And Industrial Research Organisation | Superconducting device |
-
1993
- 1993-11-16 JP JP5286406A patent/JPH07142776A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016413A1 (en) * | 1998-09-14 | 2000-03-23 | Commonwealth Scientific And Industrial Research Organisation | Superconducting device |
| AU773535B2 (en) * | 1998-09-14 | 2004-05-27 | Commonwealth Scientific And Industrial Research Organisation | Superconducting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
| US4560436A (en) | Process for etching tapered polyimide vias | |
| US4871630A (en) | Mask using lithographic image size reduction | |
| US4007103A (en) | Planarizing insulative layers by resputtering | |
| JPH0521310A (ja) | 微細パタン形成方法 | |
| JPH07142776A (ja) | パターンの形成方法 | |
| US4772569A (en) | Method for forming oxide isolation films on french sidewalls | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPH0661000B2 (ja) | マスク製造方法 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JP3331065B2 (ja) | 半導体デバイスのコンタクトホール形成方法 | |
| KR100253344B1 (ko) | 반도체 메모리의 콘택홀 형성방법 | |
| JPS6189633A (ja) | 半導体装置の製造方法 | |
| KR100237758B1 (ko) | 반도체 소자의 금속라인 형성 방법 | |
| KR100231851B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH06175352A (ja) | レジストパターン形成用ホトマスク | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPH04352479A (ja) | ジョセフソン接合素子のパターン形成方法 | |
| JPS59135731A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS6359540B2 (ja) | ||
| JPS59163838A (ja) | 半導体装置の製造方法 |