JPH0449137B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、論理演算と共に数学的な算術演算
をも効果的に簡単なプログラムによつて実行させ
るマイクロプロセツサに関する。

［発明の背景技術］ 例えば、８ビツトのデータバスを備えたマイク
ロプロセツサにあつては、ビツト同士の論理演算
を実行するには、ビツトシフト命令を多用して演
算を進行させなければならない。このため、非常
に効率の悪い演算制御を実行しなければならな
い。例えば、入力ポートP1としてP10〜P17を備
え、出力ポートP3としてP30〜P37を備えるモト
ローラ社製マイクロプロセツサMC6801を用い
て、入力ポートP10とP11からのビツト単位の論
理積演算を行ない、その結果を出力ポートP32に
出力するプログラムは次のようになる。

LDAA P1 ROLA ANDA P1 ROLA ANDA ＃＄04 STAA MEMORY LDAA P3 ANDA ＃＄FB ORA MEMORY STAA P3 ここで、MEMORYとして示した数値は、上
記MC6801がアクセス可能なRAMの任意の番地
を表わしている。すなわち、この例では非常に単
純な論理演算を実行するために10ステツプが必要
となるものである。

このようなビツト単位の論理演算を効率良く実
行させるためには、例えばモトローラ社製の１ビ
ツトマイクロプロセツサMC14500が効果的に使
用できる。しかし、このような１ビツマイクロプ
ロセツサによつて複数ビツトに対する演算、例え
ばカウント動作を実行させる場合には、非常に効
率の悪い状態となる。すなわち、このような１ビ
ツトマイクロプロセツサによつて６段のカウンタ
回路を実現しようとすると、このカウンタの各段
に対してそれぞれ９ステツプのプログラムが必要
であり、その他クロツク用として５ステツプ必要
な状態となる。したがつて、合計59ステツプ必要
な状態となる。つまり、各命令をいずれも１ワー
ドと考えると、59ワードのプログラムメモリを消
費するものであり、データメモリとしては13ビツ
トを消費する状態となる。

［発明の目的］ この発明は上記のような点に鑑みなされたもの
で、例えばビツト単位の論理演算が効率よく実行
できるようにすると共に、複数ビツトによる算術
演算も効果的に実行することができ、各種制御装
置に対して効果的に使用できるようにするマイク
ロプロセツサを提供しようとするものである。

［発明の概要］ すなわち、この発明に係るマイクロプロセツサ
は、主としてビツト単位の論理演算を実行する論
理ユニツトと、複数ビツトの算術演算を実行する
算術演算ユニツトとを設け、これら各ユニツトに
対してそれぞれ専用のデータバスを設定するよう
にしているものである。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説
明する。第１図はその構成を示しているもので、
このマイクロプロセツサにあつては第１および第
２のデータバス１１および１２を備えている。第
１のデータバス１１は、１ビツト構成のデータバ
スであつて、この第１のデータバス１１に対して
は、ビツト単位の論理演算を実行する論理ユニツ
ト１３Logic Unit＝LU）が接続設定されてい
る。また、第２のデータバス１２は複数ビツト例
えば８ビツトで構成されているもので、この第２
のデータバス１２に対しては例えば８ビツト構成
のデータに対して算術演算を実行する算術演算ユ
ニツト１４（Arithmetic Unit＝AU）を接続設
定している。

このような第１および第２のデータバス１１お
よび１２に対しては、共通となる状態で入出力ポ
ート１５が接続設定され、またデータメモリ１６
が接続設定されているものである。

そして、クロツク発生回路１７で発生されたシ
ステムクロツク信号によつて、プログラムカウン
タ１８を動作させるようにするものであり、この
カウンタ１８の計数出力によつてプログラムメモ
リ１９のアドレスを指定する。このアドレス指定
されたプログラムメモリ１９は、そのアドレスに
対応したデータを出力するもので、この出力デー
タは命令デコーダ２０によつて解読されるように
なる。

この命令デコーダ２０は上記第１のデータバス
１１あるいは第２のデータバス１２に対して命令
出力を供給するようになるもので、上記命令デコ
ーダ２０によつて解読された命令がビツト単位の
論理演算命令で、論理演算ユニツト１３において
実行可能な命令である場合には、第１のデータバ
ス１１を選択して、上記論理ユニツト１３、さら
に入出力ポート１５およびデータメモリ１６をア
クセスするようになる。そして、所定のビツト単
位の論理演算を実行させるようになる。

また、命令デコーダ２０において解読された命
令が複数ビツトに対する算術演算命令（例えば
INCA命令）であつた場合には、複数ビツト構成
の第２のデータバス１２が選択されるもので、算
術演算ユニツト１４、さらに入出力ポート１５お
よびデータメモリ１６をアクセスするようにな
る。

例えば、前述したマイクロプロセツサ
MC14500の命令体系で、前述したビツト単位の
論理演算例をプログラムして示せば次のようにな
る。

LD P10 AND P11 STO P32 また、バイト単位の入力ポートP1の８ビツト
の入力データを数値とみなして、そのデータ値を
＋１（インクリメント）してバイト単位の出力ポ
ートP3に対して出力するような演算にあつては、
前記MC6801の命令体系でプログラムすれば、次
のようになる。

LADD P1 INCA STAA P3 すなわち、ビツト単位の論理演算を主として実
行する論理ユニツト１３と、このユニツト１３に
対して接続設定される第１のデータバス１１を使
用した論理演算のプログラム、および複数ビツト
構成のデータの演算を主として実行する算術演算
ユニツト１４と、このユニツト１４に対して接続
設定される複数ビツト構成の第２のデータバスを
使用した上記算術演算のプログラムが、１つのマ
イクロプロセツサ内で実行できるようになるもの
であり、データの処理効率が効果的に向上される
ようになるものである。

第２図は上記のように構成されるマイクロプロ
セツサにおいてカウンタ回路を実現する場合のさ
らに詳細にして示した構成図で、この場合は算術
演算ユニツト１４の一部で構成される内部カウン
タ１４１が使用される。そして、このマイクロプ
ロセツサにあつては、通常の論理演算命令におい
てRAMで構成されるデータメモリ１６、リザル
トレジスタ２１、論理ユニツト１３、入出力ポー
ト１５等は１ビツトのデータバス１１を介してデ
ータの交換を行なつている。そして、さらにカウ
ント専用命令群を実行させるために、データメモ
リ１６とリザルトレジスタ２１に結合される内部
カウンタ１４１は、上記データバス１１とは異な
る他の第２のデータバス１２で接続し、このデー
タバス１２を介してデータの交換が実行されるよ
うにする。特にデータメモリ１６と内部カウンタ
１４１との間では、例えば８ビツトのデータがま
とめてやりとりが行われるようにする。

次に、上記カウント専用命令群についてその動
作状態を説明すると、まずデータメモリ１６に対
してはリセツトデータＲ、６ビツトのデータD1
〜D6、直進のクロツクC′を並列的に記憶し、ま
たリザルトレジスタ２１ではクロツクＣを記憶し
ている。

(A) まず第３図のＡに示すように、カウンタロー
ド命令を実行する（以下この命令をTMC＝
Transfer Memory to Counterと称する）。こ
の命令の実行時には、リザルトレジスタ２１の
値を内部カウンタ１４１のＣ信号（クロツク信
号）とし、データメモリ１６内の８ビツトをＲ
信号（リセツト信号）、Ｄ１〜Ｄ６プリセツト
データ信号）、C′信号（直前のＣ信号）として
内部カウンタ１４１に対してデータロードす
る。

(B) 次に第３図のＢに示すように、カウント動作
命令（以下この命令をCNT＝Countと称する）
を実行する。この命令は、内部カウンタ１４１
内にロードされたデータによつて第４図に示す
真理値表にしたがつてカウント動作する。

(C) カウントストア命令（以下この命令をTCM
＝Transfer Counter to Memoryと称する）
を実行する。この命令は、上記TMC命令とは
逆に内部カウンタ１４１内のデータをデータメ
モリ１６、リザルトレジスタ２１にストアす
る。この場合、カウンタ１４１の最終段の出力
をリザルトレジスタ２１にも返すことにより、
カウンタのカスケード接続が容易に行われる。

ここで、プログラムメモリ１９にあつては、
各命令毎にアドレス番地が更新されるものであ
る。

尚、ここで示した例ではカウント専用命令群を
TMC、CNT、TCMの各命令に分割する状態で
示したが、これは１命令で上記３ステツプを実行
するようにしてもよいことはもちろんである。そ
して、内部カウンタ１４１も特に６ビツトである
必要性はない。

また、上記実施例では１ビツト構成の第１のデ
ータバス１１と、複数ビツト構成の第２のデータ
バス１２との２種類のデータバス構成として示し
たが、これはこのままの状態でさらに複数のデー
タバス構成に拡張できるものである。例えば、第
１のデータバスを１ビツト構成としてビツト単位
の論理演算が実行されるようにし、第２のデータ
バスを８ビツト構成として簡単な整数演算が実行
されるようにする。そして、さらに拡張設定され
る第３のデータバスを32ビツト構成として、複雑
な数値演算が実行されるようにするものである。

［発明の効果］ 以上のようにこの発明によれば、例えば１ビツ
ト構成の第１のデータバスに対してさらに複数ビ
ツト構成の第２のデータバスが設定されるもので
あり、これらデータバスに対してそれぞれ論理ユ
ニツトおよび算術演算ユニツトが接続設定される
状態とされている。そして、これらユニツトによ
つて１ビツト単位の論理演算、さらにカウンタ動
作、算術演算動作が選択的に実行されるようにな
るものであり、これら演算制御が簡単なプログラ
ムによつて効果的に実行することができ、各種制
御演算システムに対し簡単に応用可能な状態とさ
れるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るマイクロプ
ロセツサを説明する構成図、第２図は上記実施例
に示したマイクロプロセツサでカウンタ動作を実
行する場合を説明するさらに詳細にして示した構
成図、第３図のＡ〜Ｃはそれぞれ上記カウンタ動
作の状態を説明する内部カウンタおよびデータメ
モリの状態を示す図、第４図は同じく真理値表を
示す図である。 １１……第１のデータバス、１２……第２のデ
ータバス、１３……論理ユニツト、１４……算術
演算ユニツト、１５……入出力ポート、１６……
データメモリ、１９……プログラムメモリ、２０
……命令デコーダ。

Claims (1)

1. 【特許請求の範囲】 １ 主としてビツト単位の論理演算を実行する論
   理ユニツトと、 この論理ユニツトに対して接続設定される第１
   のデータバスと、 主として複数ビツトの算術演算を実行する算術
   演算ユニツトと、 この算術演算ユニツトに対して接続設定される
   前記第１のデータバスおよび第２のデータバスと
   を具備し、 前記第１のデータバスを介して前記論理ユニツ
   トと前記算術演算ユニツトとの相互データ利用を
   行なうようにしたことを特徴とするマイクロプロ
   セツサ。